JPH0334609A - 発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は発振回路に係り、特にポータプル用の電気機器
や、時計、カメラ等の低消費電力型の製品に適用するＬ
ＳＩのクロック発生用の、パイ０ＭＯ８構造を有する半
導体に用いられる発振回路に関する。

〔従来の技術〕

従来、この種の発信回路は、第７図に示す回路がある。

第７図において、従来の発振回路は、ＶＤＤ電源端子１
１９とＶ３３電源端子１２０との間に、ＰチャネルＭＯ
８）ランジスタ１１２とＮチャネルＭＯ３）ランジスタ
１１４との第１の直列体と、ＰチャネルＭＯ８）ランジ
スタ１１３とＮチャネルＭＯ８）ランジスタ１１５との
第２の直列体とを設け、第１の直列体のゲートは、入出
力保護ブロック１１７を介して、発振回路入出力端子１
２１に接続し、さらにコンデンサ１２３を介し、て、接
地される。第２の直列体のゲートは、入出力保護ブロッ
ク１１８を介して、端子１２２に接続し、さらにコンデ
ンサ１２４を介して接地される。前記ゲート同士の間に
は抵抗】１６が接続される。

入出力端子１２１，１２２間に、振動子１２５が接続さ
れる。

第８図は、第７図の入出力保護ブロック１１７゜１１８
の具体例を示す回路図である。

第８図において、ＶＤＤ電源端子１２９とｖ３．電源端
子１３１との間に、ダイオード１２７，１２８の直列体
が接続され、共通接続点から抵抗１２６を介して、端子
１３０が接続される。

その構成は、電源電圧■ＤＩ）、ｖ８ｓ間にＣＭＯ８反
転回路を設け、この反転回路の入出力間に帰還抵抗１１
６と振動子（たとえば水晶振動子）１２５を接続すると
共に、入力と接地（ＧＮＤ）、出力とＧＮＤ間にそれぞ
れコンデンサ１２３，１２４を接続しており、振動子１
２５の振動周期によって決まる周波数で発振する。

〔発明が解決しようとする課題〕

前述した従来の発振回路は、発振動作時に発振電流工。

、。が流れるが、この発振電流は貫通電流工、と励振電
流■ゆとからなる。貫通電流工、は、反転回路のしきい
値ＶＴＯｇＣ付近でチャネルＭＯＳトランジスタとＮチ
ャネルＭＯ８）ランジスタとが両方動作状態の場合に電
源電圧ｖＤＤから電源電圧Ｖ３３に流れる電流であり、
通常この電流は電源電圧を低電圧化するか、トランジス
タのサイズを小さくすると減る。また、励振電流工８は
出力コンデンサ１２４の充放電電流であり、通常この電
流は出力コンデンサ１２４の容量値を小さくするか、電
源電圧を低電圧化するか、発振周波数を低くすると減り
、次式で示すことが出来る。

Ｉ　Ｅ＝　ｆ　ｏｓｃ−Ｃｏｕｒ　’　ＶＤＤ　　・・
・・・・　（１）そこで、従来の発振回路では、発振電
流を低減するには、電源電圧値ＶＤＤＩ発振周波数ｆ。

ＳＣ＋出力コンデンサの容量値Ｃ３ＬＩＴは、変えるこ
とが出来ないので、反転回路の相互コンダクタンスｇｍ
を発振条件を満足するぎりぎりの値に設定し、それによ
って、反転回路を構成するトランジスタのサイズを小さ
くしていた。ところが、この構成は発振回路用の反転回
路を設計を難しくするため、設計工数を用するし、その
割りには発振電流を減らす効果があまり無いという欠点
がある。

本発明の目的は、前記欠点を解決し、発振器に印加する
電源電圧を低電圧化して、発振電流を低減するようにし
た発振回路を提供することにある。

〔課題を解決するための手段〕

本発明の発振回路の構成は、第１の電源と第２の電源と
の間に直列に基準電源と発振器とを接続シ、基準電源を
バイポーラトランジスタで構成したことを特徴とする。

〔実施例〕

次に図面を参照しながら本発明を説明する。

第１図は本発明の第１の実施例の発振回路を示す回路図
である。第１図において、本実施例の発振回路が第７図
と異なる部分は、■ＤＤ電源端子１１９がなく、３個の
ダイオード１，２，３　（例えばｎｐｎ）ランジスタの
ベースとコレクタとが接続されたものが３個）の直列体
が介在した後、ＶＤＤ電源端子１１が接続され、この直
列体と接地との間に、基準電源端子１３．電源フ４イル
ター用のコンデンサ１６が入る点である。また、Ｐチャ
ネルＭＯ８）ランジスタ４，５．ＮチャネルＭＯＳトラ
ンジスタ６．７．帰還抵抗８．入出力保護ブロック９，
１０．Ｖｓｓ電源端子１２．入出力端子１４．１５．コ
ンデンサ１７．１８．振動子１９等は、第７図と同様な
構成である。

本実施例の発振回路は、振動子１９（たとえば水晶振動
子）の振動周期によって決まる周波数で発振し、発振電
流は電源電圧ＶＤＤから、ダイオード１，２，３を通し
て供給されるが、この発振電流によりダイオード１，２
．３のインピーダンスが変化して基準電圧が変化するの
を防ぐために、コンデンサ１６を接続して電流の交流変
化分を取り除いているので、発振器に印加される電圧Ｅ
は、次式に示すような値となる。

Ｅ　”　ＶＤＤ　　３　Ｖつ　・・・・・・　（２）こ
こで、Ｖつ。；電源Ｖ、の電圧値、Ｖｏ；ダイオードの
順方向電圧で通常約０，７■。

従って、発振器の低電圧化により、貫通電流工。

は減り、励振電流工、も前記（１）式により低減するこ
とができるので、発振電流は低減する。ここで第１図で
は、ダイオードを３個接続したが、電源電源と発振回路
のかねあいにより、任意に適切なダイオードの数を設定
しても同様の効果を得る。

第２図は本発明の第２の実施例の発振回路を示す回路図
である。

第２図において、本実施例の発振回路が第１図と異なる
ところは、端子１３．コンデンサ１６がなく、バイアス
抵抗２４が介在し、２個のダイオード２０，２］の直列
体（ここではベースとコレクタを接続したｎｌ）ｎ　ト
ランジスタ２個）とバイアス抵抗２３とが、ｖｏＤ電源
端子３２とＶｓｓＷ源端子３３との間に直列に接続され
、さらにｎｐｎトランジスタ２２が接続される点である
。

ＰチャネルＭＯ８）ランジスタ２５，２６．ｎチャネル
ＭＯ３）ランジスタ２７．２８．入出力保護ブロック３
０．３１．帰還抵抗２９．入出力端子３４，３５．コン
デンサ３６，３７．振動子３８は第１図と同様な構成で
ある。

本実施例の発振回路は、前記第１の実施例と同様に発振
するが、発振電流による基準電源の変化を防ぐためのコ
ンデンサを必要とせずに、第１の実施例と同様に発振電
流を低減できる。即ち、発振電流によって基準電源が変
化する原因は、発振器に接続された出力コンデンサ３７
を充電するときのピーク電流■２であり、このピーク電
流工、の影響に対して、ＮＰＮ）ランジメタ２２のベー
ス−エミッタ間電圧■、があまり変化しなげれば、基準
電源は安定となる。そこで、バイアス抵抗２３゜２４を
設けて、発振動作時のＮＰＮ　ｌ−ランジスタのエミッ
タ電流の変化を小さくしている。たとえば、バイアス抵
抗２３．２４に流れる電流をそれぞれｉ　２３＋　　ｉ
　２４．　ＮＰＮ　）ランジメタ２２の具ミッタ電流を
ｉ、２□として、ｌ　２４　＃　Ｉアｒ　　ｉ　＊ｔ２
＞　ｉ　２３となるようにバイアス抵抗２３．２４をそ
れぞれ設定すると、発振電流によりＮＰＮ）ランジメタ
２２のＶＢＥが変化するのは、次式で示される。

　２１ ここで、ｋ；ボルツマン定数、ｔ；絶対温度、ｑ；電荷
。

常温において約１８ｍＶであり、発振電流に対して基準
電源は安定している。従って、基準電源を安定化させる
コンデンサを必要とせずに、発振電流を低減出来る。ま
た、バイア７、抵抗２３．２４は任意に設定することに
より、より低消費電流の発振回路を提供できるし、ダイ
オード２０．２１の個数は基準電圧値により任意に選べ
る。

第３図は本発明の第３の実施例の発振回路を示す回路図
である。第３図において、本実施例の発振回路が第２図
と異なる部分は、３個のダイオード３９，４０，４１　
　（ここでは、ベース・コレクタ短絡のｎｐｎ　）ラン
ジスタコ個）の直列体が接続されている点である。ｖＤ
Ｄ、Ｖ、ｓ電源端子５０゜５１、ＰチャネルＭＯ８）ラ
ンジスタ４３，４４．ｎチャネルＭＯ８）ランジスタ４
５，４６．帰還抵抗４７．入出力保護ブロック４８．４
９．入出力端子５２，５３．コンデンサ５４，５５．振
動子５６等は、第２図と同様な構成である。

本実施例の発振回路は、前記第２の実施例に対して基準
電源の構成をダイオード３９，４０．４１の直列接続と
したもので、第２の実施例と同様に基準電源安定化用の
コンデンサを必要とせずに、発振電流を低減できる。

第４図は本発明の第４の実施例の発振回路を示す回路図
である。

第４図において、本実施例の発振回路が、第１図と異な
る部分は、３個のダイオード５７，５８゜５９（ここで
は、ベース・コレクタ短絡のトランジスタ３個）が、Ｖ
３３電源端子６８に接続されている点である。、Ｐチャ
ネルＭＯ８）ランジスタロ０．６１．ＮチャネルＭＯ３
）ランジスタロ２．６３．帰還抵抗６４．入出力保護ブ
ロック６５．６６、端子６９，７０，７１．コンデンサ
１３２、７２．７３．　ＶＤＤ電源端子６７振動子７４
等の構成は、第１図と同様である。

本実施例の発振回路は、前記第１の実施例に対して、発
振器と基準電源の位置を逆にしたもので、第１の実施例
と同様に、発振電流を低減できる。

第５図は本発明の第５の実施例の発振回路を示す回路図
である。第５図において、本実施例の発振回路は、第３
図の３個のダイオード３９，４０゜４１のダイオードの
直列体と、抵抗４２とが、逆配置となっており、抵抗７
５がＶＤＤ電源端子８６に、ダイオード７６．７７．７
８の直列体が■３゜電源端子８７に接続されている。そ
の他の回路部品構成は、第３図と同様である。

本実施例の発振回路は、前記第３の実施例に対して、発
振器と基準電源の構成上の位置を逆にしたもので、第３
の実施例と同様に、発振電流を低減できる。

第６図は本発明の第６の実施例の発振回路を示す回路図
である。第６図において、本実施例の発振回路が、第６
図の回路と異なる部分は、抵抗９３と２個のダイオード
９６．９７．及び抵抗９４の直列体とが逆になっており
、トランジスタ９５はｐｎｐ型が用いられ、Ｐチャネル
ＭＯ３）ランジメタ９８．９９は、ＶＤＤ電源端子１０
５に接続されている。その他は、第６図と同様である。

本実施例の発振回路は、前記第２の実施例に対して、発
振器と基準電源の構成上の位置を逆にしたもので、第２
の実施例と同様に、発振電流を低減できる。

以上、本発明の第１乃至第６の実施例は、パイ０ＭＯ８
構造を有する半導体装置において、第１の電源と第２の
電源間に直列に基準電源と発振器を接続し、基準電源を
バイボータトランジスタで構成したことを特徴とする特
に基準電源が複数のダイオードの直列体からなることが
好ましく、また、複数のダイオードの直列体と発振器に
並列に接続した抵抗素子を基準電源に設けることも好ま
しく、さらにまた前記基準電源として、複数のダイオー
ドの直列体をバイオポーラトランジスタのベースに接続
し、このバイポーラトランジスタのベース−エミッタ間
に抵抗素子を接続して構成し、発振器に並列に抵抗素子
を設けることも好ましい。

〔発明の効果〕

以上説明したように、本発明は、基準電源をバイポーラ
トランジスタで構成することにより、発振器に印加する
電源電源を低電圧化して、発振電流を低減しているので
、特に低消費電力型の製品に適用するＬＳＩのクロック
発生用の発振回路としても適しているという効果がある
。

【図面の簡単な説明】

第１図は本発明の第１の実施例の発振回路の回路図、第
２図乃至第６図はそれぞれ本発明の第２乃至第６の実施
例の回路図、第７図は従来例の発振回路の回路図、第８
図は入出力保護ブロックを示す回路図である。 １．２，３，２０，２１，３９，４０，４１゜５７．５
８，５９，７６．７７．７８，９６，９７゜１２７．１
２８・・・・・・ダイオード、２２・・・・・・ＮＰＮ
トランジスタ、９５・・・・・・ＰＮＰ　）ランジスタ
、４．５，２５，２６，４３，４４，６０，６１゜７９
．８０，９８，９９，１１２，１１３・・・・・・Ｐチ
ャネルＭＯ３）ランジスタ、６，７，２７，２８゜４５
．４６，６２，６３，８１，８２，１００゜１０１．１
１４，１１５・・・・・・ＮチャネルＭＯ８）ランジス
タ、８，２３，２４，２９，４２，４７゜６４．７５，
８３，９３，９４，１０２，１１６゜１２６・・・・・
・抵抗、９，１０，３０，３１，４８，４９゜６５．６
６．８４，８５，１０３，１０４，１１７゜１１８・・
・・・・入出力保護ブロック、１１，３２゜５０．６７
．８６，１０５，１１９，１２９・・・・・・ＶＤＤ電
源端子、１２，３３，５１，６８，８７゜１０６．１２
０，１３１・・・・・・■、ｓ電源端子、１３゜６９・
・・・・・基準電源端子、１４，１５，３４，３５゜５
２．５３，７０，７１，８８，８９，１０７゜１０８．
１２１，１２２・・・・・・発振回路入出力端子、１６
．１７，１８，３６，３７，５４，５５，６９゜７２．
７３，９０．’９１，１０９，１１０・・・・・・コン
デンサ、１９，３８，５６，７４，９２，１１１゜１２
５・・・・・・振動子。

Claims (1)

【特許請求の範囲】
1. 第１の電源と第２の電源との間に、基準電源回路と発振
   回路本体とを直列接続し、前記基準電源回路は、バイポ
   ーラトランジスタを有することを特徴とする発振回路。