JPH0334694B2 - - Google Patents
Info
- Publication number
- JPH0334694B2 JPH0334694B2 JP58235383A JP23538383A JPH0334694B2 JP H0334694 B2 JPH0334694 B2 JP H0334694B2 JP 58235383 A JP58235383 A JP 58235383A JP 23538383 A JP23538383 A JP 23538383A JP H0334694 B2 JPH0334694 B2 JP H0334694B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- darlington
- base
- collector
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は保護機能を有したダーリントントラン
ジスタ回路に関する。
ジスタ回路に関する。
近年大電力スイツチの半導体デバイスとして、
大電力ダーリントントランジスタの利用が活発に
展開されているが、特に高耐圧の大電力スイツチ
のダーリントントランジスタ化が進んでいる。例
えば入力電圧480V（交流）に対する大電力スイツ
チのダーリントントランジスタとしては、順方向
安全動作領域（Forward Safe Operating
Area）特性特に負荷シヨート安全動作領域
（Lord Short Circuit Safe Operating Area）
特性においては、800V（直流）にて数10マイクロ
セコンド以上の間破壊に至らぬことが必須条件と
されている。
大電力ダーリントントランジスタの利用が活発に
展開されているが、特に高耐圧の大電力スイツチ
のダーリントントランジスタ化が進んでいる。例
えば入力電圧480V（交流）に対する大電力スイツ
チのダーリントントランジスタとしては、順方向
安全動作領域（Forward Safe Operating
Area）特性特に負荷シヨート安全動作領域
（Lord Short Circuit Safe Operating Area）
特性においては、800V（直流）にて数10マイクロ
セコンド以上の間破壊に至らぬことが必須条件と
されている。
ところで従来、負荷シヨート安全動作特性にお
ける破壊耐量は、ダーリントントランジスタのコ
レクタ抵抗RCに依存することが知られており、
このRCを大ならしめることにより破壊耐量を向
上させている。例えばNPIN構造のトランジスタ
であるならば、真性領域の縦方向の厚さを大なら
しめてRCを大ならしめる等である。しかしなが
らこのことは、トランジスタの順方向諸特性の低
下を意味する。即ちコレクタ・エミツタ間飽和電
圧VCE（sat）の増加、スイツチングタイムの増加、
コレクタピーク電流の低下等、いずれも大電力ス
イツチ用途としては好ましくない。上記VCE（sat）
特性の改善、コレクタピーク電流の向上だけなら
ば、エミツタ面積を従来の数倍に拡げることによ
り達成し得るが、このようなチツプサイズの増加
は商業的コストとかけ離れたものとなる。更にこ
のようなチツプサイズの増加を行なつても、スイ
ツチングタイム特性を向上させることはなく、大
電力スイツチの大電力デバイスとして実用的なも
のは得られないものであつた。
ける破壊耐量は、ダーリントントランジスタのコ
レクタ抵抗RCに依存することが知られており、
このRCを大ならしめることにより破壊耐量を向
上させている。例えばNPIN構造のトランジスタ
であるならば、真性領域の縦方向の厚さを大なら
しめてRCを大ならしめる等である。しかしなが
らこのことは、トランジスタの順方向諸特性の低
下を意味する。即ちコレクタ・エミツタ間飽和電
圧VCE（sat）の増加、スイツチングタイムの増加、
コレクタピーク電流の低下等、いずれも大電力ス
イツチ用途としては好ましくない。上記VCE（sat）
特性の改善、コレクタピーク電流の向上だけなら
ば、エミツタ面積を従来の数倍に拡げることによ
り達成し得るが、このようなチツプサイズの増加
は商業的コストとかけ離れたものとなる。更にこ
のようなチツプサイズの増加を行なつても、スイ
ツチングタイム特性を向上させることはなく、大
電力スイツチの大電力デバイスとして実用的なも
のは得られないものであつた。
本発明は上記実情に鑑みてなされたもので、チ
ツプサイズの増加なくしてダーリントントランジ
スタの負荷シヨート安全動作領域を拡張させ得る
ダーリントントランジスタ回路を提供しようとす
るものである。
ツプサイズの増加なくしてダーリントントランジ
スタの負荷シヨート安全動作領域を拡張させ得る
ダーリントントランジスタ回路を提供しようとす
るものである。
スイツチング用ダーリントントランジスタは、
負荷短絡時にコレクタ・エミツタ間に数100Vの
高バイアスが印加されているが、この状態でベー
ス電流が振り込まれると、ダーリントントランジ
スタのhFE倍のコレクタ電流が瞬時に最終段トラ
ンジスタへ流れ込み、その時の電力集中でシリコ
ンが溶解してしまう。一方本発明によれば、上記
コレクタ・エミツタ間に高バイアスが印加されて
いる間、最前段トランジスタのベースと最後段ト
ランジスタのベースとの間にバイパス回路が形成
されるようにするので、上記高バイアス状態でベ
ース電流が振り込まれても、ダーリントントラン
ジスタとしての増幅作用はなく、最終段トランジ
スタへ流れ込むコレクタ電流はたかだか最終段ト
ランジスタのみつまり単一トランジスタのhFE倍
となり、小さい値にできる。従つてその分高バイ
アスのコレクタ・エミツタ間電圧に耐え得るよう
になる。即ち負荷シヨート安全動作領域を拡張す
ることができるものである。
負荷短絡時にコレクタ・エミツタ間に数100Vの
高バイアスが印加されているが、この状態でベー
ス電流が振り込まれると、ダーリントントランジ
スタのhFE倍のコレクタ電流が瞬時に最終段トラ
ンジスタへ流れ込み、その時の電力集中でシリコ
ンが溶解してしまう。一方本発明によれば、上記
コレクタ・エミツタ間に高バイアスが印加されて
いる間、最前段トランジスタのベースと最後段ト
ランジスタのベースとの間にバイパス回路が形成
されるようにするので、上記高バイアス状態でベ
ース電流が振り込まれても、ダーリントントラン
ジスタとしての増幅作用はなく、最終段トランジ
スタへ流れ込むコレクタ電流はたかだか最終段ト
ランジスタのみつまり単一トランジスタのhFE倍
となり、小さい値にできる。従つてその分高バイ
アスのコレクタ・エミツタ間電圧に耐え得るよう
になる。即ち負荷シヨート安全動作領域を拡張す
ることができるものである。
以下図面を参照して本発明の一実施例を説明す
る。第１図は大電力スイツチング用ダーリントン
トランジスタの回路本体で、Q1は最前段トラン
ジスタ、Q2は最後段トランジスタ、IC，IC1，IC2
はコレクタ電流、IEはエミクタ電流IB1，IB2はベ
ース電流である。第１図の回路本体には、一般的
には安定化抵抗、スピードアツプダイオード、フ
アーストリカバリーダイオードが付加して用いら
れるが省略してある。
る。第１図は大電力スイツチング用ダーリントン
トランジスタの回路本体で、Q1は最前段トラン
ジスタ、Q2は最後段トランジスタ、IC，IC1，IC2
はコレクタ電流、IEはエミクタ電流IB1，IB2はベ
ース電流である。第１図の回路本体には、一般的
には安定化抵抗、スピードアツプダイオード、フ
アーストリカバリーダイオードが付加して用いら
れるが省略してある。
第２図は本発明の実施例回路であり、上記第１
図の回路本体に、トランジスタQ31及びQ32より
なるダーリントン構成のバイパス形成用トランジ
スタQ3が設けられ、そのコレクタはトランジス
タQ1のベースに接続され、エミツタはトランジ
スタQ2のベースに接続され、ベースはダイオー
ドD1、抵抗R1を介してダーリントントランジス
タの回路本体のコレクタに接続されている。
図の回路本体に、トランジスタQ31及びQ32より
なるダーリントン構成のバイパス形成用トランジ
スタQ3が設けられ、そのコレクタはトランジス
タQ1のベースに接続され、エミツタはトランジ
スタQ2のベースに接続され、ベースはダイオー
ドD1、抵抗R1を介してダーリントントランジス
タの回路本体のコレクタに接続されている。
第２図の回路にあつては、負荷Ｌがシヨートさ
れる等でダーリントントランジスタのコレクタ・
エミツタ間に高バイアス電圧VCCが印加されてい
る状態でベース電流IB1が振り込まれた場合、コ
レクタＣ・エミツタＥ間電圧がダイオードD1の
電圧より大きいときには、電流IC3≒（VCC−
VZ）／R1（但しVZはダイオードD1の逆耐圧）が
供給されてトランジスタQ3がオン状態となり、
電流IB1はトランジスタQ3の電流増幅率hFE3に従
い、IC3×hFE3まではトランジスタQ3のコレクタ電
流として流れ、トランジスタQ1へのベース電流
とはならない。従つてトランジスタQ2へのベー
ス電流IB2は、抵抗R1、ダイオード耐圧VZを適切
に設定することにより、 IB2＝IE3＝IB1＋IB1／hFE3 ……(1) 更にhFE3を充分大きなものを選べばIB2≒IB1とな
る。従つてトランジスタQ2へ流れるコレクタ電
流IC2は、トランジスタQ2の電流増幅率hFE2より IC2＝IB1×hFE2 ……(2) と小さく保持できる。一方従来のバイパス回路な
しの場合には、トランジスタQ1の電流増幅率hFE1
として IC2′＝IB1×hFE1×hFE2 ……(3) と膨大になる。
れる等でダーリントントランジスタのコレクタ・
エミツタ間に高バイアス電圧VCCが印加されてい
る状態でベース電流IB1が振り込まれた場合、コ
レクタＣ・エミツタＥ間電圧がダイオードD1の
電圧より大きいときには、電流IC3≒（VCC−
VZ）／R1（但しVZはダイオードD1の逆耐圧）が
供給されてトランジスタQ3がオン状態となり、
電流IB1はトランジスタQ3の電流増幅率hFE3に従
い、IC3×hFE3まではトランジスタQ3のコレクタ電
流として流れ、トランジスタQ1へのベース電流
とはならない。従つてトランジスタQ2へのベー
ス電流IB2は、抵抗R1、ダイオード耐圧VZを適切
に設定することにより、 IB2＝IE3＝IB1＋IB1／hFE3 ……(1) 更にhFE3を充分大きなものを選べばIB2≒IB1とな
る。従つてトランジスタQ2へ流れるコレクタ電
流IC2は、トランジスタQ2の電流増幅率hFE2より IC2＝IB1×hFE2 ……(2) と小さく保持できる。一方従来のバイパス回路な
しの場合には、トランジスタQ1の電流増幅率hFE1
として IC2′＝IB1×hFE1×hFE2 ……(3) と膨大になる。
第３図は本発明のバイパス回路付ダーリントン
トランジスタのIC−VC特性である。但し、R1＝
1MΩ、VZ＝10V、hFE310Kの場合である。図中
破線はバイパス回路のない場合のIC−VC特性であ
る。第３図ａは低電圧での特性であり、第３図ｂ
は大電圧での特性である。第３図ｂの破壊領域で
の特性線は、素子が破壊に至るので推定である。
第３図ｂの破壊、非破壊のボーダラインは前述の
ようにコレクタ抵抗RCに依存し、NPIN構造では
真性領域の厚みによつて変化する。第４図に上記
ボーダラインの真性領域厚依存性を示す。ここで
は真性領域の比抵抗として110Ω・cm、IBパルス
幅50μ秒である。実使用上トランジスタのその他
の諸特性から曲線Ｂ程度が限度である。第３図ｂ
に示したように、従来電流IB＝2Aが振り込まれ
ている状態でコレクタＣ・エミツタＥ間に600V
印加されると、瞬時に280A程度の電流ICが流れ、
数μ秒以内でシリコンが溶解してＣ−Ｅ間の短終
破壊に至る。一方本発明のバイパス回路を用いれ
ば、電流ICはたかだか75A程度であり、数10μ秒
以内で破壊に至ることはない。本発明のデバイス
では、同一のIB＝２Ａに対し800V印加が行われ
た状態でも、電流IC＝130A程度であり、やはり
数10μ秒通電しても非破壊の領域にある。
トランジスタのIC−VC特性である。但し、R1＝
1MΩ、VZ＝10V、hFE310Kの場合である。図中
破線はバイパス回路のない場合のIC−VC特性であ
る。第３図ａは低電圧での特性であり、第３図ｂ
は大電圧での特性である。第３図ｂの破壊領域で
の特性線は、素子が破壊に至るので推定である。
第３図ｂの破壊、非破壊のボーダラインは前述の
ようにコレクタ抵抗RCに依存し、NPIN構造では
真性領域の厚みによつて変化する。第４図に上記
ボーダラインの真性領域厚依存性を示す。ここで
は真性領域の比抵抗として110Ω・cm、IBパルス
幅50μ秒である。実使用上トランジスタのその他
の諸特性から曲線Ｂ程度が限度である。第３図ｂ
に示したように、従来電流IB＝2Aが振り込まれ
ている状態でコレクタＣ・エミツタＥ間に600V
印加されると、瞬時に280A程度の電流ICが流れ、
数μ秒以内でシリコンが溶解してＣ−Ｅ間の短終
破壊に至る。一方本発明のバイパス回路を用いれ
ば、電流ICはたかだか75A程度であり、数10μ秒
以内で破壊に至ることはない。本発明のデバイス
では、同一のIB＝２Ａに対し800V印加が行われ
た状態でも、電流IC＝130A程度であり、やはり
数10μ秒通電しても非破壊の領域にある。
以上のように本発明によるダーリントントラン
ジスタの負荷シヨート安全動作領域は極めて拡張
されることとなる。またこの時、コレクタ抵抗
RCは増加せずに特性改善を達し得るので、トラ
ンジスタのVCE（sat）、ICピーク電流、スイツチン
グ時間等の特性は、スイツチングデバイスとして
考える限り何ら損われることはないものである。
ジスタの負荷シヨート安全動作領域は極めて拡張
されることとなる。またこの時、コレクタ抵抗
RCは増加せずに特性改善を達し得るので、トラ
ンジスタのVCE（sat）、ICピーク電流、スイツチン
グ時間等の特性は、スイツチングデバイスとして
考える限り何ら損われることはないものである。
なお上記抵抗R1、ダイオードD1、トランジス
タQ3の選定は任意であるが、例えばR1は実使用
時にデバイスに印加される電源電圧VCCによつて
IC3＝VCC／R1を決定する。これは、オフ時にトラ
ンジスタQ3を通り、あたかもリーク電流の如く
作用するのでR1は極めて大なることが望ましい。
この時電流IC3は小さな値となるので、トランジ
スタQ3の電流増幅率hFE3が小さいと“IC3×hFE3
IB1″となつてしまう。この時“IB1−IC3×hFE3”が
トランジスタQ1のベース電流として分岐してし
まい、トランジスタQ2へのベース電流IB2は、“IB2
＝IC3×hFE3＋（IB1−IC3×hFE3）×hFE2″となり、第
２項が容易に大きくなるので、結果的にIB2が増
加して好ましくない。従つてトランジスタQ3の
hFE3は大なることが必要であり、ダーリントント
ランジスタもしくは電流増幅率の高いシングルト
ランジスタ等が望ましい。ダイオードD1の逆耐
圧VZは、本発明のバイパス回路がオンするコレ
クタ・エミツタ間電圧を決定するものであり、本
体のダーリントントランジスタのVCE（sat）電圧
が充分小さければ、スイツチングトランジスタ用
途としては不要なものであり、必ずしも付加され
る必要性はない。また以上では、トランジスタ２
個をダーリントン接続した２段ダーリントントラ
ンジスタの場合を例にとつたが、３段ダーリント
ン、更にはそれ以上の多段ダーリントンにおいて
も本発明は同様に適用することができる。いずれ
の場合にも、バイパスは最前段のベースと最後段
のベースとの間に形成されるのが好ましいが、本
発明はそれを規定するものではない。またトラン
ジスタQ1，Q2，Q3をNPNトランジスタで記した
が、特にこれのみに限定するものではない。また
バイパスを最前段ベースから直接ダーリントント
ランジスタのエミツタに落すこともできるが、こ
の場合スイツチング動作のオフ状態からオン状態
へ移行しようとする時に“IB1IC3×hFE3”の場
合、ベース入力電流はすべてバイパス回路を流れ
てしまい、ダーリントントランジスタは決してオ
ンしない。しかし適切なR1，Q3を実使用時のコ
レクタ・エミツタ間電圧、ベース入力電流に対し
て設定し、“IB1＞IC3×hFE3”とすればスイツチン
グ動作を可能にできる。
タQ3の選定は任意であるが、例えばR1は実使用
時にデバイスに印加される電源電圧VCCによつて
IC3＝VCC／R1を決定する。これは、オフ時にトラ
ンジスタQ3を通り、あたかもリーク電流の如く
作用するのでR1は極めて大なることが望ましい。
この時電流IC3は小さな値となるので、トランジ
スタQ3の電流増幅率hFE3が小さいと“IC3×hFE3
IB1″となつてしまう。この時“IB1−IC3×hFE3”が
トランジスタQ1のベース電流として分岐してし
まい、トランジスタQ2へのベース電流IB2は、“IB2
＝IC3×hFE3＋（IB1−IC3×hFE3）×hFE2″となり、第
２項が容易に大きくなるので、結果的にIB2が増
加して好ましくない。従つてトランジスタQ3の
hFE3は大なることが必要であり、ダーリントント
ランジスタもしくは電流増幅率の高いシングルト
ランジスタ等が望ましい。ダイオードD1の逆耐
圧VZは、本発明のバイパス回路がオンするコレ
クタ・エミツタ間電圧を決定するものであり、本
体のダーリントントランジスタのVCE（sat）電圧
が充分小さければ、スイツチングトランジスタ用
途としては不要なものであり、必ずしも付加され
る必要性はない。また以上では、トランジスタ２
個をダーリントン接続した２段ダーリントントラ
ンジスタの場合を例にとつたが、３段ダーリント
ン、更にはそれ以上の多段ダーリントンにおいて
も本発明は同様に適用することができる。いずれ
の場合にも、バイパスは最前段のベースと最後段
のベースとの間に形成されるのが好ましいが、本
発明はそれを規定するものではない。またトラン
ジスタQ1，Q2，Q3をNPNトランジスタで記した
が、特にこれのみに限定するものではない。また
バイパスを最前段ベースから直接ダーリントント
ランジスタのエミツタに落すこともできるが、こ
の場合スイツチング動作のオフ状態からオン状態
へ移行しようとする時に“IB1IC3×hFE3”の場
合、ベース入力電流はすべてバイパス回路を流れ
てしまい、ダーリントントランジスタは決してオ
ンしない。しかし適切なR1，Q3を実使用時のコ
レクタ・エミツタ間電圧、ベース入力電流に対し
て設定し、“IB1＞IC3×hFE3”とすればスイツチン
グ動作を可能にできる。
以上説明したように本発明によれば、従来のダ
ーリントントランジスタに、安価なトランジス
タ、抵抗、ダイオード等を付加することによつ
て、チツプサイズを増大させることなく破壊耐量
を向上させることができるものである。
ーリントントランジスタに、安価なトランジス
タ、抵抗、ダイオード等を付加することによつ
て、チツプサイズを増大させることなく破壊耐量
を向上させることができるものである。
第１図はダーリントントランジスタ回路図、第
２図は本発明の一実施例の回路図、第３図、第４
図は同回路の特性図である。 Q1……前段トランジスタ、Q2……後段トラン
ジスタ、Q3……バイパス形成用トランジスタ、
D1……ダイオード、R1……抵抗。
２図は本発明の一実施例の回路図、第３図、第４
図は同回路の特性図である。 Q1……前段トランジスタ、Q2……後段トラン
ジスタ、Q3……バイパス形成用トランジスタ、
D1……ダイオード、R1……抵抗。
Claims (1)
- 【特許請求の範囲】 １ 負荷に直列に、少くとも２個以上のトランジ
スタをダーリントン接続してなるダーリントント
ランジスタを設け、該トランジスタのコレクタ、
エミツタ間の電位が一定値を越えかつ前記ダーリ
ントントランジスタの前段トランジスタベース電
流が与えられる場合に、前記前段トランジスタへ
のベース入力電流を直接後段トランジスタのベー
ス入力電流とするバイパスを有し、前記前段トラ
ンジスタのベースには、該ベースに独立したベー
ス入力を与える端子を有することを特徴とするダ
ーリントントランジスタ回路。 ２ 前記バイパスは、前記ダーリントントランジ
スタの前段トランジスタのベース、後段トランジ
スタのベース、コレクタそれぞれにバイパス形成
用トランジスタのコレクタ、エミツタ、ベースを
接続したものであることを特徴とする特許請求の
範囲第１項に記載のダーリントントランジスタ回
路。 ３ 前記バイパス形成用トランジスタは、電流増
幅率の高いダーリントントランジスタであること
を特徴とする特許請求の範囲第２項に記載のダー
リントランジスタ回路。 ４ 前記バイパス形成用トランジスタのベースと
前記ダーリントントランジスタのコレクタとの間
にダイオードを具備したことを特徴とする特許請
求の範囲第２項に記載のダーリントントランジス
タ回路。 ５ 前記バイパス形成用トランジスタのベースと
前記ダーリントントランジスタのコレクタとの間
に抵抗体を具備したことを特徴とする特許請求の
範囲第２項に記載のダーリントントランジスタ回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58235383A JPS60126919A (ja) | 1983-12-14 | 1983-12-14 | ダ−リントントランジスタ回路 |
| FR8419227A FR2556900B1 (fr) | 1983-12-14 | 1984-12-14 | Circuit de transistor darlington a haute tension de regime |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58235383A JPS60126919A (ja) | 1983-12-14 | 1983-12-14 | ダ−リントントランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60126919A JPS60126919A (ja) | 1985-07-06 |
| JPH0334694B2 true JPH0334694B2 (ja) | 1991-05-23 |
Family
ID=16985265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58235383A Granted JPS60126919A (ja) | 1983-12-14 | 1983-12-14 | ダ−リントントランジスタ回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS60126919A (ja) |
| FR (1) | FR2556900B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3621396A1 (de) * | 1986-06-26 | 1988-01-14 | Bosch Gmbh Robert | Transistoranordnung mit einem endstufentransistor |
| JPS63265461A (ja) * | 1986-12-15 | 1988-11-01 | Fuji Electric Co Ltd | 半導体装置 |
| DE3926888A1 (de) * | 1989-08-16 | 1991-02-21 | Bosch Gmbh Robert | Darlington-transistorschaltung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1809570A1 (de) * | 1967-11-21 | 1969-06-26 | Sony Corp | Transistorschutzschaltung |
| JPS505548A (ja) * | 1973-04-19 | 1975-01-21 | ||
| JPS523547A (en) * | 1975-06-27 | 1977-01-12 | Showa Youkou Kk | Magnetic driving arc welding tool |
| FR2363897A1 (fr) * | 1976-09-06 | 1978-03-31 | Radiotechnique Compelec | Dispositif semi-conducteur monolithique comportant un moyen de protection contre les surtensions |
| FR2470484A1 (fr) * | 1979-11-23 | 1981-05-29 | Thomson Csf | Procede de commande d'un montage darlington et montage darlington a faibles pertes |
| US4359652A (en) * | 1980-07-07 | 1982-11-16 | Motorola, Inc. | Over voltage detection circuit for use in electronic ignition systems |
-
1983
- 1983-12-14 JP JP58235383A patent/JPS60126919A/ja active Granted
-
1984
- 1984-12-14 FR FR8419227A patent/FR2556900B1/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2556900B1 (fr) | 1991-05-31 |
| FR2556900A1 (fr) | 1985-06-21 |
| JPS60126919A (ja) | 1985-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3534281A (en) | Soft saturating transistor amplifier | |
| US4125787A (en) | Semiconductor switch circuit | |
| US4394588A (en) | Controllable di/dt push/pull driver | |
| JP2790496B2 (ja) | 増幅回路 | |
| US4117351A (en) | Transistor switching circuit | |
| US4063115A (en) | Semiconductor switch | |
| US4246501A (en) | Gated back-clamped transistor switching circuit | |
| US4112315A (en) | Semiconductor switch circuit | |
| EP1181773B1 (en) | Overvoltage protection | |
| JPH0334694B2 (ja) | ||
| US5105145A (en) | Voltage control circuit | |
| US4645999A (en) | Current mirror transient speed up circuit | |
| US4403200A (en) | Output stage for operational amplifier | |
| US4327333A (en) | AGC Current source | |
| JPS5836536B2 (ja) | ハンドウタイスイツチ | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| JP3401084B2 (ja) | ディジタルスイッチング段 | |
| US5036218A (en) | Antisaturation circuit | |
| JPS6053488B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| US5262688A (en) | Operational amplifier circuit | |
| US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
| US4513251A (en) | Miller compensation for an operational amplifier | |
| JPH0767074B2 (ja) | 出力電流駆動回路 | |
| US5903425A (en) | Lateral PNP fast turn-off circuit | |
| JPS6110336Y2 (ja) |