JPH0334721A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ＥＣＬ　（エミッタ結合論理）型の論理レベ
ル振幅を持った入力信号を取り込み、これを内部でＣＭ
Ｏ８（相補性絶縁ゲート）型の論理レベル振幅に変換す
るＥＣＬ−ＣＭＯＳ複合型の半導体集積回路に関する。

（従来の技術） ＥＣＬ型の集積回路は、ＣＭＯＳ型のものに比べると消
費電力が大きいという難点力ぐあるものの、その論理レ
ベル振幅が小さいことなどから高速動作が可能である。

これに反し、ＣＭＯＳ型の集積回路は動作速度ではＥＣ
Ｌ型のものに劣るものの、低電力消費という大きな利点
がある。近年、この２つの形式の集積回路のもつ利点を
融合する動きが活発であり、特にメモリの分野において
は、ＥＣＬ型の論理レベルを持った入力を取り込みこれ
を内部においてＣＭＯＳ型の論理レベルに変換して使用
するＥＣＬ−ＣＭＯＳ複合型の集積回路が実現されてい
る。

ＥＣＬ型の論理レベルを０ＭＯ３型の論理レベルに変換
する場合、ＥＣＬ型の信号を受信する個所にはエミッタ
結合によるカレントスイッチを使用するのが一般的であ
る。しかし、カレントスイッチには後述するように直流
電源が必要である。この直流電源のために、ＥＣＬ−Ｃ
ＭＯＳ複合型の集積回路においては、純粋なＥＣＬ型集
型図積回路も消費電力は少なくなるものの、純粋なＣＭ
ＯＳ型集積回路に比べると大きな消費電力を必要として
いる。

第４図は、従来のＥＣＬ−ＣＭＯＳ複合型の集積回路を
示す回路構成図である。この回路は、基本的にはクロッ
ク式のフリップ・フロップであり、クロックＣＫが高レ
ベルのとき、ＥＣＬ型の論理レベル信号りを取り込み０
ＭＯ３型の論理レベルを持つ相補的な信号Ｄ”、ｒ５”
に変換するものである。

ＥＣＬ型の信号りは、カレントスイッチ回路で作られた
ＥＣＬ信号受信及びラッチ部に入力し、ここにおいてＥ
ＣＬ型の論理レベル振幅のままでラッチされる。信号り
をこのラッチ部に取り込むか否かは、クロックＣＫが高
レベルか低レベルかによって定まる。ラッチされた信号
は、次段の論理レベル変換部に入力して、ここで０ＭＯ
３型の論理レベル振幅を持つ信号ＤＩｌｒ５＊に変換さ
れる。この変換回路は、よく知られたカレントミラー型
のセンスアンプである。

第４図に示したフリップ・フロップには、直流電流が３
つ存在すると共に、カレントミラー型のセンスアンプ部
（論理レベル変換部）にも直流電流が流れる経路が存在
する。そして、これらの直流電流のために、この集積回
路は大きな消費電力を必要としている。

（発明が解決しようとする課題） このように従来、ＥＣＬ型の信号をＣＭＯＳ型の信号に
変換するＥＣＬ−ＣＭＯ５複合型集積回路においては、
ＥＣＬ！２の信号を受信する個所にエミッタ結合による
カレントスイッチを使用しているので、データ保持状態
においてこのカレントスイッチに電流を流す必要がある
。

このため、純粋なＥＣＬ型集積回路よりも消費電力は少
なくなるものの、純粋なＣＭＯＳ型集積回路はどに消費
電力を低減することは困難であった。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、ＥＣＬ型の信号をＣＭＯＳ型の信号
に変換することができ、且つエミッタ結合型のカレント
スイッチに流す直流電流を必要に応じて零にしてもデー
タを保持することができ、消費電力の低減化をはかり褥
る半導体集積回路を提供することにある。

［発明の構成］ （発明が解決しようとする課題） 本発明の骨子は、２つのインバータの入力と出力とを相
互に接続したフリップ・フロップに２つの内部ノードを
作り、これらの内部ノードにＥＣＬ型の信号をトリガー
として電荷の充電を行う充電回路を接続することにある
。

即ち本発明は、ＥＣＬ型の信号をＣＭＯＳ型の信号に変
換するＥＣＬ−ＣＭＯＳ複合型の半導体集積回路におい
て、２つのＣＭＯＳインバータの入出力端を相互に接続
してなるフリップ◆フロップと、このフリップ・フロッ
プの２つの内部ノードにエミッタがそれぞれ接続され、
コレクタが高電圧源に接続された２つのバイポーラトラ
ンジスタと、これらのバイポーラトランジスタのベース
と低電圧源との間にそれぞれ接続された負荷素子と、前
記バイポーラトランジスタのベースにドレインがそれぞ
れ接続された２つのＭＯＳトランジスタとを具備してな
り、前記２つのＭＯＳトランジスタのうちの一方のソー
ス及び他方のゲートと、一方のゲート及び他方のソース
とに相補的な信号を入力し、これらの信号を前記第１及
び第２の内部ノードから取出すことにより、信号のラッ
チと共に増幅を行うようにしたものである。

（作用） 本発明では、前述した目的を達成するために、ＣＭＯ３
回路で作られたフリップかフロップに効果的な工夫を施
している。即ち、フリップ・フロップは２つのインバー
タの入力と出力とを相互に接続し、２つの内部ノードを
作った回路である。本発明の工夫とは、このフリップ・
フロップの各々の内部ノードに、ＥＣＬ型の信号をトリ
が−として電荷の充電を行う充電回路を接続することで
ある。

上記充電回路とは、バイポーラトランジスタのベースに
ＭＯＳトランジスタのドレインを接続し、このＭＯＳト
ランジスタのソースとゲートとに相補的なＥＣＬ型の信
号を入力するものである。ＭＯＳトランジスタの閾値の
絶対値をＥＣＬ型信号の振幅よりも小さくしておけば、
ＥＣＬｍ信号の高低のレベル変化に応じてＭＯＳトラン
ジスタをオン又はオフさせることが可能である。ＭＯＳ
トランジスタがオンすると、バイポーラトランジスタの
ベースに電流が供給される。このベース電流はバイポー
ラトランジスタにより増幅され、上記のフリップ・フロ
ップの内部ノードに供給される。

なお、ＭＯＳトランジスタのドレインをバイポーラトラ
ンジスタを介さずに直接、フリップ・フロップの内部ノ
ードに接続しても同じ効果を得ることができる。しかし
バイポーラトランジスタを介した方が、ゲート容量の小
さなＭＯＳトランジスタを用いることができ、高速化が
可能である。ＭＯＳトランジスタがオフのときでも、ベ
ースに電荷が蓄積されていると、バイポーラトランジス
タのコレクタ電流が流れる。この現象を抑えるため、ベ
ースと低電圧源ＶＳ２の間にＭＯＳトランジスタのオン
抵抗より十分に大きな抵抗値を持った負荷回路を設ける
。

上記充電回路をフリップ・フロップの２つの内部ノード
にそれぞれ接続し、さらに一方の充電回路のＭＯＳトラ
ンジスタのソースと他方の充電回路のＰチャネルＭＯＳ
トランジスタのゲートにＥＣＬ型信号Ａを、また一方の
ＰチャネルＭＯＳトランジスタのゲートと他方のＰチャ
ネルＭＯＳトランジスタのソースに信号Ａの相補信号Ｘ
を加える。このようにすれば、ＥＣＬ型信号Ａ、Ａトリ
が一信号として、フリ・ノブ・フロップの２つの内部ノ
ードのうち、いずれか一方に充電を行うことができ、フ
リップ・フロップのデータを変更することが可能である
。さらに、この充電回路では相補信号Ａ、Ａが一致した
場合、ＭＯＳトランジスタがオフになるので充電回路が
動作せず、フリップ・フロ・ノブのデータは元の値のま
ま保持されることになる。

（実施例） 以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例に係わる半導体論理回路を示
す回路構成図である。ＰチャネルＭＯＳトランジスタＰ
Ｉ、Ｐ２及びＮチャネルＭＯＳトランジスタＮｌ、Ｎ２
から２つのＣＭＯＳインバータが形成され、これらのイ
ンバータの入力と出力とを相互に接続することによりフ
リップ・フロップが構成されている。ここで、ブリップ
・フロップの内部ノードをν１゜ν２とする。第１のノ
ービシ１はトランジスタＰ＋、Ｎ＋のドレイン及びトラ
ンジスタＰ　２　＋Ｎ２のゲートの共通接続部であり、
第２のノービシ２はトランジスタＧ２．Ｎ２のドレイン
及びトランジスタＰ、、Ｎ、のゲートの共通接続部であ
る。

内部ノービシ１．シ２には、充電回路が接続されている
。この充電回路は、ＮＰＮのバイポーラトランジスタＱ
ｌ、Ｑ２、ＰチャネルＭＯＳトランジスタＰ３＋Ｐ４、
さらに負荷素子Ｒ，，Ｒ２で構成されている。即ち、内
部ノードν、にはトランジスタＧ１のエミッタが接続さ
れ、Ｑ、のコレクタは島電正源ＶＣＣに接続されている
。トランジスタＧ１のベースと低電圧源ＶＳＳとの間に
は負荷素子Ｒ７が接続され、またＱｌのベースにはトラ
ンジスタＰ、のドレインが接続されている。そして、ト
ランジスタＰ、のソースにＥＣＬ型信号Ａが、ベースに
Ａの相補信号であるＡが入力されるものとなっている。

一方、内部ノードシフには上記と同様に、トランジスタ
Ｇ２が接続され、Ｇ２にはトランジスタＰ４及び負荷素
子Ｒ２が接続されている。

そして、トランジスタＰ４のソースに信号Ａが、ゲート
に信号Ａが入力されるものとなっている。

なお、ＥＣＬ型信号Ａ、ＡはＣＭＯ５型Ｏ５に変換され
ノービシ１．シ２に現れる。この変換された信号をＤ’
、ｆｉ’として図示した。また、負荷素子Ｒ，，Ｒ，は
、ＰチャネルＭＯＳトランジスタＰ、、Ｐ、がオフの状
態のとき、ベースに蓄積された電荷を放電するために設
けた素子であり、その抵抗値はトランジスタＰ、。

Ｐ４のオン抵抗よりも大きな値であることが必要である
。なお、この負荷素子Ｒ，，Ｒ，は重なる抵抗でもよい
し、またノーマリ−オンのＭＯＳトランジスタを用いる
ことも可能である。

ＮＰＮのバイポーラトランジスタＱ１．Ｑ２のベース電
荷の放電の仕方により、第１図の回路にはいくつかの変
形例を考えることができる。

第２図はこれを示したものである。

第２図（ａ）は負荷素子Ｒ，，Ｒ２として、Ｎチャネル
ＭＯＳトランジスタＧ、、Ｇ２の各々に直列に抵抗Ｇ１
．Ｇ２　　を接続したものである。トランジスタＧｌ、
Ｇ２のゲートをそれぞれ内部ノービシ２．シ１に接続す
る。このようにすることにより、ベース電荷の放電経路
のインピーダンスに変調を加え直流電流経路をなくすこ
とができる。

今、内部ノービシ１が低レベル、ν２が高レベルに、Ａ
が低レベル、Ａが高レベルにあると考える。このとき、
トランジスタＧ２はオン状態、トランジスタＰ３はオフ
状態にあるために、トランジスタＧ１のベース電位は低
電圧源Ｖｓｓになる。このため、トランジスタＧ２はオ
フ状態にある。また、トランジスタＧ２はオフ状態、ト
ランジスタＰ４はオン状態にあるため、トランジスタＧ
２のベース電位は信号Ａの電位に一致している。このた
め、トランジスタＧ２によリノードシ２が充電された状
態にある。即ち、ν２の電位は高レベルである。

ここで、Ａを高電位、Ａを低電位にすると、トランジス
タＧ１がオン状態に移行するとともに、トランジスタＧ
１もオン状態に移行する。

このとき、トランジスタＰ、、Ｇ、及び抵抗Ｇ１　を連
ねた電流経路に電流が流れる。今、トランジスタＧ１に
よりノービシ１が充電されると、トランジスタＮ２がオ
ン上状態に移行し、結果としてノービシ２が低電位をと
リフリップ・フロップのデータが反転する。すると、ト
ランジスタＧ１がオフ状態に移行することによって上記
の電流経路が遮断され、＠流が流れなくなる。また、ノ
ービシ１が高電位になることによって、トランジスタＧ
２がオン状態に移行する。このとき、トランジスタＧ１
はオフ状態にあるので、トランジスタＱ２のベースにＪ
ｉｌ！されている電荷はトランジスタＧ２及び抵抗６２
′を通って放電される。このため、トランジスタＱ２は
オフ状態に移行する。以上のように、ＮチャネルＭＯＳ
トランジスタＧ、、Ｇ２を用いれば、直流電流経路を遮
断することができる。

第２図（ｂ）は同図（ａ）の抵抗Ｇ、’　、Ｇ２の代わ
りに、ＮチャネルＭＯＳトランジスタＧ＋　　、Ｇ２　
　を用いた例である。トランジスタＧ１　　、Ｇ２’の
ゲートは、それぞれノードν、　　ν２に接続されてい
る。この回路の動作は前記第２図（ａ）とほぼ同じであ
るが、バイポーラトランジスタＱ、、Ｑ２のベース電荷
を放電するタイミングがトランジスタＧｌ、Ｇｒ又はＧ
　２　＋　　Ｇ　２′が同時にオン状態になったときで
あることが異なる。

かくして本実施例によれば、２つのインバータの入力と
出力とを相互に接続したフリップ・フロップに２つの内
部ノードを作り、これらの内部ノードにＥＣＬ型の信号
をトリガーとして電荷の充電を行う充電回路を接続する
構成としているので、ＥＣＬ型の信号をＣＭＯ３型の信
号に変換することができるのは勿論のこと、エミッタ結
合型のカレントスイッチに流す直流電流を必要に応じて
零にしてもデータを保持することができる。従って、Ｅ
ＣＬ−ＣＭＯ８複合型の半導体集積回路としての消費電
力を大幅に低減することができる。

第３図は本発明をクロック式のフリップ・フロップに応
用した例である。但し、このフリップ・フロップはＥＣ
Ｌ型の論理レベル振幅を持った信号りを取り込みＣＭＯ
３型の論理レベル振幅を持った相補的信号Ｄ”、ｔ５”
として出力する回路であり、第４図に示した回路と同じ
働きをする。

ＥＣＬ型の信号りは初段のカレントスイッチで構成され
たＥＣＬ型信号受信部に入力される。

この部分において、信号りから相補的な信号Ａ。

Ａが作られ、本発明の回路に入力されている。

この部分では、ＥＣＬ型の信号Ａ、ＡからＣＭＯ８型信
号Ｄ”、Ｄ”に変換されると共にこの信号がラッチされ
る。クロックＣＫが高レベルのとき、ＮチャネルＭＯＳ
トランジスタＣｏ、Ｃ＋＝Ｃｚがオン状態となり、バイ
ポーラトランジスタＢ１．Ｂ２から構成されたカレント
スイッチ及びエミッタフォロア用のバイポーラトランジ
スタＢ、、Ｂ、に電流が供給される。このとき、信号り
が受信部に取り込まれると共に、次段の論理レベル変換
及びラッチ部に伝達されて、ＣＭＯＳ型信号に変換され
ラッチされる。

ここで、クロックＣＫを低レベルにしてトランジスタＣ
３ｌｃｌＩｃ２をオフ状態にしたとしても、このラッチ
データに変更は及ばない。

何故なら、トランジスタＣ６＊　　ｃ、ｌ　　Ｃ２がオ
フ状態となると、トランジスタＢ、、Ｂ２のコレクタノ
ードが共に高電圧電源の電位ＶＣＣになるのを受けて、
信号Ａ、Ａが同電位になるが、このようにしたとしても
ＰチャネルＭＯ８トランジスタＰ、、Ｐ４が共にオフ状
態になるだけであるからである。即ち、内部ノービシ１
゜ν２への充電は行われず、ラッチデータの変更はない
。

なお、第３図に示した回路では、第４図に示した回路と
異なりクロックＣＫが低レベルのとき、カレントスイッ
チ及びエミッタフォロア部に直流電流が流れない。この
ため、第４図の回路に比べると第３図の回路は、電力消
費を少なくすることが可能である。また、第４図の回路
では参照電位としてＶＢＢ　　を用いるが、この電位が
回路が正常に動作する電源電圧Ｖ。Ｃの下限を決めてい
る。ところが、第３図では参照電位ＶＢＢ　　を用いな
いので、回路が正常に動作する電源電圧ＶＣＣを第４図
の回路よりも小さくすることが可能であるという利点を
持っている。

［発明の効果］ 本発明によれば、エミッタ結合型のカレントスイッチ回
路との接続が容易であり、かつカレントスイッチに流す
直流電流を必要に応じて零としても、なおデータを保持
することができる論理レベル変換回路が実現できる。こ
の回路を用いれば、ＥＣＬ−ＣＭＯ８複合型の集積回路
においてより一層の低電力消費を実現することが可能で
ある。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるＥＣＬ−ＣＭＯ３複
合型の半導体集積回路を示す回路構成図、第２図はその
変形例を示す回路構成図、第３図は本発明をクロック型
のフリップ・フロップに適用した別の実施例を示す回路
構成図、第４図は従来のＥＣＬ−ＣＭＯ３複合型半導体
集積回路を示す回路構成図である。 Ｐ１〜Ｐ４・・・ＰチャネルＭＯＳトランジスタ、Ｎ、
、Ｎ２・・・ＮチャネルＭＯＳトランジスタ、Ｑｌ、Ｑ
２・・・ＮＰＮバイポーラトランジスタ、シ１．シ２・
・・内部ノード、 Ｒ，、Ｒ２・・・負荷素子。

Claims (2)

【特許請求の範囲】
1. （１）ソースが高電圧源に接続された第１及び第２のＰ
   チャネルＭＯＳトランジスタと、 ソースが低電圧源に接続された第１及び第２のＮチャネ
   ルＭＯＳトランジスタと、 前記第１のＰチャネルＭＯＳトランジスタ及びＮチャネ
   ルＭＯＳトランジスタの各ドレインを共通接続すると共
   に、該接続部に第２のＰチャネルＭＯＳトランジスタ及
   びＮチャネルＭＯＳトランジスタの各ゲートを接続して
   なる第１の内部ノードと、 前記第２のＰチャネルＭＯＳトランジスタ及びＮチャネ
   ルＭＯＳトランジスタの各ドレインを共通接続すると共
   に、該接続部に第１のＰチャネルＭＯＳトランジスタ及
   びＮチャネルＭＯＳトランジスタの各ゲートを接続して
   なる第２の内部ノードと、 前記第１及び第２の内部ノードにエミッタがそれぞれ接
   続され、それぞれのコレクタが高電圧源に接続された第
   １及び第２のＮＰＮバイポーラトランジスタと、 前記第１及び第２のバイポーラトランジスタのベースと
   低電圧源との間にそれぞれ接続された負荷素子と、 前記第１及び第２のバイポーラトランジスタのベースに
   ドレインが接続された第３及び第４のＰチャネルＭＯＳ
   トランジスタとを具備してなり、 前記第３のＰチャネルＭＯＳトランジスタのソース及び
   第４のＰチャネルＭＯＳトランジスタのゲートと、前記
   第３のＰチャネルＭＯＳトランジスタのゲート及び第４
   のＰチャネルＭＯＳトランジスタのソースとに相補的な
   信号を入力し、これらの信号を前記第１及び第２の内部
   ノードから取出すことにより、信号のラッチと共に増幅
   を行うことを特徴とする半導体集積回路。
2. （２）２つのＣＭＯＳインバータの入出力端を相互に接
   続してなるフリップ・フロップと、 このフリップ・フロップの２つの内部ノードにエミッタ
   がそれぞれ接続され、コレクタが高電圧源に接続された
   ２つのバイポーラトランジスタと、 これらのバイポーラトランジスタのベースと低電圧源と
   の間にそれぞれ接続された負荷素子と、 前記バイポーラトランジスタのベースにドレインがそれ
   ぞれ接続された２つのＭＯＳトランジスタとを具備して
   なり、 前記２つのＭＯＳトランジスタのうちの一方のソース及
   び他方のゲートと、一方のゲート及び他方のソースとに
   相補的な信号を入力し、これらの信号を前記第１及び第
   ２の内部ノードから取出すことにより、信号のラッチと
   共に増幅を行うことを特徴とする半導体集積回路。