JPH0334909Y2 - - Google Patents
Info
- Publication number
- JPH0334909Y2 JPH0334909Y2 JP1985082300U JP8230085U JPH0334909Y2 JP H0334909 Y2 JPH0334909 Y2 JP H0334909Y2 JP 1985082300 U JP1985082300 U JP 1985082300U JP 8230085 U JP8230085 U JP 8230085U JP H0334909 Y2 JPH0334909 Y2 JP H0334909Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- cap
- plate frame
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、各種の半導体及び集積回路チツプま
たはその他のチツプ部品等を搭載するために用い
られる半導体装置に関する。この装置は電子時計
などの回路基板や、又、チツプキヤリア、ピング
リツドアレーなどのパツケージに応用されるもの
である。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a semiconductor device used for mounting various semiconductor and integrated circuit chips or other chip components. This device is applied to circuit boards such as electronic watches, and packages such as chip carriers and pin grid arrays.
従来、半導体装置としては例えば実開昭57−
53642号の公報に見られるように、第５図の縦断
面図に示すごとくセラミツク製の基板９の表面に
は、接着層１０を介して直接、金属性の蓋１１が
搭載されているものである。しかしながら、この
ような構造では該蓋１１の位置合せが困難である
欠点を有している。
Conventionally, as a semiconductor device, for example,
As seen in the publication No. 53642, a metal lid 11 is mounted directly on the surface of a ceramic substrate 9 via an adhesive layer 10, as shown in the longitudinal cross-sectional view of FIG. be. However, such a structure has the disadvantage that alignment of the lid 11 is difficult.
本考案は前記従来の技術の欠点に鑑み、これら
の欠点を除去改善することを目的とし、実用新案
登録請求の範囲第１項に記載の有機系樹脂素材か
らなるプリント配線板１の表面側に形成された導
体回路２と搭載された半導体素子３が、ボンデイ
ングワイヤー１２にて結線されており、該半導体
素子３周囲には開口部５を有する別の有機系樹脂
素材の板枠６が接着材を介して前記プリント配線
板１に接合されており、前記プリント配線板１に
おいて、前記板枠６の上表面には凹状の溝７が形
成されており、該凹状の溝７に半導体素子封止用
のキヤツプ８が装着され接着層を介して固着され
ていることを特徴とする半導体装置を提供するこ
とにより前記目的を達成するものである。
In view of the shortcomings of the conventional technology, the present invention aims to eliminate and improve these shortcomings. The formed conductor circuit 2 and the mounted semiconductor element 3 are connected with a bonding wire 12, and a plate frame 6 made of another organic resin material having an opening 5 is attached around the semiconductor element 3 with an adhesive. In the printed wiring board 1, a concave groove 7 is formed in the upper surface of the board frame 6, and a semiconductor element is sealed in the concave groove 7. The above-mentioned object is achieved by providing a semiconductor device characterized in that a cap 8 is attached thereto and fixed via an adhesive layer.
本考案を具体的に説明するにあたり、以下図面
及び実施例に基づいて詳しく説明する。第１図は
本考案の半導体装置の縦断面図である。第１図に
おいて、１は有機系樹脂素材からなるプリント配
線板であり、材質はガラスエポキシ樹脂基板、紙
フエノール樹脂基板、紙エポキシ樹脂基板、ガラ
スポリイミド樹脂基板、ガラストリアジン樹脂基
板などである。同図において、２は常法により形
成された導体回路である。又、同図の３は半導体
素子であり、金線などのボンデイングワイヤー１
２にて前記半導体素子３と導体回路２とが電気的
に接続されている。同図の４は半導体素子搭載用
凹部であり、この凹部は通常、エンドミルなどの
切削加工やザグリ加工などにより形成されてお
り、半導体装置を薄くする利点がある。同図の５
は板枠６に形成された貫通孔からなる開口部であ
り、この開口部５は凹部４よりも少なくとも大き
いものであり、金型による打ち抜きやルーター加
工などにより形成されるものである。６は有機系
樹脂素材からなる板枠であり、好しくは前記プリ
ント配線板１と同質の素材、例えばガラスエポキ
シ樹脂基板やガラストリアジン樹脂基板などの積
層板がよい。７は本考案の最も特徴とする板枠６
の表面の一部に形成された凹状の溝である。この
溝は後述する半導体素子封止用キヤツプの位置合
せに好適である。又、半導体素子の耐水性向上の
ためにキヤツプ内部の半導体素子周囲に封止用樹
脂１３を用いた場合には、前記凹状の溝７が形成
されているため封止用樹脂１３が板枠６表面に流
出することを防止することができる。８は半導体
素子封止用キヤツプである。このキヤツプの材質
は銅又はアルミニウムであり、耐食性を向上させ
るために表面に酸化物又は樹脂などの絶縁層を形
成してもよい。該銅、アルミニウムからなるキヤ
ツプは安価であり、加工が容易でかつ半導体素子
から発熱する熱を外部に効率よく放出する熱放散
性にすぐれている。第２図は本考案の半導体装置
の別の実施態様を示す縦断面図である。第２図に
おいては封止用キヤツプ８の周囲には鍔１４が形
成されており、凹状の溝７全体にキヤツプの鍔が
完全に装着されているため、板枠６との固定がよ
り強固になりシーリング効果が大きく、より信頼
性の高い半導体装置となつている。
In order to specifically explain the present invention, the present invention will be described in detail below based on the drawings and examples. FIG. 1 is a longitudinal sectional view of the semiconductor device of the present invention. In FIG. 1, reference numeral 1 denotes a printed wiring board made of an organic resin material, such as a glass epoxy resin substrate, a paper phenol resin substrate, a paper epoxy resin substrate, a glass polyimide resin substrate, a glass triazine resin substrate, etc. In the figure, 2 is a conductor circuit formed by a conventional method. In addition, 3 in the same figure is a semiconductor element, and bonding wire 1 such as a gold wire
At 2, the semiconductor element 3 and the conductor circuit 2 are electrically connected. Reference numeral 4 in the figure indicates a recess for mounting a semiconductor element, and this recess is usually formed by cutting with an end mill or by counterboring, which has the advantage of making the semiconductor device thinner. 5 in the same figure
is an opening formed by a through hole formed in the plate frame 6, and this opening 5 is at least larger than the recess 4, and is formed by punching with a mold, router processing, or the like. Reference numeral 6 denotes a plate frame made of an organic resin material, preferably a laminate made of the same material as the printed wiring board 1, such as a glass epoxy resin substrate or a glass triazine resin substrate. 7 is the board frame 6 which is the most distinctive feature of this invention.
It is a concave groove formed in a part of the surface of the This groove is suitable for positioning a cap for sealing a semiconductor element, which will be described later. In addition, when the sealing resin 13 is used around the semiconductor element inside the cap to improve the water resistance of the semiconductor element, the sealing resin 13 does not fit into the plate frame 6 because the concave groove 7 is formed. It is possible to prevent it from flowing onto the surface. 8 is a cap for sealing a semiconductor element. The material of this cap is copper or aluminum, and an insulating layer of oxide or resin may be formed on the surface to improve corrosion resistance. Caps made of copper and aluminum are inexpensive, easy to process, and have excellent heat dissipation properties that allow heat generated from semiconductor elements to be efficiently released to the outside. FIG. 2 is a longitudinal sectional view showing another embodiment of the semiconductor device of the present invention. In FIG. 2, a flange 14 is formed around the sealing cap 8, and since the flange of the cap is completely attached to the entire concave groove 7, the fixation to the plate frame 6 is more firmly established. This results in a greater sealing effect and a more reliable semiconductor device.
第３図は本考案の半導体装置のプリント配線板
がピングリツドアレーである場合の斜視図であ
り、第４図はその縦断面図である。本考案はこの
ように各種のプリント配線板に応用することがで
き、特に第３図及び第４図に例示するものに限定
されるものではない。第５図は本考案の半導体装
置のプリント配線板がチツプキヤリアである場合
の斜視図であり、第６図はその縦断面図を示して
いる。 FIG. 3 is a perspective view of the semiconductor device of the present invention in which the printed wiring board is a pingrid array, and FIG. 4 is a longitudinal sectional view thereof. The present invention can thus be applied to various printed wiring boards, and is not particularly limited to those illustrated in FIGS. 3 and 4. FIG. 5 is a perspective view of the semiconductor device of the present invention in which the printed wiring board is a chip carrier, and FIG. 6 is a longitudinal sectional view thereof.
以上のように、本考案によれば次に示すような
数々のすぐれた効果がある。
As described above, the present invention has a number of excellent effects as shown below.
(1) 半導体装置において、半導体素子封止用キヤ
ツプの位置合せが容易であり、生産性が高く安
価な半導体装置を提供することが可能である。(1) In a semiconductor device, it is easy to align the cap for encapsulating a semiconductor element, and it is possible to provide a highly productive and inexpensive semiconductor device.
(2) 半導体素子封止用キヤツプが板枠の凹状の溝
内に完全に固定されており、信頼性の高い半導
体装置が得られる。(2) The semiconductor element sealing cap is completely fixed in the concave groove of the plate frame, resulting in a highly reliable semiconductor device.
(3) 封止用樹脂が板枠表面に流出することを防止
することができるため、外観上の問題を改善で
きる。(3) Since it is possible to prevent the sealing resin from flowing out onto the surface of the plate frame, problems with appearance can be improved.
第１図は本考案の半導体装置の縦断面図であ
る。第２図は本考案の半導体装置の別の実施態様
を示す縦断面図であり、封止用キヤツプにおいて
前記凹状の溝７に対応する部分に該溝と嵌着する
鍔１４を有することを特徴としている。第３図は
本考案の半導体装置のプリント配線板がピングリ
ツドアレーである場合の斜視図であり、第４図は
この縦断面図を示している。第５図は本考案の半
導体装置のプリント配線板がチツプキヤリアであ
る場合の斜視図であり、第６図はその縦断面図で
ある。第７図は従来の半導体装置の縦断面図であ
る。
１……プリント配線板、２……導体回路、３…
…半導体素子、４……半導体搭載用凹部、５……
開口部、６……板枠、７……溝、８……封止用キ
ヤツプ、９……セラミツク基板、１０……接着
層、１１……金属性の蓋、１２……ボンデイング
ワイヤー、１３……封止用樹脂、１４……鍔。
FIG. 1 is a longitudinal sectional view of the semiconductor device of the present invention. FIG. 2 is a longitudinal sectional view showing another embodiment of the semiconductor device of the present invention, which is characterized in that the sealing cap has a flange 14 in a portion corresponding to the recessed groove 7 that fits into the groove. It is said that FIG. 3 is a perspective view of the semiconductor device of the present invention in which the printed wiring board is a pingrid array, and FIG. 4 is a longitudinal cross-sectional view of the same. FIG. 5 is a perspective view of the semiconductor device of the present invention in which the printed wiring board is a chip carrier, and FIG. 6 is a longitudinal sectional view thereof. FIG. 7 is a longitudinal sectional view of a conventional semiconductor device. 1...Printed wiring board, 2...Conductor circuit, 3...
...Semiconductor element, 4...Semiconductor mounting recess, 5...
Opening, 6... Plate frame, 7... Groove, 8... Sealing cap, 9... Ceramic substrate, 10... Adhesive layer, 11... Metal lid, 12... Bonding wire, 13... ... Sealing resin, 14... Tsuba.
Claims (1)
おいて、上表面側に形成された導体回路２と搭
載された半導体素子３がボンデイングワイヤー
１２により結線されており、該半導体素子３周
囲には貫通開口部５を有する別の有機系樹脂素
材からなる板枠６が接着材を介して前記プリン
ト配線板１に接合されており、前記板枠６の上
表面には凹状の溝７が形成されており、該凹状
の溝７に半導体素子封止用のキヤツプ８が装着
され該凹状の溝７にてキヤツプ８と板枠６が接
着層を介して固着されていることを特徴とする
半導体装置。 ２ 前記半導体素子３はプリント配線板１の凹部
４に搭載されていることを特徴とする実用新案
登録請求の範囲第１項記載の半導体装置。 ３ 前記板枠６が有機系樹脂素材からなる積層板
であることを特徴とする実用新案登録請求の範
囲第１項記載の半導体装置。 ４ 前記凹部４と凹状の溝７とはザグリ加工によ
り形成されていることを特徴とする実用新案登
録請求の範囲第１項〜第３項記載の半導体装
置。 ５ 前記封止用キヤツプ８は銅又はアルミニウム
の材質からなることを特徴とする実用新案登録
請求の範囲第１項記載の半導体装置。 ６ 前記封止用キヤツプ８において、前記凹状の
溝７に対応する部分に該溝と嵌着する鍔１４を
有することを特徴とする実用新案登録請求の範
囲第１項記載の半導体装置。 ７ 前記半導体装置は、チツプキヤリア又はピン
グリツドアレーであることを特徴とする実用新
案登録請求の範囲第１項記載の半導体装置。 ８ 前記半導体装置においてキヤツプ８内部の半
導体素子周囲が封止用樹脂１３で被覆されてい
ることを特徴とする実用新案登録請求の範囲第
１項記載の半導体装置。[Claims for Utility Model Registration] 1. In a printed wiring board 1 made of an organic resin material, a conductive circuit 2 formed on the upper surface side and a mounted semiconductor element 3 are connected by bonding wires 12, and the semiconductor A plate frame 6 made of another organic resin material and having a through opening 5 around the element 3 is bonded to the printed wiring board 1 via an adhesive, and a concave groove is formed on the upper surface of the plate frame 6. A groove 7 is formed, a cap 8 for sealing a semiconductor element is attached to the concave groove 7, and the cap 8 and the plate frame 6 are fixed in the concave groove 7 via an adhesive layer. Characteristic semiconductor devices. 2. The semiconductor device according to claim 1, wherein the semiconductor element 3 is mounted in a recess 4 of a printed wiring board 1. 3. The semiconductor device according to claim 1, wherein the plate frame 6 is a laminate made of an organic resin material. 4. The semiconductor device according to claims 1 to 3, wherein the recess 4 and the recessed groove 7 are formed by counterboring. 5. The semiconductor device according to claim 1, wherein the sealing cap 8 is made of copper or aluminum. 6. The semiconductor device according to claim 1, wherein the sealing cap 8 has a flange 14 in a portion corresponding to the concave groove 7 that fits into the groove. 7. The semiconductor device according to claim 1, wherein the semiconductor device is a chip carrier or a pin grid array. 8. The semiconductor device according to claim 1, wherein the periphery of the semiconductor element inside the cap 8 is coated with a sealing resin 13.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985082300U JPH0334909Y2 (en) | 1985-05-31 | 1985-05-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985082300U JPH0334909Y2 (en) | 1985-05-31 | 1985-05-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61199052U JPS61199052U (en) | 1986-12-12 |
| JPH0334909Y2 true JPH0334909Y2 (en) | 1991-07-24 |
Family
ID=30629893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985082300U Expired JPH0334909Y2 (en) | 1985-05-31 | 1985-05-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334909Y2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5540711B2 (en) * | 2010-01-13 | 2014-07-02 | 富士通株式会社 | Electronic device and manufacturing method thereof |
| JP5463244B2 (en) * | 2010-08-31 | 2014-04-09 | 日立ビークルエナジー株式会社 | Component mounting board |
| WO2018030486A1 (en) | 2016-08-10 | 2018-02-15 | 京セラ株式会社 | Package for mounting electrical element, array package and electrical device |
-
1985
- 1985-05-31 JP JP1985082300U patent/JPH0334909Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61199052U (en) | 1986-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US6777819B2 (en) | Semiconductor package with flash-proof device | |
| US7082033B1 (en) | Removing heat from integrated circuit devices mounted on a support structure | |
| JP2660295B2 (en) | Substrate for mounting electronic components | |
| US5309322A (en) | Leadframe strip for semiconductor packages and method | |
| KR0156622B1 (en) | Semiconductor leadframe and the manufacturing method | |
| US6650005B2 (en) | Micro BGA package | |
| US20190035714A1 (en) | Semiconductor package device and method of manufacturing the same | |
| JPH0746709B2 (en) | Electronic component mounting board | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| JPH0317220B2 (en) | ||
| JPH07120730B2 (en) | Resin board with electronic components | |
| JP2612468B2 (en) | Substrate for mounting electronic components | |
| JPS61199052U (en) | ||
| JPH09148484A (en) | Semiconductor device and manufacturing method thereof | |
| JP2737332B2 (en) | Integrated circuit device | |
| JP3136274B2 (en) | Semiconductor device | |
| JPH09121003A (en) | Semiconductor package | |
| KR100221917B1 (en) | High radiating semiconductor package having double stage structure and method of making same | |
| JP2649251B2 (en) | Substrate for mounting electronic components | |
| JPH0758246A (en) | Semiconductor device and manufacturing method thereof | |
| US5905300A (en) | Reinforced leadframe to substrate attachment | |
| JPS5923432Y2 (en) | semiconductor equipment | |
| KR100533762B1 (en) | Semiconductor package | |
| JPH0739244Y2 (en) | Hybrid integrated circuit device |