JPH0335854B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 電子機器等に広く使用される単安定マルチバイ
ブレータに関する。

（従来の技術） 第４図は従来から使用されている単安定マルチ
バイブレータの具体的な構成例を示す回路図であ
り、また、第５図は第４図示の単安定マルチバイ
ブレータの動作説明用の波形図である。第４図に
示されている単安定マルチバイブレータにおい
て、１は入力トリガパルスａ（第５図のａ）が供
給される信号入力端子、２は単安定マルチバイブ
レータの出力信号ｈ（第５図のｈ）の出力端子で
あり、また３はセツトリセツトフリツプフロツ
プ、４は抵抗Ｒ１とコンデンサＣ１によつて構成
されている時定数回路、５は比較器、９はインバ
ータ、Ｑ１は時定数回路４におけるコンデンサＣ
１の蓄積電荷を放電するトランジスタ、Vrefは
比較器５の反転入力端子に与える基準電圧源であ
つて、前記した信号入力端子１はセツトリセツト
フリツプフロツプ３のセツト端子Ｓに接続されて
おり、また、前記したセツトリセツトフリツプフ
ロツプ３のＱバー端子はインバータ９の入力側と
トランジスタＱ１のベースとに接続されている。

前記したトランジスタＱ１のエミツタは接地さ
れており、また、トランジスタＱ１のコレクタは
時定数回路４のコンデンサＣ１の非接地端子と比
較器５の非反転入力端子とに接続されている。前
記した比較器５の出力は、前記したセツトリセツ
トフリツプフロツプ３のリセツト端子に接続され
ている。前記したインバータ９の出力側には出力
端子２が接続されている。

前記のように構成されている第４図示の単安定
マルチバイブレータの動作は次のとおりである。
信号入力端子１に対して第５図のａに示されてい
る時刻ｔ１に、入力トリガパルスａが供給される
と、前記の入力トリガパルスａによつてセツトリ
セツトフリツプフロツプ３が時刻ｔ１にセツトさ
れると、それのＱバー端子の出力信号ｇが第５図
のｇのように時刻ｔ１にハイレベルの状態からロ
ーレベルの状態に変化する。

それにより、前記したセツトリセツトフリツプ
フロツプ３のＱバー端子の出力信号ｇが与えられ
ているトランジスタＱ１は、時刻ｔ１にそれまで
の導通状態から非導通状態に変化するために、時
定数回路４のコンデンサＣ１には、時刻ｔ１から
抵抗Ｒ１を通して充電が開始され、前記のコンデ
ンサＣ１の端子電圧Vcは時刻ｔ１から時定数回
路４の時定数に従つて次第に上昇して行く。

また、前記したセツトリセツトフリツプフロツ
プ３のＱバー端子の出力信号ｇが与えられている
インバータ９の出力信号ｈは、時刻ｔ１にそれま
でのローレベルの状態からハイレベルの状態に変
化する。そして、前記のように時刻ｔ１以降に次
第に上昇している時定数回路４のコンデンサＣ１
の端子電圧Vc（第５図のVc）が、時刻ｔ２に比
較器５の反転入力端子に与えられている基準電圧
Vrefに達すると、比較器５からは時刻ｔ２にハ
イレベルの出力信号ｉ（第５図のｉ）が出力され
て、それが前記したセツトリセツトフリツプフロ
ツプ３のリセツト端子Ｒに与えられるので、セツ
トリセツトフリツプフロツプ３は時刻ｔ２にリセ
ツトされる。

それで、セツトリセツトフリツプフロツプ３の
Ｑバー端子の出力信号ｇは第５図のｇのように時
刻ｔ２にローレベルの状態からハイレベルの状態
に変化する。前記したセツトリセツトフリツプフ
ロツプ３のＱバー端子の出力信号ｇが与えられて
いるトランジスタＱ１は、時刻ｔ２にそれまでの
非導通状態から導通状態に変化するために、時定
数回路４のコンデンサＣ１はそれの非接地端子側
が、時刻ｔ２にトランジスタＱ１のコレクタ・エ
ミツタ間によつて接地に接続され、前記のコンデ
ンサＣ１の端子電圧Vcは時刻ｔ２から略々接地
電位になされる。

また、前記したセツトリセツトフリツプフロツ
プ３のＱバー端子の出力信号ｇが与えられている
インバータ９の出力信号ｈは、時刻ｔ２にそれま
でのハイレベルの状態からローレベルの状態に変
化する。前記の動作は時刻ｔ３に入力トリガパル
スａが信号入力端子１に供給されたときにも同様
に行なわれるから、第４図に示されている単安定
マルチバイブレータは、それの信号入力端子１に
対して入力トリガパルスａが供給される度毎に前
記したような動作を行なうことにより、所定のパ
ルス巾の出力信号ｈを出力端子２に送出する。

（発明が解決しようとする問題点） ところで、第４図示の構成を有する従来の単安
定マルチバイブレータの出力信号のパルス巾は、
信号入力端子１に入力トリガパルスａが供給され
てトランジスタＱ１が導通状態から非導通状態に
変化した時点から、時定数回路４におけるコンデ
ンサＣ１の端子電圧Vcが比較器５の基準電圧
Vrefに達した時点までの期間に対応するものと
なつている。ところがトランジスタＱ１が導通し
ている状態における時定数回路４のコンデンサＣ
１の端子電圧Vcは接地電位ではなく、導通状態
となされているトランジスタＱ１のコレクタとエ
ミツタ間に現われる飽和電圧となつており、ま
た、トランジスタＱ１が導通状態から実際に非導
通状態に変化する時点は、トランジスタの少数キ
ヤリアの蓄積時間だけ遅延するのであるが、前記
の飽和電圧や少数キヤリアの蓄積時間などは温度
の変化に従つて変化するから、第４図示の従来構
成の単安定マルチバイブレータの出力信号のパル
ス巾は温度の変化によつて変化することになる。
それで、温度の変化によつてもパルス巾が変化し
ない出力信号を発生させることのできる単安定マ
ルチバイブレータの実現が望まれた。

（問題点を解決するための手段） 本発明は時定数回路と、反転入力端子に対して
前記した時定数回路の出力電圧が与えられるとと
もに非反転入力端子には基準電圧Ｖ１が与えられ
るようになされている第１の比較器と、非反転入
力端子に対して前記した時定数回路の出力電圧が
与えられるとともに反転入力端子にはＶ２＜Ｖ１
の関係にある基準電圧Ｖ２が与えられるようにな
されている第２の比較器と、入力トリガパルスに
よつてセツトされるとともに前記した第１の比較
器の出力によつてリセツトされる第１のセツトリ
セツトフリツプフロツプと、前記した第１のセツ
トリセツトフリツプフロツプの出力信号に基づい
て時定数回路をリセツトする手段と、入力トリガ
パルスによつてセツトされるとともに少なくとも
前記した第２の比較器の出力が与えられる論理回
路の出力によつてリセツトされる第２のセツトリ
セツトフリツプフロツプと、前記した第２のセツ
トリセツトフリツプフロツプの出力端子から出力
信号を得るようにする手段とを備えてなる単安定
マルチバイブレータを提供するものである。

（実施例） 以下、添付図面を参照して本発明の単安定マル
チバイブレータの具体的な内容について詳細に説
明する。第１図は本発明の単安定マルチバイブレ
ータの一実施例のブロツク回路図であつて、この
第１図に示されている単安定マルチバイブレータ
において、１は入力トリガパルスａ（第２図のａ）
が供給される信号入力端子、２は単安定マルチバ
イブレータの出力信号ｆ（第２図のｆ）の出力端
子であり、また３は第１のセツトリセツトフリツ
プフロツプ、４は第２のセツトリセツトフリツプ
フロツプ、５は第１の比較器、６は第２の比較
器、７は抵抗Ｒ１とコンデンサＣ１とによつて構
成されている時定数回路、Ｑ１は時定数回路７に
おけるコンデンサＣ１の蓄積電荷を放電させるト
ランジスタ、Ｖ１，Ｖ２は基準電圧源、Ｇ１はノ
アゲート、Ｇ２はアンドゲートである。

前記した信号入力端子１に供給された入力トリ
ガパルスａは第１，第２のセツトリセツトフリツ
プフロツプ３，４のセツト端子Ｓに与えられると
ともに、ノアゲートＧ１に対してもそれの一入力
として供給される。また、前記した第１のセツト
リセツトフリツプフロツプ３のＱ端子からの出力
信号ｂ（第２図のｂ）はトランジスタＱ１のベー
スに供給されるとともにノア回路Ｇ１の一方入力
としても供給されている。また、前記した第２の
セツトリセツトフリツプフロツプ４のＱ端子は出
力信号の出力端子２に接続されている。

前記したトランジスタＱ１のエミツタは接地さ
れており、また、トランジスタＱ１のコレクタは
時定数回路７のコンデンサＣ１の非接地側の端子
と抵抗Ｒ１との接続点と、第１の比較器５の非反
転入力端子と、第２の比較器６の非反転入力端子
とに接続されている。

また、前記した第１の比較器５の非反転入力端
子には基準電圧源Ｖ１から基準電圧Ｖ１が供給さ
れており、第１の比較器５はそれの反転入力端子
に供給される前記したコンデンサＣ１の端子電圧
Vcと前記した基準電圧Ｖ１との比較出力、すな
わち、第２図のｃに示されているような出力信号
ｃを第１のセツトリセツトフリツプフロツプ３の
リセツト端子Ｒに供給する。

前記した第２の比較器６の反転入力端子には基
準電圧源Ｖ２から基準電圧Ｖ２が供給されてお
り、第２の比較器６はそれの非反転入力端子に供
給される前記したコンデンサＣ１の端子電圧Vc
と前記した基準電圧Ｖ２との比較出力、すなわ
ち、第２図のｄに示されているような出力信号ｄ
をアンドゲートＧ２へ、それの一方入力信号とし
て供給する。

前記したアンドゲートＧ２の他方入力として
は、前記したノアゲートＧ１の出力信号が供給さ
れ、アンドゲートＧ２からの出力信号ｅ（第２図
のｅ）は第２のセツトリセツトフリツプフロツプ
４のリセツト端子Ｒに供給される。

前記した各基準電圧源Ｖ１，Ｖ２の電圧値Ｖ
１，Ｖ２はＶ２＞Ｖ１の関係を満足するように設
定されるのである。なお電源Vccの電圧Vccが前
記した基準電圧Ｖ２よりも高い電圧であることは
当然である。

前記のように構成されている第１図示の単安定
マルチバイブレータの動作は次のとおりである。
信号入力端子１に対して第２図のａに示されてい
る入力トリガパルスａが供給される時刻ｔ１以前
において、第１，第２のセツトリセツトフリツプ
フロツプ３，４はリセツトされている状態にあ
り、第１のセツトリセツトフリツプフロツプ３の
Ｑ端子の出力信号ｂは第２図のｂに示されている
ようにローレベルの状態のため、、トランジスタ
Ｑ１は不導通となされているから、時定数回路７
におけるコンデンサＣ１は、電源Vccから抵抗Ｒ
１を介して充電されている状態にあり、コンデン
サＣ１の端子電圧Vcは第２図のVcに示されてい
るように電源Vcc電圧値Vccとなつている。

また、この状態において第１の比較器５の反転
入力端子には、非反転入力端子に与えられている
基準電圧Ｖ１に対してVcc＞Ｖ１の関係にあるコ
ンデンサＣ１の端子電圧Vc＝Vccが供給されて
いるから、第１の比較器５の出力信号ｃは第２図
のｃに示されているようにローレベルであり、し
たがつて、第１のセツトリセツトフリツプフロツ
プ３はリセツト状態を保持している。

また、時刻ｔ１以前の状態において、第２の比
較器６の非反転入力端子には、反転入力端子に与
えられている基準電圧Ｖ２に対してVcc＞Ｖ２の
関係にあるコンデンサＣ１の端子電圧Vc＝Vcc
が供給されているから、第２の比較器６の出力号
ｄは第２図のｄに示されているようにハイレベル
の状態になつており、また時刻ｔ１以前の状態に
おいてはノアゲートＧ１の２つの入力は共にロー
レベルであるために、ノアゲートＧ１の出力はハ
イレベルの状態になつていて、アンドゲートＧ２
の出力ｅは第２図のｅに示されているようにハイ
レベルの状態となり、したがつて、第２のセツト
リセツトフリツプフロツプ４はリセツトされた状
態になされていて、それのＱ端子は第２図のｆに
示されているようにローレベルの状態にある。

信号の入力端子１に対して時刻ｔ１に入力トリ
ガパルスａが供給されると、第１のセツトリセツ
トフリツプフロツプ３がセツトされて、それのＱ
端子からの出力信号ｂがハイレベルとなり、トラ
ンジスタＱ１を非導通の状態から導通状態に変化
させるとともに、ノアゲートＧ１の出力をハイレ
ベルの状態からローレベルの状態に変化させる。

前記のようにノアゲートＧ１の出力側に現われ
たローレベルの信号によつて、アンドゲートＧ２
の出力側はハイレベルの状態からローレベルの状
態に変化して、第２のセツトリセツトフリツプフ
ロツプ４はリセツトが解除され、それにより前記
した第２のセツトリセツトフリツプフロツプ４は
入力トリガパルスａによつてセツトされて、それ
のＱ端子の出力信号ｆは第２図のｆのように時刻
ｔ１にローレベルの状態からハイレベルの状態に
変化する。

前記のように時刻ｔ１にローレベルの状態から
ハイレベルの状態に変化した第１のセツトリセツ
トフリツプフロツプ３の出力信号ｂが供給される
ことによつて、既述のように時刻ｔ１に不導通の
状態から導通の状態に変化したトランジスタＱ１
は、時定数回路７のコンデンサＣ１の蓄積電荷を
急速に放電させるから、コンデンサＣ１の端子電
圧は第２図のVcに示されているように急速に低
下する。

第２の比較器６の非反転入力端子に供給されて
いるコンデンサＣ１の端子電圧Vcが第２の比較
器６の反転入力端子に供給されている基準電圧Ｖ
２に達した時刻ｔ２に、第２の比較器６の出力信
号ｄは第２図のｄに示されているようにハイレベ
ルの状態からローレベルの状態に変化する。

次に、第１の比較器５の反転入力端子に供給さ
れているコンデンサＣ１の端子電圧Vcが、第１
の比較器５の反転入力端子に供給されている基準
電圧Ｖ１に達した時刻ｔ３に、第１の比較器５の
出力信号ｃは第２図のｃに示されているようにロ
ーレベルの状態からハイレベルの状態に変化し、
それにより第１のセツトリセツトフリツプフロツ
プ３が時刻ｔ３にリセツトされ、第１のセツトリ
セツトフリツプフロツプ３の出力信号ｂがハイレ
ベルの状態からローレベルの状態に変化してトラ
ンジスタＱ１の導通状態から不導通状態に変化
し、時定数回路７中のコンデンサＣ１には時刻ｔ
３から抵抗Ｒ１を介して充電が開始され、コンデ
ンサＣ１の端子電圧Vcは時定数回路７に設定さ
れている時定数に従つて時刻ｔ３から上昇し始め
る。

次いで、第２の比較器６の非反転入力端子に供
給されているコンデンサＣ１の端子電圧Vcが第
２の比較器６の反転入力端子に供給されている基
準電圧Ｖ２に達する時刻ｔ４に、第２の比較器６
の出力信号ｄは第２図のｄに示されているように
ローレベルの状態からハイレベルの状態に変化す
る。この時刻ｔ４の時点においてノアゲートＧ１
の２つの入力は共にローレベルの状態にあるか
ら、アンドゲートＧ２の２つの入力は時刻ｔ４に
共にハイレベルの状態となり、したがつて、アン
ドゲートＧ２の出力信号ｅは第２図のｅのように
時刻ｔ４にローレベルの状態からハイレベルの状
態に変化して、第２のセツトリセツトフリツプフ
ロツプ４は時刻ｔ４にリセツトされ、それのＱ端
子から出力端子２に送出される出力信号ｆは、第
２図のｆに示されるように時刻ｔ４にハイレベル
の状態からローレベルの状態に変化する。

以上のように第１図示の単安定マルチバイブレ
ータは、信号の入力端子１に入力トリガパルスａ
が供給される度毎に、所定のパルス巾の出力信号
ｆを出力端子２に送出させるように動作する。

第３図は前述した第１図示の単安定マルチバイ
ブレータにおける第１のセツトリセツトフリツプ
フロツプ３と、第１の比較器５及び基準電圧源Ｖ
１，Ｖ２などの各部分の具体的な構成例を示した
回路図であり、この第３図においてトランジスタ
Ｑ４〜Ｑ７、抵抗Ｒ７〜Ｒ９，Ｒ１１などからな
る回路配置は周知のセツトリセツトフリツプフロ
ツプを構成しており、第３図におけるトランジス
タＱ４〜Ｑ７、抵抗Ｒ７〜Ｒ９，Ｒ１１などから
なる回路配置は第１図中の第１のセツトリセツト
フリツプフロツプ３と対応している。

すなわち、第３図中において第１のセツトリセ
ツトフリツプフロツプ３は、互いのベースとコレ
クタとが抵抗Ｒ９，Ｒ１１を介して交叉接続され
るとともに、エミツタが接地されているトランジ
スタＱ５，Ｑ６と、前記したトランジスタＱ５の
コレクタにコレクタが接続されているとともにエ
ミツタが接地されており、かつ、ベースがセツト
入力端子となされているトランジスタＱ４と、前
記したトランジスタＱ６のコレクタにコレクタが
接続されているとともにエミツタが接地されてお
り、かつ、ベースがリセツト入力端子となされい
るトランジスタＱ７と、前記したトランジスタＱ
４，Ｑ５の共通接続されたコレクタと電源Vccと
の間に接続されたコレクタ負荷Ｒ８とを備え、ま
た、前記したトランジスタＱ６，Ｑ７の共通接続
されたコレクタ側を出力端子とする如き構成のも
のとなされている。

また、第３図中において第１図中に示されてい
る第１の比較器５と対応している構成部分は、２
個のトランジスタＱ８，Ｑ９の共通接続されたエ
ミツタと電源Vccとの間に電流源Ｉを接続した差
動増幅器における前記した２個のトランジスタＱ
８，Ｑ９における一方のトランジスタＱ８のベー
スを非反転入力端子としてそれに基準電圧Ｖ１が
供給されるようにし、また、前記した２個のトラ
ンジスタＱ８，Ｑ９における他方のトランジスタ
Ｑ９のベースを反転入力端子として、それに時定
数回路７の出力信号が供給されるようにするとと
もに、反転入力端子の電圧が基準電圧Ｖ１以下に
低下することがないようにするためのクランプ回
路（トランジスタＱ１０）を接続し、また、前記
したトランジスタＱ９のコレクタと接地との間に
負荷となるダイオードＤ１と接続するとともに、
トランジスタＱ９のコレクタから出力信号が得ら
れるようにし、さらに、前記したトランジスタＱ
８のコレクタが第１のセツトリセツトフリツプフ
ロツプ３の出力側に接続されるようにして構成さ
れている。

トランジスタＱ４のベースには抵抗Ｒ７を介し
て入力トリガパルスが供給され、第１のセツトリ
セツトフリツプフロツプ３の出力信号は、トラン
ジスタＱ６，Ｑ７のコレクタとトランジスタＱ８
のコレクタと抵抗Ｒ９との接続点から抵抗Ｒ１０
を介してトランジスタＱ１のベースに供給される
とともに、線ｌを介して図示されていないノアゲ
ートＧ１に供給される。

前記したトランジスタＱ９のコレクタはトラン
ジスタＱ７のベースに接続されており、また、ト
ランジスタＱ９のベースはトランジスタＱ１０の
エミツタとトランジスタＱ１のコレクタと、時定
数回路７のコンデンサＣ１と抵抗Ｒ１との接続点
に接続されている。また、前記したトランジスタ
Ｑ１０のコレクタは電源Vccに接続されており、
また、そのベースはトランジスタＱ３のベースと
ともに抵抗Ｒ３〜Ｒ５からなる分圧回路網におけ
る抵抗Ｒ５を抵抗Ｒ４との接続点に接続されてい
る。

電源Vccと接地間に構成されている前記した抵
抗Ｒ３〜Ｒ５からなる分圧回路網における抵抗Ｒ
５と抵抗Ｒ４との接続点に発生された電圧は、前
記したトランジスタＱ３と抵抗Ｒ６とによつてエ
ミツタフオロア段を構成しているトランジスタＱ
３のエミツタに基準電圧Ｖ１として現われ、ま
た、前記した抵抗Ｒ３〜Ｒ５からなる分圧回路網
における抵抗Ｒ３と抵抗Ｒ４との接続点に発生さ
れた電圧は、トランジスタＱ２と抵抗Ｒ２とによ
つてエミツタフオロア段を構成しているトランジ
スタＱ２のエミツタに基準電圧Ｖ２として現われ
る。

前記したように第１，第２の比較器５，６の基
準電圧として使用される基準電圧Ｖ１，Ｖ２は、
分圧回路の抵抗比によつて決まるので、その差電
圧Ｖ２−Ｖ１は温度が変化しても変化しない。

また、前記した抵抗Ｒ３〜Ｒ５からなる分圧回
路網における抵抗Ｒ５と抵抗Ｒ４との接続点に発
生された電圧は、前記したトランジスタＱ１０の
ベースに供給されているから、トランジスタＱ１
０のエミツタが接続されているトランジスタＱ９
のベース回路の電圧は基準電圧Ｖ１よりは低下す
ることがないようになされる。

すなわち、前記したトランジスタＱ１０は、時
定数回路７におけるコンデンサＣ１の端子電圧
Vcが基準電圧Ｖ１よりも高い状態においては不
導通であるが、前記の電圧VcとＶ１とが等しく
なつたときに導通して、時定数回路７におけるコ
ンデンサＣ１の端子電圧Vcの下限値をＶ１にク
ランプするのである。

それにより、トランジスタＱ１を不導通の状態
にするための一巡のループ、すなわち、第１の比
較器５→第１のセツトリセツトフリツプフロツプ
３→トランジスタＱ１→第１の比較器５からなる
一巡のループの応答の時間遅れを補償して、時定
数回路７におけるコンデンサＣ１の端子電圧Vc
が基準電圧Ｖ１よりも低下するような状態が生じ
ないようにし、時定数回路７で発生されるコンデ
ンサＣ１の端子電圧Vcが基準電圧Ｖ１と対応す
る電圧値から上昇を開始するタイミングが正確に
定まるようにされるから、前記した差電圧Ｖ２−
Ｖ１によつて定まる出力信号のパルス巾は回路の
ばらつきによつても左右されず、また、温度が変
化しても出力信号のパルス巾が変化するようなこ
とは起こらない。

（効果） 以上、詳細に説明したところから明らかなよう
に、本発明の単安定マルチバイブレータ回路は時
定数回路と、反転入力端子に対して前記した時定
数回路の出力電圧が与えられるとともに非反転入
力端子には基準電圧Ｖ１が与えられるようになさ
れている第１の比較器と、非反転入力端子に対し
て前記した時定数回路の出力電圧が与れられると
ともに反転入力端子にはＶ２＜Ｖ１の関係にある
基準電圧Ｖ２が与えられるようになされている第
２の比較器と、入力トリガパルスによつてセツト
されるとともに前記した第１の比較器の出力によ
つてリセツトされる第１のセツトリセツトフリツ
プフロツプと、前記した第１のセツトリセツトフ
リツプフロツプの出力信号に基づいて時定数回路
をリセツトする手段と、入力トリガパルスによつ
てセツトされるとともに少なくとも前記した第２
の比較器の出力が与えられる論理回路の出力によ
つてリセツトされる第２のセツトリセツトフリツ
プフロツプと、前記した第２のセツトリセツトフ
リツプフロツプの出力端子から出力信号を得るよ
うにする手段とを備えてなる単安定マルチバイブ
レータであるから、この本発明の単安定マルチバ
イブレータでは時定数回路からの出力電圧Vcが、
基準電圧Ｖ１／Ｖ２の間の電圧値のものとして得
られ、したがつて、トランジスタＱ１が飽和する
ことがなく、出力信号のパルス巾を決定する基準
電圧間に温度特性を持たず、また、回路素子の遅
延に影響されることがないから、温度の変化によ
つても出力信号のパルス巾が変化しない極めて安
定な単安定マルチバイブレータを提供できる。

【図面の簡単な説明】

第１図は本発明の単安定マルチバイブレータの
実施例のブロツク回路図、第２図は第１図示の単
安定マルチバイブレータの動作説明用の波形図、
第３図は第１図示の単安定マルチバイブレータの
一部の構成例の回路図、第４図は従来の単安定マ
ルチバイブレータの構成例のブロツク回路図、第
５図は第４図示の単安定マルチバイブレータの動
作説明用の波形図である。 １…入力トリガパルスが供給される信号入力端
子、２…単安定マルチバイブレータの出力信号の
出力端子、３…第１のセツトリセツトフリツプフ
ロツプ、４…第２のセツトリセツトフリツプフロ
ツプ、抵抗Ｒ１とコンデンサＣ１とによつて構成
されている時定数回路、５…第１の比較器、６…
第２の比較器、７…抵抗Ｒ１とコンデンサＣ１と
によつて構成されている時定数回路、９…インバ
ータ、Ｑ１…時定数回路７におけるコンデンサＣ
１の蓄積電荷を放電するトランジスタ、Ｖ１，Ｖ
２…基準電圧源、Ｇ１…ノアゲート、Ｇ２…アン
ドゲート。

Claims (1)

1. 【特許請求の範囲】 １ 時定数回路と、反転入力端子に対して前記し
   た時定数回路の出力電圧が与えられるとともに非
   反転入力端子には基準電圧Ｖ１が与えられるよう
   になされている第１の比較器と、非反転入力端子
   に対して前記した時定数回路の出力電圧が与えら
   れるとともに反転入力端子にはＶ２＜Ｖ１の関係
   にある基準電圧Ｖ２が与えられるようになされて
   いる第２の比較器と、入力トリガパルスによつて
   セツトされるとともに前記した第１の比較器の出
   力によつてリセツトされる第１のセツトリセツト
   フリツプフロツプと、前記した第１のセツトリセ
   ツトフリツプフロツプの出力信号に基づいて時定
   数回路をリセツトする手段と、入力トリガパルス
   によつてセツトされるとともに少なくとも前記し
   た第２の比較器の出力が与えられる論理回路の出
   力によつてリセツトされる第２のセツトリセツト
   フリツプフロツプと、前記した第２のセツトリセ
   ツトフリツプフロツプの出力端子から出力信号を
   得るようにする手段とを備えてなる単安定マルチ
   バイブレータ。 ２ 第１のセツトリセツトフリツプフロツプとし
   て、互いのベースとコレクタとが抵抗を介して交
   叉接続されるとともに、エミツタが接地されてい
   る第１，第２のトランジスタと、前記した第１の
   トランジスタのコレクタにコレクタが接続されて
   いるとともにエミツタが接地されており、かつ、
   ベースがセツト入力端子となされている第３のト
   ランジスタと、前記した第２のトランジスタのコ
   レクタにコレクタが接続されているとともにエミ
   ツタが接地されており、かつ、ベースがリセツト
   入力端子となされている第４のトランジスタと、
   前記した第１，第３のトランジスタの共通接続さ
   れたコレクタと電源との間に接続されたコレクタ
   負荷とを備え、前記した第２，第４のトランジス
   タの共通接続されたコレクタ側を出力端子とする
   如き構成のものを用いた特許請求の範囲第１項に
   記載の単安定マルチバイブレータ。 ３ 第１の比較器として、２個のトランジスタの
   共通接続されたエミツタと電源との間に電流源を
   接続した差動増幅器における前記した２個のトラ
   ンジスタにおける一方のトランジスタのベースを
   非反転入力端子としてそれに基準電圧Ｖ１が供給
   されるようにし、また、前記した２個のトランジ
   スタにおける他方のトランジスタのベースを反転
   入力端子として、それに時定数回路の出力信号が
   供給されるようにするとともに、反転入力端子の
   電圧が基準電圧Ｖ１以下に低下することがないよ
   うにするためのクランプ回路を接続し、また、、
   前記した他方のトランジスタのコレクタと接地と
   の間に負荷となるダイオードを接続するととも
   に、コレクタから出力信号が得られるようにし、
   さらに、前記した一方のトランジスタのコレクタ
   が第１のセツトリセツトフリツプフロツプの出力
   側に接続されるようにしたものを用いた特許請求
   の範囲第１項に記載の単安定マルチバイブレー
   タ。