JPH0336078Y2 - - Google Patents
Info
- Publication number
- JPH0336078Y2 JPH0336078Y2 JP1984178515U JP17851584U JPH0336078Y2 JP H0336078 Y2 JPH0336078 Y2 JP H0336078Y2 JP 1984178515 U JP1984178515 U JP 1984178515U JP 17851584 U JP17851584 U JP 17851584U JP H0336078 Y2 JPH0336078 Y2 JP H0336078Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- thyristor
- semiconductor switch
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Thyristor Switches And Gates (AREA)
Description
【考案の詳細な説明】
＜産業上の利用分野＞
本考案は、蛍光灯等の放電灯を点灯させる放電
灯点灯回路に関する。
灯点灯回路に関する。
＜従来の技術＞
半導体スイツチ回路をスタータとして用いた放
電灯点灯回路としては、従来より種々の方式のも
のが提案されているが、その中の一つに、非直線
性誘電体素子とサイリスタとを組合せた半導体ス
イツチ回路方式のものがある。第３図はその従来
例を示し、１は蛍光灯等の放電灯、２は誘導性安
定器、３は雑音防止コンデンサ、４はスタータ回
路を構成する半導体スイツチ回路、Ｕ、Ｖは交流
電源入力端子、ａ及びｂは半導体スイツチ回路４
の交流入力端子である。
電灯点灯回路としては、従来より種々の方式のも
のが提案されているが、その中の一つに、非直線
性誘電体素子とサイリスタとを組合せた半導体ス
イツチ回路方式のものがある。第３図はその従来
例を示し、１は蛍光灯等の放電灯、２は誘導性安
定器、３は雑音防止コンデンサ、４はスタータ回
路を構成する半導体スイツチ回路、Ｕ、Ｖは交流
電源入力端子、ａ及びｂは半導体スイツチ回路４
の交流入力端子である。
放電灯１は、放電電極を兼ねる一対の予熱フイ
ラメント１０１，１０２を有していて、予熱フイ
ラメント１０１，１０２が交流電源入力端子Ｕ、
Ｖに導かれる交流ラインイ、ロに直列に入るよう
に、交流ラインイ，ロに接続されている。誘導性
安定器２は、予熱フイラメント１０１，１０２と
直列に接続されている。
ラメント１０１，１０２を有していて、予熱フイ
ラメント１０１，１０２が交流電源入力端子Ｕ、
Ｖに導かれる交流ラインイ、ロに直列に入るよう
に、交流ラインイ，ロに接続されている。誘導性
安定器２は、予熱フイラメント１０１，１０２と
直列に接続されている。
半導体スイツチ回路４は、ダイオード回路と、
サイリスタSCRと、ゲート回路と、非直線性誘
電体素子NLを含んでいる。
サイリスタSCRと、ゲート回路と、非直線性誘
電体素子NLを含んでいる。
ダイオード回路は、予熱フイラメント１０１，
１０２の後段において、交流ラインイ、ロに対し
て全波整流回路を構成するように接続されたダイ
オードD1，D2、D4、D5及びD6を含んでいる。
１０２の後段において、交流ラインイ、ロに対し
て全波整流回路を構成するように接続されたダイ
オードD1，D2、D4、D5及びD6を含んでいる。
サイリスタSCRは、交流入力電圧の正及び負
の両サイクルにおいて導通し得るように、アノー
ド及びカソードがダイオード回路の整流出力側に
接続されている。サイリスタSCRは、交流電源
入力端子Ｕ側が正極性となつたとき、ダイオード
D1、D5、D6を通して電源ラインイ、ロに接続さ
れ、交流電源入力端子Ｕ側が負極性になつたとき
に導通するダイオードD2、D4を通して電源ライ
ンイ、ロに接続される。サイリスタSCRのカソ
ードとアノードとの間には抵抗R4が接続されて
いる。
の両サイクルにおいて導通し得るように、アノー
ド及びカソードがダイオード回路の整流出力側に
接続されている。サイリスタSCRは、交流電源
入力端子Ｕ側が正極性となつたとき、ダイオード
D1、D5、D6を通して電源ラインイ、ロに接続さ
れ、交流電源入力端子Ｕ側が負極性になつたとき
に導通するダイオードD2、D4を通して電源ライ
ンイ、ロに接続される。サイリスタSCRのカソ
ードとアノードとの間には抵抗R4が接続されて
いる。
サイリスタSCRのゲート回路は、電源ライン
イ対してダイオードD3及び抵抗R1の直列回路を
接続すると共に、抵抗R1の一端とサイリスタ
SCRのカソードとの間にコンデンサC1と抵抗R2
との並列回路を接続し、抵抗R1の一端を抵抗R7
及びダイアツク、SBS等の二端子型の半導体スイ
ツチの並列回路とコンデンサC2との直列回路を
通してサイリスタSCRのゲートに接続し、ゲー
トとカソードとの間に抵抗R3を接続した回路構
成となつている。
イ対してダイオードD3及び抵抗R1の直列回路を
接続すると共に、抵抗R1の一端とサイリスタ
SCRのカソードとの間にコンデンサC1と抵抗R2
との並列回路を接続し、抵抗R1の一端を抵抗R7
及びダイアツク、SBS等の二端子型の半導体スイ
ツチの並列回路とコンデンサC2との直列回路を
通してサイリスタSCRのゲートに接続し、ゲー
トとカソードとの間に抵抗R3を接続した回路構
成となつている。
非直線性誘電体素子NLは、その一端を電源ラ
インロに接続すると共に、他端側を、抵抗R6及
び抵抗R5とツエナーダイオードZDとの直列回路
に対してダイオードD4を並列に接続した回路を
通してサイリスタSCRのアノードに接続してあ
る。また、非直線性誘電体素子NLの他端と電源
ラインイとの間にはコンデンサC3を接続してあ
る。
インロに接続すると共に、他端側を、抵抗R6及
び抵抗R5とツエナーダイオードZDとの直列回路
に対してダイオードD4を並列に接続した回路を
通してサイリスタSCRのアノードに接続してあ
る。また、非直線性誘電体素子NLの他端と電源
ラインイとの間にはコンデンサC3を接続してあ
る。
上記の構成において、交流電源入力端子Ｕ−Ｖ
間に印加される交流電圧Euvが、端子Ｕ側を正と
する正サイクルには、ダイオードD1、D3、D5及
びD6がオン、ダイオードD2、D4がオフとなり、
第４図に示すような等価回路となる。この等価回
路図において、交流入力端子ａ−ｂ間に印加され
る電圧をV0、コンデンサC1の両端電圧をVc1、コ
ンデンサC2の両端電圧をVc2、半導体スイツチ
SBSのブレークオーバ電圧をVb、抵抗R2とコン
デンサC1の並列合成インピーダンスをZrcとする
と、サイリスタSCRを導通させるための条件は
次のようになる。
間に印加される交流電圧Euvが、端子Ｕ側を正と
する正サイクルには、ダイオードD1、D3、D5及
びD6がオン、ダイオードD2、D4がオフとなり、
第４図に示すような等価回路となる。この等価回
路図において、交流入力端子ａ−ｂ間に印加され
る電圧をV0、コンデンサC1の両端電圧をVc1、コ
ンデンサC2の両端電圧をVc2、半導体スイツチ
SBSのブレークオーバ電圧をVb、抵抗R2とコン
デンサC1の並列合成インピーダンスをZrcとする
と、サイリスタSCRを導通させるための条件は
次のようになる。
Vc1＞Vb＋Vc2 ……(1)
V0＞｛（R1＋Zrc）／Zrc｝（Vb＋Vc2）……(2)
半導体スイツチSBSが導通するまでは、コンデ
ンサC2の両端電圧Vc2は略零であり、交流入力端
子ａ−ｂ間に印加される電圧V0を、抵抗R2及び
コンデンサC1の合成並列インピーダンスZrcと、
抵抗R1とで分圧したコンデンサC1の両端電圧Vc1
が、半導体スイツチSBSのブレークオーバ電圧
Vbを超えると、半導体スイツチSBSが導通状態
となる。そして、半導体スイツチSBS、コンデン
サC2及び抵抗R3の経路でゲート電流が流れて、
サイリスタSCRが導通する。
ンサC2の両端電圧Vc2は略零であり、交流入力端
子ａ−ｂ間に印加される電圧V0を、抵抗R2及び
コンデンサC1の合成並列インピーダンスZrcと、
抵抗R1とで分圧したコンデンサC1の両端電圧Vc1
が、半導体スイツチSBSのブレークオーバ電圧
Vbを超えると、半導体スイツチSBSが導通状態
となる。そして、半導体スイツチSBS、コンデン
サC2及び抵抗R3の経路でゲート電流が流れて、
サイリスタSCRが導通する。
半導体スイツチSBSの導通によりコンデンサ
C2に電荷が蓄積されてゆき、その両端電圧Vc2が
次第に高くなつてゆく。このことを、上記式(2)で
考えると、サイリスタSCRを駆動するに当つて、
交流入力端子ａ、ｂに印加する電圧V0を次第に
大きくする必要があることを意味する。
C2に電荷が蓄積されてゆき、その両端電圧Vc2が
次第に高くなつてゆく。このことを、上記式(2)で
考えると、サイリスタSCRを駆動するに当つて、
交流入力端子ａ、ｂに印加する電圧V0を次第に
大きくする必要があることを意味する。
上述のようにして、サイリスタSCRが導通す
ると、放電灯１のフイラメント１０１→サイリス
タSCR→フラメント１０２のループで予熱電流is
が流れ、放電灯１のフイラメント１０１、１０２
が予熱される。この予熱電流isは誘導性安定器２
のインダクタンスにより、電源電圧Euvに対して
約90゜（電気角）の位相遅れを生じる。
ると、放電灯１のフイラメント１０１→サイリス
タSCR→フラメント１０２のループで予熱電流is
が流れ、放電灯１のフイラメント１０１、１０２
が予熱される。この予熱電流isは誘導性安定器２
のインダクタンスにより、電源電圧Euvに対して
約90゜（電気角）の位相遅れを生じる。
次に、交流電源入力端子Ｕを負とする負サイク
ルでは、ダイオードD1、D3、D5及びD6がオフに
なり、ダイオードD2及びD4がオンになるので、
第５図に示すような等価回路が得られる。ここ
で、予熱電流isは電源電圧Euvに対して約90゜の位
相遅れを生じるので、予熱電流isがサイリスタ
SCRの保持電流以下となる位相では、電源電圧
Euvは既に負サイクルに入つており、負のピーク
値にある。このため、予熱電流isが保持電流以下
になつたためにオフしようとしていたサイリスタ
SCRが、直接印加される負サイクルのピーク電
圧により再び導通状態になり、サイリスタSCR
及び抵抗R6を通して非直線性誘電体素子NLに電
圧が印加される。非直線性誘電体素子NLは、印
加電圧Ｖと蓄積電荷Ｑとの関係が第６図に示すよ
うな可飽和特性を有し、飽和電圧Esに達するま
では充電電流を流すが、飽和電圧Es以上になる
と殆ど充電電流を流さない。このため、急激な電
流の変化を生じ、電流の時間的な変化（−di／
dt）と誘導性安定器２のインダクタンスＬとに依
存したパルス電圧が発生し、このパルス電圧が放
電灯１の両端に印加される。そして、フイラメン
ト１０１，１０２が充分に予熱されていれば、放
電灯１が前記パルス電圧によつて点灯する。
ルでは、ダイオードD1、D3、D5及びD6がオフに
なり、ダイオードD2及びD4がオンになるので、
第５図に示すような等価回路が得られる。ここ
で、予熱電流isは電源電圧Euvに対して約90゜の位
相遅れを生じるので、予熱電流isがサイリスタ
SCRの保持電流以下となる位相では、電源電圧
Euvは既に負サイクルに入つており、負のピーク
値にある。このため、予熱電流isが保持電流以下
になつたためにオフしようとしていたサイリスタ
SCRが、直接印加される負サイクルのピーク電
圧により再び導通状態になり、サイリスタSCR
及び抵抗R6を通して非直線性誘電体素子NLに電
圧が印加される。非直線性誘電体素子NLは、印
加電圧Ｖと蓄積電荷Ｑとの関係が第６図に示すよ
うな可飽和特性を有し、飽和電圧Esに達するま
では充電電流を流すが、飽和電圧Es以上になる
と殆ど充電電流を流さない。このため、急激な電
流の変化を生じ、電流の時間的な変化（−di／
dt）と誘導性安定器２のインダクタンスＬとに依
存したパルス電圧が発生し、このパルス電圧が放
電灯１の両端に印加される。そして、フイラメン
ト１０１，１０２が充分に予熱されていれば、放
電灯１が前記パルス電圧によつて点灯する。
＜考案が解決しようとする課題＞
ところが、この従来の放電灯点灯回路は、第５
図の等価回路から明らかなように、負サイクルで
はサイリスタSCRのゲート駆動回路に対して電
源ラインイまたはロから電力を供給する回路が形
成されていない。即ち、負サイクル時にはサイリ
スタSCRのゲートを駆動する回路が存在しない
のである。これは、従来の放電灯点灯回路が、タ
ーン．オフ．タイムの長いサイリスタSCRを使
用し、正サイクルでのゲート駆動により生じた導
通状態を、オフさせることなく、負サイクルまで
保持する回路方式を採用しているためである。こ
のため、従来の放電灯点灯回路では、ターン．オ
フ．タイムの長い特殊なサイリスタSCRを使用
しなければならず、コスト高になると言う問題点
があつた。
図の等価回路から明らかなように、負サイクルで
はサイリスタSCRのゲート駆動回路に対して電
源ラインイまたはロから電力を供給する回路が形
成されていない。即ち、負サイクル時にはサイリ
スタSCRのゲートを駆動する回路が存在しない
のである。これは、従来の放電灯点灯回路が、タ
ーン．オフ．タイムの長いサイリスタSCRを使
用し、正サイクルでのゲート駆動により生じた導
通状態を、オフさせることなく、負サイクルまで
保持する回路方式を採用しているためである。こ
のため、従来の放電灯点灯回路では、ターン．オ
フ．タイムの長い特殊なサイリスタSCRを使用
しなければならず、コスト高になると言う問題点
があつた。
しかも、近年、サイリスタの製造方法がグラベ
ーシヨン型からプレーナ型へ変化し、スイツチン
グ速度が速くなつてきており、ターン．オフ．タ
イムの長い特殊なサイリスタの入手が困難になつ
ており、回路の実現が困難になつている。
ーシヨン型からプレーナ型へ変化し、スイツチン
グ速度が速くなつてきており、ターン．オフ．タ
イムの長い特殊なサイリスタの入手が困難になつ
ており、回路の実現が困難になつている。
そこで、本考案の課題は、上述した従来の問題
点を解決し、スイツチング速度の速いサイリスタ
を使用して回路を組んだ場合でも、正及び負の両
サイクルにおいてサイリスタのゲートを駆動し、
予熱電流を流すと共に、パルス電圧を発生させて
放電灯を点灯でき、回路実現が容易で、コストの
安価な放電灯点灯回路を提供することである。
点を解決し、スイツチング速度の速いサイリスタ
を使用して回路を組んだ場合でも、正及び負の両
サイクルにおいてサイリスタのゲートを駆動し、
予熱電流を流すと共に、パルス電圧を発生させて
放電灯を点灯でき、回路実現が容易で、コストの
安価な放電灯点灯回路を提供することである。
＜課題を解決するための手段
上述した課題解決のため、本考案は、交流電源
入力端子と、放電灯と、誘導性安定器と、半導体
スイツチ回路とを含む放電灯点灯回路であつて、 前記放電灯は、放電電極を兼ねる一対の予熱フ
イラメントを有していて、前記予熱フイラメント
が前記交流電源入力端子に導かれる交流ラインに
直列に入るように、前記交流ラインに接続されて
おり、 前記誘導性安定器は、前記予熱フイラメントと
直列に接続されており、 前記半導体スイツチ回路は、ダイオード回路
と、サイリスタと、ゲート回路と、非直線性誘電
体素子とを含み、 前記ダイオード回路は、前記予熱フイラメント
の後段において前記交流ラインに対して全波整流
回路を構成するように接続された少なくとも４つ
のダイオードを含み、 前記サイリスタは、交流入力電圧の正及び負の
両サイクルにおいて導通し得るように、アノード
及びカソードが前記ダイオード回路の整流出力側
に接続されており、 前記非直線性誘電体素子は、前記サイリスタの
正または負の何れか一方のサイクルの導通時に、
前記サイリスタに対して直列となるように、前記
ダイオード回路の一辺に挿入接続されており、 前記ゲート回路は、第１のゲート駆動回路と、
二端子型の半導体スイツチと、第２のゲート駆動
回路とを含み、 前記第１のゲート駆動回路は、正サイクル時に
前記交流入力端電圧を分圧する一方向性の分圧回
路を構成しており、 前記半導体スイツチは、前記第１のゲート駆動
回路の分圧電圧が所定値以上となつた時に導通す
るように、分圧出力端と前記サイリスタのゲート
との間に接続されており、 前記第２のゲート駆
動回路は、負サイクル時に前記交流入力電圧を分
圧する一方向性の分圧回路であつて、分圧電圧が
所定値以上となつた時に前記半導体スイツチを導
通させるように、分圧出力端を前記半導体スイツ
チと前記第１のゲート駆動回路の分圧出力端との
接続点に接続したことを特徴とする。
入力端子と、放電灯と、誘導性安定器と、半導体
スイツチ回路とを含む放電灯点灯回路であつて、 前記放電灯は、放電電極を兼ねる一対の予熱フ
イラメントを有していて、前記予熱フイラメント
が前記交流電源入力端子に導かれる交流ラインに
直列に入るように、前記交流ラインに接続されて
おり、 前記誘導性安定器は、前記予熱フイラメントと
直列に接続されており、 前記半導体スイツチ回路は、ダイオード回路
と、サイリスタと、ゲート回路と、非直線性誘電
体素子とを含み、 前記ダイオード回路は、前記予熱フイラメント
の後段において前記交流ラインに対して全波整流
回路を構成するように接続された少なくとも４つ
のダイオードを含み、 前記サイリスタは、交流入力電圧の正及び負の
両サイクルにおいて導通し得るように、アノード
及びカソードが前記ダイオード回路の整流出力側
に接続されており、 前記非直線性誘電体素子は、前記サイリスタの
正または負の何れか一方のサイクルの導通時に、
前記サイリスタに対して直列となるように、前記
ダイオード回路の一辺に挿入接続されており、 前記ゲート回路は、第１のゲート駆動回路と、
二端子型の半導体スイツチと、第２のゲート駆動
回路とを含み、 前記第１のゲート駆動回路は、正サイクル時に
前記交流入力端電圧を分圧する一方向性の分圧回
路を構成しており、 前記半導体スイツチは、前記第１のゲート駆動
回路の分圧電圧が所定値以上となつた時に導通す
るように、分圧出力端と前記サイリスタのゲート
との間に接続されており、 前記第２のゲート駆
動回路は、負サイクル時に前記交流入力電圧を分
圧する一方向性の分圧回路であつて、分圧電圧が
所定値以上となつた時に前記半導体スイツチを導
通させるように、分圧出力端を前記半導体スイツ
チと前記第１のゲート駆動回路の分圧出力端との
接続点に接続したことを特徴とする。
＜作用＞
サイリスタのゲート回路を構成する第１のゲー
ト駆動回路は、正サイクル時に交流入力電圧を分
圧する一方向性の分圧回路を構成しており、半導
体スイツチは、第１のゲート駆動回路の分圧電圧
が所定値以上となつた時に導通するように、分圧
出力端とサイリスタのゲートとの間に接続されて
おり、第２のゲート駆動回路は、負サイクル時に
交流入力電圧を分圧する一方向性の分圧回路であ
つて、分圧電圧が所定値以上となつた時に半導体
スイツチを導通させるように、分圧出力端を半導
体スイツチと第１のゲート駆動回路の分圧出力端
との接続点に接続されているから、正サイクルの
みならず、負サイクル時にもサイリスタを駆動す
ることができる。
ト駆動回路は、正サイクル時に交流入力電圧を分
圧する一方向性の分圧回路を構成しており、半導
体スイツチは、第１のゲート駆動回路の分圧電圧
が所定値以上となつた時に導通するように、分圧
出力端とサイリスタのゲートとの間に接続されて
おり、第２のゲート駆動回路は、負サイクル時に
交流入力電圧を分圧する一方向性の分圧回路であ
つて、分圧電圧が所定値以上となつた時に半導体
スイツチを導通させるように、分圧出力端を半導
体スイツチと第１のゲート駆動回路の分圧出力端
との接続点に接続されているから、正サイクルの
みならず、負サイクル時にもサイリスタを駆動す
ることができる。
そして、交流電源の一半サイクルにおいて交流
電源電圧が所定値以上に上昇したとき、ゲート回
路によりサイリスタを導通させて予熱フイラメン
トに予熱電流を流し、他の半サイクルにおいてゲ
ート回路によりサイリスタを導通させて非直線性
誘電体素子に充電電流を流して飽和させることに
より、誘導性安定器にパルス電圧を発生させて放
電灯を点灯させる。
電源電圧が所定値以上に上昇したとき、ゲート回
路によりサイリスタを導通させて予熱フイラメン
トに予熱電流を流し、他の半サイクルにおいてゲ
ート回路によりサイリスタを導通させて非直線性
誘電体素子に充電電流を流して飽和させることに
より、誘導性安定器にパルス電圧を発生させて放
電灯を点灯させる。
従つて、ターン．オフ．タイムの長いサイリス
タを使用する必要がなくなり、入手の容易なスイ
ツチング速度の速いサイリスタを使用して回路を
組んだ場合でも、正及び負の両サイクルにおいて
サイリスタのゲートを駆動し、予熱電流を流すと
共に、パルス電圧を発生させて放電灯を点灯でき
る。
タを使用する必要がなくなり、入手の容易なスイ
ツチング速度の速いサイリスタを使用して回路を
組んだ場合でも、正及び負の両サイクルにおいて
サイリスタのゲートを駆動し、予熱電流を流すと
共に、パルス電圧を発生させて放電灯を点灯でき
る。
＜実施例＞
第１図は本考案に係る放電灯点灯回路の電気回
路接続図である。図において、第３図と同一の参
照符号は同一性ある構成部分を示している。従来
と異なる特徴は、電源ラインロからコンデンサ
C1及び抵抗R2と、抵抗R1との接続点に、ダイオ
ードDfと抵抗Rfとの直列回路を接続したことで
ある。ダイオードDfは交流入力電圧が端子Ｕを
負とする負サイクル時に導通する極性で接続され
ている。
路接続図である。図において、第３図と同一の参
照符号は同一性ある構成部分を示している。従来
と異なる特徴は、電源ラインロからコンデンサ
C1及び抵抗R2と、抵抗R1との接続点に、ダイオ
ードDfと抵抗Rfとの直列回路を接続したことで
ある。ダイオードDfは交流入力電圧が端子Ｕを
負とする負サイクル時に導通する極性で接続され
ている。
次に上述の放電灯点灯回路の回路動作について
説明する。
説明する。
まず、正サイクル時には、ダイオードDfがオ
フとなるから、第４図に示したと実質的に同様の
等価回路となり、サイリスタSCRゲートに対し
て、正サイクル時に交流入力電圧を分圧してゲー
トを駆動する第１のゲート駆動回路が形成され
る。即ち、交流入力端子ａ−ｂ間に印加される電
圧V0を、抵抗R2及びコンデンサC1の合成並列イ
ンピーダンスZrcと、抵抗R1とで分圧して得られ
たコンデンサC1の両端電圧Vc1が、半導体スイツ
チSBSのブレークオーバ電圧Vbを越え、半導体
スイツチSBSが導通状態となる。そして、半導体
スイツチSBS、コンデンサC2及び抵抗R3の経路
でゲート電流が流れて、サイリスタSCRが導通
する。
フとなるから、第４図に示したと実質的に同様の
等価回路となり、サイリスタSCRゲートに対し
て、正サイクル時に交流入力電圧を分圧してゲー
トを駆動する第１のゲート駆動回路が形成され
る。即ち、交流入力端子ａ−ｂ間に印加される電
圧V0を、抵抗R2及びコンデンサC1の合成並列イ
ンピーダンスZrcと、抵抗R1とで分圧して得られ
たコンデンサC1の両端電圧Vc1が、半導体スイツ
チSBSのブレークオーバ電圧Vbを越え、半導体
スイツチSBSが導通状態となる。そして、半導体
スイツチSBS、コンデンサC2及び抵抗R3の経路
でゲート電流が流れて、サイリスタSCRが導通
する。
次に負サイクル時には、ダイオードD3がオフ、
ダイオードDfがオンとなり、第２図に示すよう
な等価回路が得られる。この第２図の等価回路図
から明らかなように、負サイクル時にも、正サイ
クル時と同様に、サイリスタSCRのゲートに対
して、電源ラインロから抵抗Rfを通して、交流
入力電圧を分圧してゲートを駆動する第２のゲー
ト駆動回路が形成される。即ち、交流入力端子ａ
−ｂ間に印加される電圧V0を、抵抗R2及びコン
デンサC1の合成並列インピーダンスZrcと、抵抗
Rfとで分圧して得られたコンデンサC1の両端電
圧Vc1が、半導体スイツチSBSのブレークオーバ
電圧Vbを越え、半導体スイツチSBSが導通状態
となり、半導体スイツチSBS、コンデンサC2及
び抵抗R3の経路でゲート電流が流れて、サイリ
スタSCRが導通する。
ダイオードDfがオンとなり、第２図に示すよう
な等価回路が得られる。この第２図の等価回路図
から明らかなように、負サイクル時にも、正サイ
クル時と同様に、サイリスタSCRのゲートに対
して、電源ラインロから抵抗Rfを通して、交流
入力電圧を分圧してゲートを駆動する第２のゲー
ト駆動回路が形成される。即ち、交流入力端子ａ
−ｂ間に印加される電圧V0を、抵抗R2及びコン
デンサC1の合成並列インピーダンスZrcと、抵抗
Rfとで分圧して得られたコンデンサC1の両端電
圧Vc1が、半導体スイツチSBSのブレークオーバ
電圧Vbを越え、半導体スイツチSBSが導通状態
となり、半導体スイツチSBS、コンデンサC2及
び抵抗R3の経路でゲート電流が流れて、サイリ
スタSCRが導通する。
上述のように、負サイクルにおいても、サイリ
スタSCRのゲートが駆動できるので、ターン．
オフ．タイムの長い特殊なサイリスタを使用する
必要がなく、入手の容易なスイツチング速度の速
いサイリスタを使用して回路を組むことが可能に
なる。
スタSCRのゲートが駆動できるので、ターン．
オフ．タイムの長い特殊なサイリスタを使用する
必要がなく、入手の容易なスイツチング速度の速
いサイリスタを使用して回路を組むことが可能に
なる。
また、上記実施例では、第１のゲート駆動回路
及び第２のゲート駆動回路は、抵抗R2及びコン
デンサC1の並列回路と、半導体スイツチSBSと、
この半導体スイツチSBSの導通により充電される
コンデンサC2とを共用しているので、個別的に
設ける場合より、回路部品点数が少なくなり、回
路の小型化及びコストダウンが達成できる。
及び第２のゲート駆動回路は、抵抗R2及びコン
デンサC1の並列回路と、半導体スイツチSBSと、
この半導体スイツチSBSの導通により充電される
コンデンサC2とを共用しているので、個別的に
設ける場合より、回路部品点数が少なくなり、回
路の小型化及びコストダウンが達成できる。
＜考案の効果＞
以上述べたように、本考案に係る放電灯点灯回
路は、サイリスタのゲート回路が第１のゲート駆
動回路と二端子型の半導体スイツチ回路と、第２
のゲート駆動回路とを含み、第１のゲート駆動回
路は正サイクル時に交流入力電圧を分圧する一方
向性の分圧回路を構成しており、半導体スイツチ
は第１のゲート駆動回路の分圧電圧が所定値以上
となつた時に導通するように、分圧出力端とサイ
リスタのゲートとの間に接続されており、第２の
ゲート駆動回路は、負サイクル時に交流入力電圧
を分圧する一方向性の分圧回路であつて、分圧電
圧が所定値以上となつた時に半導体スイツチを導
通させるように、分圧出力端を半導体スイツチと
第１のゲート駆動回路の分圧出力端との接続点に
接続されているから、スイツチング速度の速いサ
イリスタを使用して回路を組んだ場合でも、正及
び負の両サイクルにおいてサイリスタのゲートを
駆動し、予熱電流を流すと共に、パルス電圧を発
生させて放電灯を点灯でき、回路実現が容易で、
コストの安価な放電灯点灯回路を提供できる。
路は、サイリスタのゲート回路が第１のゲート駆
動回路と二端子型の半導体スイツチ回路と、第２
のゲート駆動回路とを含み、第１のゲート駆動回
路は正サイクル時に交流入力電圧を分圧する一方
向性の分圧回路を構成しており、半導体スイツチ
は第１のゲート駆動回路の分圧電圧が所定値以上
となつた時に導通するように、分圧出力端とサイ
リスタのゲートとの間に接続されており、第２の
ゲート駆動回路は、負サイクル時に交流入力電圧
を分圧する一方向性の分圧回路であつて、分圧電
圧が所定値以上となつた時に半導体スイツチを導
通させるように、分圧出力端を半導体スイツチと
第１のゲート駆動回路の分圧出力端との接続点に
接続されているから、スイツチング速度の速いサ
イリスタを使用して回路を組んだ場合でも、正及
び負の両サイクルにおいてサイリスタのゲートを
駆動し、予熱電流を流すと共に、パルス電圧を発
生させて放電灯を点灯でき、回路実現が容易で、
コストの安価な放電灯点灯回路を提供できる。
第１図は本考案に係る放電灯点灯回路の電気回
路図、第２図は同じく負サイクルにおける電気的
等価回路図、第３図は従来の電灯点灯回路の電気
回路図、第４図は同じく正サイクル時の電気的等
価回路図、第５図は同じく負サイクル時の電気的
等価回路図、第６図は非直線性誘電体素子の印加
電圧−蓄積電荷量のヒステリシス特性を示す図で
ある。 １……放電灯、２……誘導性安定器、４……放
電灯点灯回路、SCR……サイリスタ、NL……非
直線性誘電体素子、Rf、R1〜R8……抵抗、C1〜
C3……コンデンサ、Df、D1〜D6……ダイオード。
路図、第２図は同じく負サイクルにおける電気的
等価回路図、第３図は従来の電灯点灯回路の電気
回路図、第４図は同じく正サイクル時の電気的等
価回路図、第５図は同じく負サイクル時の電気的
等価回路図、第６図は非直線性誘電体素子の印加
電圧−蓄積電荷量のヒステリシス特性を示す図で
ある。 １……放電灯、２……誘導性安定器、４……放
電灯点灯回路、SCR……サイリスタ、NL……非
直線性誘電体素子、Rf、R1〜R8……抵抗、C1〜
C3……コンデンサ、Df、D1〜D6……ダイオード。
Claims (1)
- 【実用新案登録請求の範囲】 交流電源入力端子と、放電灯と、誘導性安定器
と、半導体スイツチ回路とを含む放電灯点灯回路
であつて、 前記放電灯は、放電電極を兼ねる一対の予熱フ
イラメントを有していて、前記予熱フイラメント
が前記交流電源入力端子に導かれる交流ラインに
直列に入るように、前記交流ラインに接続されて
おり、 前記誘導性安定器は、前記予熱フイラメントと
直列に接続されており、 前記半導体スイツチ回路は、ダイオード回路
と、サイリスタと、ゲート回路と、非直線性誘電
体素子とを含み、 前記ダイオード回路は、前記予熱フイラメント
の後段において前記交流ラインに対して全波整流
回路を構成するように接続された少なくとも４つ
のダイオードを含み、 前記サイリスタは、交流入力電圧の正及び負の
両サイクルにおいて導通し得るように、アノード
及びカソードが前記ダイオード回路の整流出力側
に接続されており、 前記非直線性誘電体素子は、前記サイリスタの
正または負の何れか一方のサイクルの導通時に、
前記サイリスタに対して直列となるように、前記
ダイオード回路の一辺に挿入接続されており、 前記ゲート回路は、第１のゲート駆動回路と、
二端子型の半導体スイツチと、第２のゲート駆動
回路とを含み、 前記第１のゲート駆動回路は、正サイクル時に
前記交流入力電圧を分圧する一方向性の分圧回路
を構成しており、 前記半導体スイツチは、前記第１のゲート駆動
回路の分圧電圧が所定値以上となつた時に導通す
るように、分圧出力端と前記サイリスタのゲート
との間に接続されており、 前記第２のゲート駆動回路は、負サイクル時に
前記交流入力電圧を分圧する一方向性の分圧回路
であつて、分圧電圧が所定値以上となつた時に前
記半導体スイツチを導通させるように、分圧出力
端を前記半導体スイツチと前記第１のゲート駆動
回路の分圧出力端との接続点に接続したこと を特徴とする放電灯点灯回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984178515U JPH0336078Y2 (ja) | 1984-11-22 | 1984-11-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984178515U JPH0336078Y2 (ja) | 1984-11-22 | 1984-11-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6193032U JPS6193032U (ja) | 1986-06-16 |
| JPH0336078Y2 true JPH0336078Y2 (ja) | 1991-07-31 |
Family
ID=30736079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984178515U Expired JPH0336078Y2 (ja) | 1984-11-22 | 1984-11-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0336078Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142134U (ja) * | 1984-08-23 | 1986-03-18 | ティーディーケイ株式会社 | 放電灯点灯回路 |
-
1984
- 1984-11-22 JP JP1984178515U patent/JPH0336078Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6193032U (ja) | 1986-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07105273B2 (ja) | 低圧放電ランプを高い周波数で作動するための回路装置 | |
| US4500812A (en) | Electronic ballast circuit | |
| KR0181989B1 (ko) | 저압 방전 램프의 동작용 회로 | |
| US6756746B2 (en) | Method of delaying and sequencing the starting of inverters that ballast lamps | |
| JPH0336078Y2 (ja) | ||
| US4187449A (en) | Discharge lamp operating circuit | |
| CA2150527A1 (en) | Minimum harmonic distortion operating circuit for at least one low-pressure discharge lamp | |
| JPH0336077Y2 (ja) | ||
| JPH0336079Y2 (ja) | ||
| JPH0336080Y2 (ja) | ||
| JPH0336076Y2 (ja) | ||
| AU2003292284B2 (en) | Power controller | |
| JPS5917117Y2 (ja) | 放電灯点灯装置 | |
| JPH031919Y2 (ja) | ||
| JPH0713430Y2 (ja) | 交流電力の位相制御回路 | |
| JP2562817B2 (ja) | 放電灯点灯装置 | |
| SU1683186A1 (ru) | Устройство дл зажигани и питани люминесцентной лампы | |
| SU1455380A1 (ru) | Устройство дл импульсного регулировани частоты вращени электродвигател и рекуперативного торможени | |
| JPH018000Y2 (ja) | ||
| KR890002952Y1 (ko) | 점화장치 | |
| JP2830310B2 (ja) | 蛍光ランプ点灯装置 | |
| JPH019359Y2 (ja) | ||
| JPS6021658Y2 (ja) | 複数火花点火装置 | |
| JPH06101387B2 (ja) | 放電灯点灯装置 | |
| JPS58148660A (ja) | 電力制御回路 |