JPH033666A - スイツチング電源装置 - Google Patents
スイツチング電源装置Info
- Publication number
- JPH033666A JPH033666A JP13567989A JP13567989A JPH033666A JP H033666 A JPH033666 A JP H033666A JP 13567989 A JP13567989 A JP 13567989A JP 13567989 A JP13567989 A JP 13567989A JP H033666 A JPH033666 A JP H033666A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- signal
- sine wave
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スイッチング素子のスイッチングにより直流
を交流に変換したのち、整流回路により再び直流に変換
して負荷に供給するスイッチング電源装置に関する。
を交流に変換したのち、整流回路により再び直流に変換
して負荷に供給するスイッチング電源装置に関する。
従来この種スイッチング電源装置は、例えば第４図に示
すように構成されている。
すように構成されている。
同図において、（１）は交流電源、（２）は電源（１）
に接続され電源（１）の出力を整流するダイオードブリ
ッジ回路からなる入力側整流回路、 （３） 、 （４
）は整流回路（２）の正、負出力端子間に直列に設けら
れた力率改善用リアクトル及び平滑用電解コンデンサ、
（５）は１次側、２次側コイル（５ａ）、（５ｂ）から
なるフライバックトランス、（６）はＮ形チャンネルＦ
ＥＴであり、１次側コイル（５ａ）とＦ Ｅ Ｔ （６
）との直列回路がコンデンサ（４）に並列に設けられ、
高周波スイッチングする。
に接続され電源（１）の出力を整流するダイオードブリ
ッジ回路からなる入力側整流回路、 （３） 、 （４
）は整流回路（２）の正、負出力端子間に直列に設けら
れた力率改善用リアクトル及び平滑用電解コンデンサ、
（５）は１次側、２次側コイル（５ａ）、（５ｂ）から
なるフライバックトランス、（６）はＮ形チャンネルＦ
ＥＴであり、１次側コイル（５ａ）とＦ Ｅ Ｔ （６
）との直列回路がコンデンサ（４）に並列に設けられ、
高周波スイッチングする。
（７） 、 （８）は１次側コイ／Ｉ／（５ａ）の両端
間に直列に投ケラしたスナバダイオード役びスナバコン
・デンサ、（９）はスナバコンデンサ（８）に並列に接
続されたスナバ抵抗、ＯＱはアノードが２次側コイ／ｖ
（５ｂ）の一端に接続された出力側整流ダイオード、α
υはダイオードαｑのカソードと２次側コイ／Ｌ／（５
ｂ）の他端の間に設けられた平滑コンデンサ、０４は負
荷としての蓄電池であり、コンデンサＱｌ）に並列に殻
続されている。
間に直列に投ケラしたスナバダイオード役びスナバコン
・デンサ、（９）はスナバコンデンサ（８）に並列に接
続されたスナバ抵抗、ＯＱはアノードが２次側コイ／ｖ
（５ｂ）の一端に接続された出力側整流ダイオード、α
υはダイオードαｑのカソードと２次側コイ／Ｌ／（５
ｂ）の他端の間に設けられた平滑コンデンサ、０４は負
荷としての蓄電池であり、コンデンサＱｌ）に並列に殻
続されている。
ｑ３は蓄電池（６）と２次側コイ／Ｉ／（５ｂ）の他端
との間の通電路に設けられ負荷電流を検出する電流検出
器としてのシャント、Ｑ４１ｉｄシャントじによる検出
負荷電流と図外の電流基準電源の基準電流上の誤差を増
幅して出力する誤差増幅器、０９は負荷電・圧としての
コンデンサｑυの両端電圧と図外の電圧基準電源の基準
電圧との誤差を増幅して出力する誤差増幅器、α・はＰ
ＷＭドライブ回路であシ１両誤差増幅器α→、 Ｑ５の
出力に基づき、負荷電流及び負荷電圧が基準電流及び基
準電圧にそれぞれ等しくなるように、ＦＥＴ（６）のゲ
ートへのＰＷＭゲートパルスｏ ハ／ｌ／ス幅を制御し
、 ＦＥＴ（６）のスイッチングヲ制御する。
との間の通電路に設けられ負荷電流を検出する電流検出
器としてのシャント、Ｑ４１ｉｄシャントじによる検出
負荷電流と図外の電流基準電源の基準電流上の誤差を増
幅して出力する誤差増幅器、０９は負荷電・圧としての
コンデンサｑυの両端電圧と図外の電圧基準電源の基準
電圧との誤差を増幅して出力する誤差増幅器、α・はＰ
ＷＭドライブ回路であシ１両誤差増幅器α→、 Ｑ５の
出力に基づき、負荷電流及び負荷電圧が基準電流及び基
準電圧にそれぞれ等しくなるように、ＦＥＴ（６）のゲ
ートへのＰＷＭゲートパルスｏ ハ／ｌ／ス幅を制御し
、 ＦＥＴ（６）のスイッチングヲ制御する。
そして、 ＦＥＴ（６）のオンによシ、整流回路（２）
の出力がリアクトル（３）及びコンデンサ（４ンによシ
平滑され、１次側コイ／Ｖ （５ａ） 、 ＦＥＴ（６
）Ｋ電流が流れ、トランス（５）に励磁エネルギが蓄積
される。
の出力がリアクトル（３）及びコンデンサ（４ンによシ
平滑され、１次側コイ／Ｖ （５ａ） 、 ＦＥＴ（６
）Ｋ電流が流れ、トランス（５）に励磁エネルギが蓄積
される。
つぎに、 ＦＥＴ（６）のオフにより、トランス（５）
の蓄積エネルギによる電圧が２次側コイ）ｖ（５ｂ）に
生じ、２次側コイ／Ｉ／（５ｂ）の出力がダイオード０
０．コンデンサ０１）により整流、平滑され、負＠ｕ２
に供給される。
の蓄積エネルギによる電圧が２次側コイ）ｖ（５ｂ）に
生じ、２次側コイ／Ｉ／（５ｂ）の出力がダイオード０
０．コンデンサ０１）により整流、平滑され、負＠ｕ２
に供給される。
一方、 ＦＥＴ（６）のオフにより、トランス（５）の
り−ケージインダクタンスに蓄えられたエネルギがダイ
オード（７）を通してコンデンサ（８）に蓄積され、抵
抗（９）によりコンデンサ（８）の充電エネルギが消費
される。
り−ケージインダクタンスに蓄えられたエネルギがダイ
オード（７）を通してコンデンサ（８）に蓄積され、抵
抗（９）によりコンデンサ（８）の充電エネルギが消費
される。
このとき、Ｆ Ｅ Ｔ （６）のドレイン電圧は電源電
圧とトランス（５）のフライバック電圧表の和になり、
かなり高耐圧のものが必要になる。
圧とトランス（５）のフライバック電圧表の和になり、
かなり高耐圧のものが必要になる。
そして、誤差増幅器σ弔、αＧ及びＰＷＭドライブ回路
αＱによって、 ＦＥＴ（６）がスイッチング制御され
。
αＱによって、 ＦＥＴ（６）がスイッチング制御され
。
負荷電流及び負荷電圧がそれぞれ一定に制・御される。
このとき、リアクト／Ｉ／（３）は電流位相を遅らせて
波形を改善する機能を有し、第５図（ａ）に示すような
電源（１）の正弦波の入力電圧波形に対し、リアクトル
（３）がないときの電源（１）側の入力電流波形は同図
（ｂ）に示すようにパルス状になり、リアクトル（３）
を設けることにより、入力電流波形は同図（Ｃ）に示す
ように正弦波に近く改善され、力率改善がなされている
。
波形を改善する機能を有し、第５図（ａ）に示すような
電源（１）の正弦波の入力電圧波形に対し、リアクトル
（３）がないときの電源（１）側の入力電流波形は同図
（ｂ）に示すようにパルス状になり、リアクトル（３）
を設けることにより、入力電流波形は同図（Ｃ）に示す
ように正弦波に近く改善され、力率改善がなされている
。
従来の場合、力率改善のためにリアクト／Ｉ／（３）が
必要になシ、装置の大型化及び重量化を招き、力率もせ
いぜい８０％程度にしか改善されないという問題点があ
る。
必要になシ、装置の大型化及び重量化を招き、力率もせ
いぜい８０％程度にしか改善されないという問題点があ
る。
また、トランス（５）のリーケージインダクタンスのエ
ネルギが抵抗（９）によって消費されるため、効率の低
下を招くという問題点もある。
ネルギが抵抗（９）によって消費されるため、効率の低
下を招くという問題点もある。
さらに、前記したようにＦ Ｅ Ｔ （６）に高耐圧の
ものが必要になり、ＦＥＴ（６）の導通損失が大きく、
効率低下の要因となっている。
ものが必要になり、ＦＥＴ（６）の導通損失が大きく、
効率低下の要因となっている。
本発明は、前記の点に留意してなされ、装置の小型化及
び軽量化を図る七共に、力率及び効率の大幅な改善を図
ることを目的とする。
び軽量化を図る七共に、力率及び効率の大幅な改善を図
ることを目的とする。
前記目的を達成するために１本発明では。
交流電源の出力を整流する入力側整流回路と。
前記整流回路の正、負出力端子間に設けられた高周波フ
ィルタコンデンサと。
ィルタコンデンサと。
前記コンデンサに並列に設けられたフライバックトラン
スの１次側コイル及び２個のスイッチング素子の直列回
路と、 前記トランスの蓄積エネルギを前記電源に回生ずるフラ
イホイルダイオードと。
スの１次側コイル及び２個のスイッチング素子の直列回
路と、 前記トランスの蓄積エネルギを前記電源に回生ずるフラ
イホイルダイオードと。
前記トランスの２次側コイルの出力を整流して負荷に供
給する出力側整流回路と。
給する出力側整流回路と。
前記負荷を流れる負荷電流と基準電流との誤差を増幅し
て電流誤差信号を出力する電流誤差増幅器と。
て電流誤差信号を出力する電流誤差増幅器と。
前記負荷に加わる負荷電圧と基準電圧との誤差を増幅し
て電圧誤差信号を出力する電圧誤差増幅器と。
て電圧誤差信号を出力する電圧誤差増幅器と。
前記交流電源の出力電圧を検出して正弦波信号を出力す
る交流電圧検出器と、 前記電流又は電圧誤差信号に前記正弦波信号を乗算して
正弦波変調信号を出力する乗算器と、前記１次側コイル
を流れる高周波パルス電流を検出する変流器と。
る交流電圧検出器と、 前記電流又は電圧誤差信号に前記正弦波信号を乗算して
正弦波変調信号を出力する乗算器と、前記１次側コイル
を流れる高周波パルス電流を検出する変流器と。
前記正弦波変調信号と前記変流器の高力信号とを比較し
て比較信号を出力する比較器と。
て比較信号を出力する比較器と。
前記比較信号に基き前記高周波パルス電流のピーク値の
包路線が正弦波になるように前記両スイッチング素子へ
の制御パルスのパルス幅を制御するＰＷＭドライブ回路
と を備えている。
包路線が正弦波になるように前記両スイッチング素子へ
の制御パルスのパルス幅を制御するＰＷＭドライブ回路
と を備えている。
また、高周波フィルタコンデンサの両端に、フライバッ
クトランスの１次側コイル及び２個のスイッチング素子
の直列回路を逆流阻止ダイオードを介して接続し、前記
直列回路に並列にエネルギ回生コンデンサを設けてもよ
い。
クトランスの１次側コイル及び２個のスイッチング素子
の直列回路を逆流阻止ダイオードを介して接続し、前記
直列回路に並列にエネルギ回生コンデンサを設けてもよ
い。
以上のような構成において、フライバックトランスの１
次側コイルを流れる高周波パルス電流の包絡線が正弦ｆ
１に制御されるため、入力電流波形は従来のりアクドル
方式に比べてより正弦波に近くなり、しかも高周波フィ
ルタコンデンサがトランスのフライバック電圧を吸収で
きる程度の小容量でよいため、電流位相のずれが小さく
なり、従来に比べて力率が大幅に改善される。
次側コイルを流れる高周波パルス電流の包絡線が正弦ｆ
１に制御されるため、入力電流波形は従来のりアクドル
方式に比べてより正弦波に近くなり、しかも高周波フィ
ルタコンデンサがトランスのフライバック電圧を吸収で
きる程度の小容量でよいため、電流位相のずれが小さく
なり、従来に比べて力率が大幅に改善される。
また、従来のような大型のりアクドルが不要になり、装
置の小型化、軽量化が図れる。
置の小型化、軽量化が図れる。
さらに、フライホイルダイオードによってトランスのり
一ケージインダクタンスの蓄積エネルギをスイッチング
素子のオフ時に電源側に回生できるため、抵抗によシ消
費する場合のようにエネルギの損失が防止され、しかも
２個のスイッチング素子の使用により、各素子として低
耐圧、低オン抵抗のものでよいため、従来に比べ導通損
失が低減され、効率の向上が図れる。
一ケージインダクタンスの蓄積エネルギをスイッチング
素子のオフ時に電源側に回生できるため、抵抗によシ消
費する場合のようにエネルギの損失が防止され、しかも
２個のスイッチング素子の使用により、各素子として低
耐圧、低オン抵抗のものでよいため、従来に比べ導通損
失が低減され、効率の向上が図れる。
また、逆流阻止ダイオード及びエネルギ回生コンデンサ
ヲ設ケたため、フライバックトランスの１次側電圧が２
次側へのエネルギ伝達条件を満足しない領域において、
トランスのリーケージインダクタンスに蓄えられたエネ
ルギの回生が逆流阻止ダイオードにより阻止されると同
時に、このエネルギが回生コンデンサに蓄積され１回生
コンデンサの充電によってトランスのフライバック電圧
が確保され、トランスの２次側にエネルギ伝達が行われ
、入力電流波形がいっそう正弦波に近く改善される。
ヲ設ケたため、フライバックトランスの１次側電圧が２
次側へのエネルギ伝達条件を満足しない領域において、
トランスのリーケージインダクタンスに蓄えられたエネ
ルギの回生が逆流阻止ダイオードにより阻止されると同
時に、このエネルギが回生コンデンサに蓄積され１回生
コンデンサの充電によってトランスのフライバック電圧
が確保され、トランスの２次側にエネルギ伝達が行われ
、入力電流波形がいっそう正弦波に近く改善される。
実施例について第１図ないし第３図を参照して説明する
。
。
（実施例１）
まず、実施例１について第１図及び第２図を参照して説
明する。
明する。
第１図において、節は整流回路（２）の正、負出方端子
間に設けられた小容量の高周波フィルタコンデンサ、（
ト）は１次側コイル（＋８ａ）及び２次側第１゜第２コ
イＩＶ （１８ｂ）、（１８ｃ）からなるフライバック
トランス、０１．（４）はスイッチング素子であるＮ形
チャンネルの第１．第２ ＦＥＴであり、第１ＦＥＴＱ
す。
間に設けられた小容量の高周波フィルタコンデンサ、（
ト）は１次側コイル（＋８ａ）及び２次側第１゜第２コ
イＩＶ （１８ｂ）、（１８ｃ）からなるフライバック
トランス、０１．（４）はスイッチング素子であるＮ形
チャンネルの第１．第２ ＦＥＴであり、第１ＦＥＴＱ
す。
１次側コイ／Ｌ’（１８ａ）、第２ ＦＥＴＨの直列回
路？ηがコンデンサα力に並列に設けられ、高周波スイ
ッチングする。
路？ηがコンデンサα力に並列に設けられ、高周波スイ
ッチングする。
（イ）はアノード、カソードが第２ ＦＥＴ（１）のド
レイン及び整流回路（２）の正出力端子にそれぞれ接続
された第１のフライホイルダイオード、（ハ）はアノー
ド、カソードが第２ＦＥＴ（ホ）のソース及び第１ＦＥ
ＴＱｇＩのソースにそれぞれ接続された第２のフライホ
イルダイオード、■、（至）はアノードが第１．第２コ
イｔｖ （１８ｂ） 、 （１８Ｃ）の一端にそれぞれ
接続された出力側整流回路としての整流ダイオード、翰
は両端がダイオード■のカソード及び第１コイＩＬ／（
１８ｂ）の他端に接続された平滑コンデンサ、（社）は
両端がダイオード曽のカソード及び第２コイ／Ｌ／（１
８Ｃ）の他端に接続されたコンデンサ翰に直列に接続さ
れた平滑コンデンサ、＠は負荷である蓄電池であり。
レイン及び整流回路（２）の正出力端子にそれぞれ接続
された第１のフライホイルダイオード、（ハ）はアノー
ド、カソードが第２ＦＥＴ（ホ）のソース及び第１ＦＥ
ＴＱｇＩのソースにそれぞれ接続された第２のフライホ
イルダイオード、■、（至）はアノードが第１．第２コ
イｔｖ （１８ｂ） 、 （１８Ｃ）の一端にそれぞれ
接続された出力側整流回路としての整流ダイオード、翰
は両端がダイオード■のカソード及び第１コイＩＬ／（
１８ｂ）の他端に接続された平滑コンデンサ、（社）は
両端がダイオード曽のカソード及び第２コイ／Ｌ／（１
８Ｃ）の他端に接続されたコンデンサ翰に直列に接続さ
れた平滑コンデンサ、＠は負荷である蓄電池であり。
両コンデンサ（ホ）、（イ）の直列回路に並列に接続さ
れている。
れている。
（イ）は蓄電池＠の負端子と第２コイ／Ｌ’（１８Ｃ）
の他端との通電路に設けられ負荷電流を検出する電流検
出器、−は検出器−によシ検出された負荷電流と図外の
電流用基準電源による基準電流との誤差を増幅して電流
誤差信号を出力する電流誤差増幅器、６υは電圧誤差増
幅器であり、コンデンサ翰。
の他端との通電路に設けられ負荷電流を検出する電流検
出器、−は検出器−によシ検出された負荷電流と図外の
電流用基準電源による基準電流との誤差を増幅して電流
誤差信号を出力する電流誤差増幅器、６υは電圧誤差増
幅器であり、コンデンサ翰。
（イ）の直列回路の両端ｖｔ、ｒｆ：を負荷電圧とし、
この負荷電圧と図外の電圧用基準電源による基準電圧と
の誤差を増幅し、電圧誤差信号を出力する。
この負荷電圧と図外の電圧用基準電源による基準電圧と
の誤差を増幅し、電圧誤差信号を出力する。
（３２は交流電源（１）の出力電圧を検出して正弦波信
号を出力する交流電圧検出器としての電圧検出トランス
、玉は電流又は電圧誤差信号に正弦波信号を乗算して正
弦波変調信号を出力する乗算器、□は１次側コイ／’（
１８２）を流れる高周波パルス電流のピーク値を検出す
る変流器２（皿は正弦波変調信号と変流器□□□の出力
信号とを比較して比較信号を出力する比較器、（至）は
ＰＷＭドライブ回路であシ。
号を出力する交流電圧検出器としての電圧検出トランス
、玉は電流又は電圧誤差信号に正弦波信号を乗算して正
弦波変調信号を出力する乗算器、□は１次側コイ／’（
１８２）を流れる高周波パルス電流のピーク値を検出す
る変流器２（皿は正弦波変調信号と変流器□□□の出力
信号とを比較して比較信号を出力する比較器、（至）は
ＰＷＭドライブ回路であシ。
比較信号に基き、高周波パルス電流のピーク値の包路線
が正弦波になるように、両ＦＥＴ（１，（７）のゲート
への制御パルスのパルス幅を制御する。
が正弦波になるように、両ＦＥＴ（１，（７）のゲート
への制御パルスのパルス幅を制御する。
つぎに、前記実施例の動作について説明する。
いま１両ＦＥＴＱ’）、（７）のオンによシ、整流回路
（２）の出力がコンデンサ（４）によシ平滑され、直列
回路Ｉ２１）に電流が流れ、トランス（ト）に励磁エネ
ルギカ蓄槓される。
（２）の出力がコンデンサ（４）によシ平滑され、直列
回路Ｉ２１）に電流が流れ、トランス（ト）に励磁エネ
ルギカ蓄槓される。
そして１両ＦＥＩＩ、Ｈのオフによシ、トランス明の蓄
積エネルギによる電圧が第１．第２コイル（＋８ｂ）
、 （＋８ｃ）に生じ、第１．第２コイ／Ｉ／（１８ｂ
）。
積エネルギによる電圧が第１．第２コイル（＋８ｂ）
、 （＋８ｃ）に生じ、第１．第２コイ／Ｉ／（１８ｂ
）。
（１８Ｃ）の出力がダイオード■、曽、コンデンサ（至
）。
）。
翰によシ整流、平滑され、蓄電池（至）に供給される。
一方１両ＦＥＴＱ’？、（１）のオフにより、トランス
（至）のり一ケージインダクタンスに蓄えられたエネル
ギがフライホイルダイオード□□□、■を通してコンデ
ンサｑηに回生され、従来のように消費されることがな
い。
（至）のり一ケージインダクタンスに蓄えられたエネル
ギがフライホイルダイオード□□□、■を通してコンデ
ンサｑηに回生され、従来のように消費されることがな
い。
このとき、コンデンサＱ７）の電工はトランス（至）の
フライバック電圧までしか上がらないため、コンデンサ
Ｑ７）の容量は従来の平滑用電解コンデンサ（４）よ）
も小容量で済む。
フライバック電圧までしか上がらないため、コンデンサ
Ｑ７）の容量は従来の平滑用電解コンデンサ（４）よ）
も小容量で済む。
さらに、ＦＥＴＱ（Ｊ、（７）のドレイン電圧もフライ
バック電圧までしか上がらないため、ＦＥＴ（１１，四
には区耐圧、低オン抵抗のものを使用でき、４通損失を
低減できる。
バック電圧までしか上がらないため、ＦＥＴ（１１，四
には区耐圧、低オン抵抗のものを使用でき、４通損失を
低減できる。
ところで、電流又はｉ［ＩＥＥ誤差信号と交流電圧に基
く正弦波信号とが乗算器１３３１によシ乗算され、正弦
波変調信号が比較器（３５１に出力され、比較器＋３５
１により、正弦波変調信号と、ＦＥＴ（ＫＪ、ｌ；ｌ！
０の高周波スイッチングによって１次側コイ／ｌ／（＋
８ａ）を流れる高周波パルス電流のピーク値とが比較さ
れ、この比較結果に基いて高周波パルス電流の包路線が
正弦波になるように、ＰＷＭドライブ回路（７）から両
ＦＥ Ｔ ０１ 、 Ｍへの制御パルスのパルス幅が制
御される。
く正弦波信号とが乗算器１３３１によシ乗算され、正弦
波変調信号が比較器（３５１に出力され、比較器＋３５
１により、正弦波変調信号と、ＦＥＴ（ＫＪ、ｌ；ｌ！
０の高周波スイッチングによって１次側コイ／ｌ／（＋
８ａ）を流れる高周波パルス電流のピーク値とが比較さ
れ、この比較結果に基いて高周波パルス電流の包路線が
正弦波になるように、ＰＷＭドライブ回路（７）から両
ＦＥ Ｔ ０１ 、 Ｍへの制御パルスのパルス幅が制
御される。
このとき、電流又は電圧誤差信号と正弦波信号との乗算
によって、誤差信号が正弦波変調されるため、負荷電流
、負荷！田がそれぞれ基準電流。
によって、誤差信号が正弦波変調されるため、負荷電流
、負荷！田がそれぞれ基準電流。
基準電圧に一致するように制御される。
そして、１次側コイｚｖ（１８ａ）を流れる高周波パル
ス電流の包路線が正弦波に制御されるため、第２図（ａ
）に示すような電源（１）の正弦波の入方電田波形に対
し、＊源（１）側の入力電流波形は同図（ｂ）に示すよ
うになシ、従来のりアクドル方式に比べてよシ正弦波に
近く波形が改善されており、しかもコンデンサαのが前
記したように従来の平滑用電解コンデンサ（４）よシも
小容量でよいため、電流位相のずれを従来よりも小さく
でき、従来に比べて力率を大幅に改善することができる
。
ス電流の包路線が正弦波に制御されるため、第２図（ａ
）に示すような電源（１）の正弦波の入方電田波形に対
し、＊源（１）側の入力電流波形は同図（ｂ）に示すよ
うになシ、従来のりアクドル方式に比べてよシ正弦波に
近く波形が改善されており、しかもコンデンサαのが前
記したように従来の平滑用電解コンデンサ（４）よシも
小容量でよいため、電流位相のずれを従来よりも小さく
でき、従来に比べて力率を大幅に改善することができる
。
しかも、従来のようなりアクドルが不要となり。
装置の小型化、軽量化を図るこ七ができる。
なお、第２図（ｂ）の電流波形において、波形の零党付
近が欠けているが、これはトランス０８の１、次側及び
２次側の巻数Ｎｌ、Ｎ２によって定まるエネ（ト）の１
次側、２次側電８Ｅ）を満足できず、エネルギをトラン
スα句の２次側に伝達できずに電源（１）側に回生され
てしまうためである。
近が欠けているが、これはトランス０８の１、次側及び
２次側の巻数Ｎｌ、Ｎ２によって定まるエネ（ト）の１
次側、２次側電８Ｅ）を満足できず、エネルギをトラン
スα句の２次側に伝達できずに電源（１）側に回生され
てしまうためである。
一方、前記したように、トランス（ト）のり一ケージイ
ンダクタンスに蓄えられたエネルギを、フライホイルダ
イオード（イ）、（ハ）によシコンデンサαカに回生ず
るため、従来のように抵抗によって消費されることかな
く、エネルギの損失を防止でき、更に両ＦＥＴ０Ｉ、（
７）が低耐圧、低オン抵抗のものでよい念め、従来に比
べ、導通損失を低減でき、効率の向上を図ることができ
る。
ンダクタンスに蓄えられたエネルギを、フライホイルダ
イオード（イ）、（ハ）によシコンデンサαカに回生ず
るため、従来のように抵抗によって消費されることかな
く、エネルギの損失を防止でき、更に両ＦＥＴ０Ｉ、（
７）が低耐圧、低オン抵抗のものでよい念め、従来に比
べ、導通損失を低減でき、効率の向上を図ることができ
る。
（実施例２）
つぎに、実施例２について第３図を参照して説明する。
第３図において、第１図と同一記号は同−若しくは相当
するものを示し、第１図と異なる点は。
するものを示し、第１図と異なる点は。
フライバックトランス（ハ）の２１１をｉ＋ コイル（
＋８ｂ）のみと゛し、ダイオード（至）、コンデンサ（
社）を削除し、コンデンサ（７）に並列に負荷（３ηを
散続し。
＋８ｂ）のみと゛し、ダイオード（至）、コンデンサ（
社）を削除し、コンデンサ（７）に並列に負荷（３ηを
散続し。
負荷的とコイ１ｖ（１８ｂ）との間の通電路に電流検出
器−を設け、高周波フィルタコンデンサＱ７）の両端に
、逆流阻止ダイオード關を介して第１ＦＥＴ（１’ｌｌ
。
器−を設け、高周波フィルタコンデンサＱ７）の両端に
、逆流阻止ダイオード關を介して第１ＦＥＴ（１’ｌｌ
。
１次側コイ１ｖ（１８ａ）、第２ＦＥＴｍの直列回路Ｃ
２１）を接続し、直列回路Ｃυに並列にコンデンサＱ７
）より小容量のエネルギ回生コンデンサ色９）を設けた
点である。
２１）を接続し、直列回路Ｃυに並列にコンデンサＱ７
）より小容量のエネルギ回生コンデンサ色９）を設けた
点である。
このような構成により、実施例１において説明したトラ
ンス（ハ）のエネルギ伝達の条件を満足しな域において
、トランス（ト）のリーケージインダクタンスに蓄えら
れたエネルギの回生がダイオード關によシ１泪止される
と同時に、このエネルギがコンデンサ（３９）に蓄積さ
れ、コンデンサ（３９）の充電によってトランス（へ）
のフライバック電圧が確保されるた側に有効にエネルギ
伝達が行え、その結果電源（１）を流れる電流の波形を
実施例１の場合よりもいっそう正弦波に近い波形にする
ことができる。
ンス（ハ）のエネルギ伝達の条件を満足しな域において
、トランス（ト）のリーケージインダクタンスに蓄えら
れたエネルギの回生がダイオード關によシ１泪止される
と同時に、このエネルギがコンデンサ（３９）に蓄積さ
れ、コンデンサ（３９）の充電によってトランス（へ）
のフライバック電圧が確保されるた側に有効にエネルギ
伝達が行え、その結果電源（１）を流れる電流の波形を
実施例１の場合よりもいっそう正弦波に近い波形にする
ことができる。
本発明は１以上説明したように構成されているので、以
下に記載する効果を奏する。
下に記載する効果を奏する。
フライバックトランスの１次側コイルを流れる高周波パ
ルス電流の包絡線が正弦波に制御されるため、入力電流
波形は従来のりアク）／ｌ／方式に比べてより正弦波に
近く改善でき、しかも高周波フィルタコンデンサがトラ
ンスのフライバック電圧を吸収できる程度の小容量でよ
いため、電流位相のずれが小さくなシ、従来に比べて力
率を大幅に改善することができる。
ルス電流の包絡線が正弦波に制御されるため、入力電流
波形は従来のりアク）／ｌ／方式に比べてより正弦波に
近く改善でき、しかも高周波フィルタコンデンサがトラ
ンスのフライバック電圧を吸収できる程度の小容量でよ
いため、電流位相のずれが小さくなシ、従来に比べて力
率を大幅に改善することができる。
また、従来のような大型のりアクト〜が不要にな）２装
置の小型化、軽量化を図ることができる。
置の小型化、軽量化を図ることができる。
さらに、フライホイルダイオードによってトランスのリ
ーケージインダクタンスの蓄積エネルギをスイッチング
素子のオフ時に電源側に回生できる之め、抵抗により消
費する場合のようにエネルギの損失を防止でき、しかも
２個のスイッチング素子の使用によυ、各素子として低
岨圧、低オン抵抗のものでよいため、従来に比べ導通損
失を低減でき、効率の向上を図ることができる。
ーケージインダクタンスの蓄積エネルギをスイッチング
素子のオフ時に電源側に回生できる之め、抵抗により消
費する場合のようにエネルギの損失を防止でき、しかも
２個のスイッチング素子の使用によυ、各素子として低
岨圧、低オン抵抗のものでよいため、従来に比べ導通損
失を低減でき、効率の向上を図ることができる。
また、逆流阻止ダイオード及びエネルギ回生コンデンサ
を設けたことにより、フライバックトランスの１次側電
圧が２次側へのエネルギ伝達条件を満足しない領域にお
いて、トランスのり一ケージインダクタンスに蓄えられ
たエネルギの回生が逆流阻止ダイオードによシ阻止され
ると同時に、このエネルギが回生コンデンサに蓄積され
、回生コンデンサの充電によってトランスのフライバッ
４ り電圧が確保されるため、１次側電圧がエネルギ伝達条
件を満足しない領域でも、トランスの２次側にエネルギ
伝達を行うことができ、入力電流波形をいっそう正弦波
に近く改善することができる。
を設けたことにより、フライバックトランスの１次側電
圧が２次側へのエネルギ伝達条件を満足しない領域にお
いて、トランスのり一ケージインダクタンスに蓄えられ
たエネルギの回生が逆流阻止ダイオードによシ阻止され
ると同時に、このエネルギが回生コンデンサに蓄積され
、回生コンデンサの充電によってトランスのフライバッ
４ り電圧が確保されるため、１次側電圧がエネルギ伝達条
件を満足しない領域でも、トランスの２次側にエネルギ
伝達を行うことができ、入力電流波形をいっそう正弦波
に近く改善することができる。
第１図ないし第３図は本発明のスイッチング電源装置の
実施例を示し、第１図及び第２（８）は実施例１を示し
、第１図は結線図、第２図（ａ） 、 （ｂ）は電圧、
電流波形図、第３図は実施例２の結線図、第４図は従来
例の結線図、第５図（ａ）〜（Ｃ）は第４図における動
作説明用の信号波形図である。 （１）・・・交流電源、（２）・・入力側整流回路、α
η・・・高周波フィルタコンデンサ、囮・・・フライバ
ックトランス、 （１８ａ）−１次側コイル、 （
１８ｂ）、（Ｉｇｃ） −第Ｉ。 第２コイ／”、 Ｑ’！ 、 Ｈ・・第１．第２ Ｆ
ＥＴ 、 ｅ］）＝・直列回路、（ホ）、１２３・・・
フライホイルダイオード、（至）、（ハ）・・・整流ダ
イオード、（ト）・・・蓄電池、■・・・電流誤差増幅
器、０υ・・・電圧誤差増幅器、 ＋３２１・・・電圧
検出トランス、 １３３；・・・乗ｌＥ器、嬶）・・・
変流器、 １３５１・・・比較器、■・・・ＰＷＭドラ
イブ回路、 ＋３７）・・・負荷、３８！・・・逆流阻
止ダイオード、 ＋３９１ ・・エネルギ回生コ
実施例を示し、第１図及び第２（８）は実施例１を示し
、第１図は結線図、第２図（ａ） 、 （ｂ）は電圧、
電流波形図、第３図は実施例２の結線図、第４図は従来
例の結線図、第５図（ａ）〜（Ｃ）は第４図における動
作説明用の信号波形図である。 （１）・・・交流電源、（２）・・入力側整流回路、α
η・・・高周波フィルタコンデンサ、囮・・・フライバ
ックトランス、 （１８ａ）−１次側コイル、 （
１８ｂ）、（Ｉｇｃ） −第Ｉ。 第２コイ／”、 Ｑ’！ 、 Ｈ・・第１．第２ Ｆ
ＥＴ 、 ｅ］）＝・直列回路、（ホ）、１２３・・・
フライホイルダイオード、（至）、（ハ）・・・整流ダ
イオード、（ト）・・・蓄電池、■・・・電流誤差増幅
器、０υ・・・電圧誤差増幅器、 ＋３２１・・・電圧
検出トランス、 １３３；・・・乗ｌＥ器、嬶）・・・
変流器、 １３５１・・・比較器、■・・・ＰＷＭドラ
イブ回路、 ＋３７）・・・負荷、３８！・・・逆流阻
止ダイオード、 ＋３９１ ・・エネルギ回生コ
Claims (2)
- （１）交流電源の出力を整流する入力側整流回路と、前
記整流回路の正、負出力端子間に設けられた高周波フィ
ルタコンデンサと、 前記コンデンサに並列に設けられたフライバックトラン
スの１次側コイル及び２個のスイッチング素子の直列回
路と、 前記トランスの蓄積エネルギを前記電源に回生するフラ
イホイルダイオードと、 前記トランスの２次側コイルの出力を整流して負荷に供
給する出力側整流回路と、 前記負荷を流れる負荷電流と基準電流との誤差を増幅し
て電流誤差信号を出力する電流誤差増幅器と、 前記負荷に加わる負荷電圧と基準電圧との誤差を増幅し
て電圧誤差信号を出力する電圧誤差増幅器と、 前記交流電源の出力電圧を検出して正弦波信号を出力す
る交流電圧検出器と、 前記電流又は電圧誤差信号に前記正弦波信号を乗算して
正弦波変調信号を出力する乗算器と、前記１次側コイル
を流れる高周波パルス電流を検出する変流器と、 前記正弦波変調信号と前記変流器の出力信号とを比較し
て比較信号を出力する比較器と、前記比較信号に基き前
記高周波パルス電流のピーク値の包絡線が正弦波になる
ように前記両スイッチング素子への制御パルスのパルス
幅を制御するＰＷＭドライブ回路と を備えたことを特徴とするスイッチング電源装置。 - （２）高周波フィルタコンデンサの両端に、フライバツ
クトランスの１次側コイル及び２個のスイッチング素子
の直列回路を逆流阻止ダイオードを介して接続し、前記
直列回路に並列にエネルギ回生コンデンサを設けたこと
を特徴とする請求項１記載のスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1135679A JP2548984B2 (ja) | 1989-05-29 | 1989-05-29 | スイツチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1135679A JP2548984B2 (ja) | 1989-05-29 | 1989-05-29 | スイツチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH033666A true JPH033666A (ja) | 1991-01-09 |
| JP2548984B2 JP2548984B2 (ja) | 1996-10-30 |
Family
ID=15157393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1135679A Expired - Fee Related JP2548984B2 (ja) | 1989-05-29 | 1989-05-29 | スイツチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548984B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595682A (ja) * | 1991-02-08 | 1993-04-16 | General Electric Co <Ge> | 力率の大きい電源 |
| JPH08223913A (ja) * | 1995-02-10 | 1996-08-30 | Toshiba Corp | 交流直流変換電源回路 |
| CN102843039A (zh) * | 2012-09-18 | 2012-12-26 | 英飞特电子（杭州）股份有限公司 | 一种控制电路及具有该控制电路的恒流源电路 |
| JP2020058128A (ja) * | 2018-10-01 | 2020-04-09 | 株式会社アイ・ライティング・システム | Ｌｅｄ電源装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629464A (en) * | 1979-08-08 | 1981-03-24 | Yokogawa Hewlett Packard Ltd | Fly-back power source |
| JPS58121186U (ja) * | 1982-02-10 | 1983-08-18 | ヤマハ株式会社 | 電源装置 |
| JPS6077286U (ja) * | 1983-10-29 | 1985-05-30 | 株式会社東芝 | スイツチング電源装置 |
| JPS62225164A (ja) * | 1986-03-25 | 1987-10-03 | Hitachi Ltd | マグネトロン駆動用電源 |
-
1989
- 1989-05-29 JP JP1135679A patent/JP2548984B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629464A (en) * | 1979-08-08 | 1981-03-24 | Yokogawa Hewlett Packard Ltd | Fly-back power source |
| JPS58121186U (ja) * | 1982-02-10 | 1983-08-18 | ヤマハ株式会社 | 電源装置 |
| JPS6077286U (ja) * | 1983-10-29 | 1985-05-30 | 株式会社東芝 | スイツチング電源装置 |
| JPS62225164A (ja) * | 1986-03-25 | 1987-10-03 | Hitachi Ltd | マグネトロン駆動用電源 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595682A (ja) * | 1991-02-08 | 1993-04-16 | General Electric Co <Ge> | 力率の大きい電源 |
| JPH08223913A (ja) * | 1995-02-10 | 1996-08-30 | Toshiba Corp | 交流直流変換電源回路 |
| CN102843039A (zh) * | 2012-09-18 | 2012-12-26 | 英飞特电子（杭州）股份有限公司 | 一种控制电路及具有该控制电路的恒流源电路 |
| JP2020058128A (ja) * | 2018-10-01 | 2020-04-09 | 株式会社アイ・ライティング・システム | Ｌｅｄ電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2548984B2 (ja) | 1996-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10454367B2 (en) | Single stage isolated AC/DC power factor corrected converter | |
| Das et al. | Analysis and design of a new AC–DC single-stage full-bridge PWM converter with two controllers | |
| US8891261B2 (en) | Three-phase three-level soft-switched PFC rectifiers | |
| US10707747B2 (en) | Single stage isolated AC/DC power factor corrected converter | |
| US9899910B2 (en) | Bridgeless PFC power converter with reduced EMI noise | |
| US9667153B2 (en) | Switching power supply apparatus for generating control signal for lowering switching frequency of switching devices | |
| CN101795076B (zh) | 功率变换器以及控制功率变换器的方法 | |
| US8966294B2 (en) | Clamp circuits for power converters | |
| Narimani et al. | A new interleaved three-phase single-stage PFC AC–DC converter | |
| US20050174813A1 (en) | High efficiency power converter with synchronous rectification | |
| WO2010067629A1 (ja) | Ｄｃ－ｄｃコンバータ回路 | |
| CN103227575A (zh) | 三相软切换pfc整流器 | |
| US11296607B2 (en) | DC-DC converter | |
| JPS5931245B2 (ja) | 電源電圧制御型増幅器 | |
| US8023295B1 (en) | Direct current (DC) to alternating current (AC) generation | |
| US6999325B2 (en) | Current/voltage converter arrangement | |
| US6195273B1 (en) | Converter with continuous current flowing through secondary windings | |
| JPH033666A (ja) | スイツチング電源装置 | |
| JP2015228760A (ja) | スイッチング電源装置 | |
| EP1794874A1 (en) | Bipolar power supply with lossless snubber | |
| TW201308848A (zh) | 具有功因校正功能之單級升壓式交流－高壓直流轉換裝置 | |
| JP4403663B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| KR100268563B1 (ko) | 단상/３상 겸용 소프트 스위칭 방식 정류 장치 | |
| JP3590153B2 (ja) | スイッチング電源装置 | |
| JP4306234B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |