JPH0336791A - セラミック多層配線板 - Google Patents
セラミック多層配線板Info
- Publication number
- JPH0336791A JPH0336791A JP17157289A JP17157289A JPH0336791A JP H0336791 A JPH0336791 A JP H0336791A JP 17157289 A JP17157289 A JP 17157289A JP 17157289 A JP17157289 A JP 17157289A JP H0336791 A JPH0336791 A JP H0336791A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- layer
- mesh
- layers
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、メツシュ状電源層等を有する積層セラミック
基板上にさらに高密度な配線層を形成したセラミック多
層配線板に関し、特に積層セラミック基板内層のメツシ
ュ状電源層あるいは信号配線と上記配線層内の電源配線
あるいは信号配線との接続用パッドを積層セラミック基
板表面に高密度に有したセラミック多層配線板に関する
ものである。
基板上にさらに高密度な配線層を形成したセラミック多
層配線板に関し、特に積層セラミック基板内層のメツシ
ュ状電源層あるいは信号配線と上記配線層内の電源配線
あるいは信号配線との接続用パッドを積層セラミック基
板表面に高密度に有したセラミック多層配線板に関する
ものである。
［従来の技術］
従来より、メツシュ状電源層等を有する積層セラミック
基板上に高密度配線の樹脂配線層を形成したセラミック
多層配線板が知られており、放熱性が良く高密度配線が
行える特長を生かし、チップ等の電子部品を実装する手
段として電子機器などの装置で広く利用されている。
基板上に高密度配線の樹脂配線層を形成したセラミック
多層配線板が知られており、放熱性が良く高密度配線が
行える特長を生かし、チップ等の電子部品を実装する手
段として電子機器などの装置で広く利用されている。
第４図は従来構造のセラミック多層配線板の断面図を示
し、第５図は第４図中のＡＡ’ 平面図を示している。
し、第５図は第４図中のＡＡ’ 平面図を示している。
図中、ｌは積層セラミック基板、Ｄ、Ｄ、、Ｄ、、Ｄ、
はメツシュ状電源層、Ｓは信号配線である。また、積層
セラミック基板ｌの周辺の３．４は、それぞれ入出力信
号端子および電源端子であり、ダイアホール２を経由し
て信号配線Ｓあるいはメツシュ状電源層ＤＩ−Ｄ４とに
接続される。５．６は、それぞれ信号配線パッド及び電
源配線パッドであり、ダイアホール２を経由して信号配
線Ｓあるいはメツシュ状電源層り、−Ｄ、に接続されて
いる。また７は積層セラミック基板１上に形成された樹
脂配線層であり、上記のパッド５．６を介して樹脂配線
層７内の電源配線あるいは高密度な信号配線が、積層セ
ラミック基板ｌのメツシュ状電源層Ｄ１〜Ｄ４あるいは
信号配線Ｓに接続されている（樹脂配線層７内の電源配
線あるいは信号配線は図示していない）。従来、第５図
に示すようなヴィアホール２間のピッチＰは、メツシュ
状電源層ＤＩｎ ＤＩ＋ Ｉ）、、 Ｉ）、のどの層に
おいても同一な構造となっていた。
はメツシュ状電源層、Ｓは信号配線である。また、積層
セラミック基板ｌの周辺の３．４は、それぞれ入出力信
号端子および電源端子であり、ダイアホール２を経由し
て信号配線Ｓあるいはメツシュ状電源層ＤＩ−Ｄ４とに
接続される。５．６は、それぞれ信号配線パッド及び電
源配線パッドであり、ダイアホール２を経由して信号配
線Ｓあるいはメツシュ状電源層り、−Ｄ、に接続されて
いる。また７は積層セラミック基板１上に形成された樹
脂配線層であり、上記のパッド５．６を介して樹脂配線
層７内の電源配線あるいは高密度な信号配線が、積層セ
ラミック基板ｌのメツシュ状電源層Ｄ１〜Ｄ４あるいは
信号配線Ｓに接続されている（樹脂配線層７内の電源配
線あるいは信号配線は図示していない）。従来、第５図
に示すようなヴィアホール２間のピッチＰは、メツシュ
状電源層ＤＩｎ ＤＩ＋ Ｉ）、、 Ｉ）、のどの層に
おいても同一な構造となっていた。
［発明が解決しようとする課題］
しかしながら、上記従来の技術におけるセラミック多層
配線板では、実装するチップの高密度化などに伴い、近
年ますます樹脂配線層７の配線密度が高密度になり、そ
のため信号配線パッド５のピッチを狭くして人出力信号
端子数３の数を増大させる場合、あるいは電源配線パッ
ド６のピッチを狭くして電源配線パッド６を高密度化さ
せる場合、従来の構造のままでは、メツシュ状電源層の
メツシュ幅Ｗが狭くなり、メツシュ状電源層の電気抵抗
が増大する結果、給電層として使用出来ないことにもな
ってしまう問題点があった。特に大電流が必要な装置あ
るいはセラミック多層配線板のサイズが大きい場合では
、致命的な問題となる。
配線板では、実装するチップの高密度化などに伴い、近
年ますます樹脂配線層７の配線密度が高密度になり、そ
のため信号配線パッド５のピッチを狭くして人出力信号
端子数３の数を増大させる場合、あるいは電源配線パッ
ド６のピッチを狭くして電源配線パッド６を高密度化さ
せる場合、従来の構造のままでは、メツシュ状電源層の
メツシュ幅Ｗが狭くなり、メツシュ状電源層の電気抵抗
が増大する結果、給電層として使用出来ないことにもな
ってしまう問題点があった。特に大電流が必要な装置あ
るいはセラミック多層配線板のサイズが大きい場合では
、致命的な問題となる。
即ち、クリアランスをＣ，ヴィアホール径をＶとすると
、メツシュ幅ＷはＷ＝Ｐ−２ＸＣ−Ｖであり、積層セラ
ミック基板ｌでは製造性の観点から、ピッチＰの大きさ
に関係なくクリアランスＣをある程度大きくする必要が
あり、またダイアホール２の径Ｖも層間接続抵抗の観点
及び製造性の点から、通常０．１８ｍａ＋以上で設計さ
れる。このため、ピッチＰを狭くすると急激にメツシュ
幅Ｗが小さくなってしまう。ちなみに、Ｃは０．２４ｍ
ｍ程度必要であり、ピッチＰを積層セラミック基板ｌの
製造限界に近い０ 、８ ｔａｒｓとすると、Ｗは０．
１４＋ａｍと狭いものになってしまう。ここで、積層セ
ラミック基板ｌの導体材料は、タングステンやモリブデ
ン等であり、抵抗率が大きいため特に電気抵抗が大きく
なる。
、メツシュ幅ＷはＷ＝Ｐ−２ＸＣ−Ｖであり、積層セラ
ミック基板ｌでは製造性の観点から、ピッチＰの大きさ
に関係なくクリアランスＣをある程度大きくする必要が
あり、またダイアホール２の径Ｖも層間接続抵抗の観点
及び製造性の点から、通常０．１８ｍａ＋以上で設計さ
れる。このため、ピッチＰを狭くすると急激にメツシュ
幅Ｗが小さくなってしまう。ちなみに、Ｃは０．２４ｍ
ｍ程度必要であり、ピッチＰを積層セラミック基板ｌの
製造限界に近い０ 、８ ｔａｒｓとすると、Ｗは０．
１４＋ａｍと狭いものになってしまう。ここで、積層セ
ラミック基板ｌの導体材料は、タングステンやモリブデ
ン等であり、抵抗率が大きいため特に電気抵抗が大きく
なる。
本発明は、上記問題点を解決するために創案されたもの
で、ヴィアホールビッチを高密度にする一方で、給電層
の電気抵抗を低減するセラミック多層配線板を提供する
ことを目的とする。
で、ヴィアホールビッチを高密度にする一方で、給電層
の電気抵抗を低減するセラミック多層配線板を提供する
ことを目的とする。
［課題を解決するための手段］
上記の目的を達成するための本発明のセラミック多層配
線板の構成は、 積層セラミック基板上にさらに配線層を有するセラミッ
ク多層配線板において、 前記積層セラミック基板内層には少なくとも２層以上の
メツシュ状電源層及び層間接続用ヴィアホールを有し、 前記積層セラミック基板表面の周辺部には入出力信号端
子及び電源端子を有し、 前記積層セラミック基板表面の内側領域には前記積層セ
ラミック基板の上に形成される配線層の信号配線及び電
源配線との接続用パッドを有し、前記積層セラミック基
板のメツシュ状電源層の層配置に対応して前記層間接続
用ヴィアホールのピッチを変えその広いピッチの該メツ
シュ状電源層を大電流用とすることを特徴とする。
線板の構成は、 積層セラミック基板上にさらに配線層を有するセラミッ
ク多層配線板において、 前記積層セラミック基板内層には少なくとも２層以上の
メツシュ状電源層及び層間接続用ヴィアホールを有し、 前記積層セラミック基板表面の周辺部には入出力信号端
子及び電源端子を有し、 前記積層セラミック基板表面の内側領域には前記積層セ
ラミック基板の上に形成される配線層の信号配線及び電
源配線との接続用パッドを有し、前記積層セラミック基
板のメツシュ状電源層の層配置に対応して前記層間接続
用ヴィアホールのピッチを変えその広いピッチの該メツ
シュ状電源層を大電流用とすることを特徴とする。
［作用コ
本発明は、一般に、必要な電源電流が電源種別毎に異な
ることに着目し、大電流が必要なメツシュ状電源層と大
電流が必要でないメツシュ状電源層とを層分けし、大電
流が必要なメツシュ状電源層のヴィアホールピッチを大
電流が必要でないメツシュ状電源層のヴィアホールピッ
チより大きくすることにより、全体としてヴィアホール
ピッチを小さくして高密度にした場合、大電流が必要な
メツシュ状電源層については大きいメッシュ幅を確保し
、給電層としての電気抵抗を低減する。
ることに着目し、大電流が必要なメツシュ状電源層と大
電流が必要でないメツシュ状電源層とを層分けし、大電
流が必要なメツシュ状電源層のヴィアホールピッチを大
電流が必要でないメツシュ状電源層のヴィアホールピッ
チより大きくすることにより、全体としてヴィアホール
ピッチを小さくして高密度にした場合、大電流が必要な
メツシュ状電源層については大きいメッシュ幅を確保し
、給電層としての電気抵抗を低減する。
［実施例コ
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第１図は本発明の一実施例の断面図を示し、第２図は第
１図中のＢＢ’平面図を示し、第３図は同じく第１図中
のＣＣ′平面図を示している。
１図中のＢＢ’平面図を示し、第３図は同じく第１図中
のＣＣ′平面図を示している。
第１図において、ｌは積層セラミック基板であり、その
積層セラミック基板ｌ内には複数層のメツシュ状電源層
Ｅ、Ｅ−，Ｅｓ、Ｄ４．Ｄｓを層分けして配置する。メ
ツシュ状電源層Ｅ、、Ｅｌ、Ｅｓは、積層セラミック基
板ｌの裏面側に配置し、大電流が必要な電源層として使
用する。一方、メッンユ状電源層Ｄ−、Ｄｓは、積層セ
ラミック基板ｌの表面側に配置し、大電流が必要でない
電源層として使用する。Ｓは積層セラミック基板ｌ内に
設けた信号配線である。３．４は、それぞれ積層セラミ
ック基板ｌの表面上の周辺に配置した人出力信号端子お
よび電源端子であり、ダイアホール２Ｓあるいは２Ｄ、
２Ｅを経由して信号配線Ｓあるいはメツシュ状電源層Ｅ
ｌ、Ｅｘ、Ｅｓ、Ｄ−、Ｄｓへ接続する。５は信号配線
パッド、６Ｄは小電流電源配線パッド、・６Ｅは大電流
電源配線パッドであり、それぞれヴィアホール２Ｓ、２
Ｄ、２Ｅを経由して信号配線Ｓあるいはメッンユ状電源
層Ｄ４Ｄ、あるいはメツシュ状電源層Ｅ 、Ｅ ｔ、
Ｅ ｓに接続する。７は積層セラミック基板ｌ上に形成
された樹脂配線層であり、上記の配線パッド５．６Ｄ。
積層セラミック基板ｌ内には複数層のメツシュ状電源層
Ｅ、Ｅ−，Ｅｓ、Ｄ４．Ｄｓを層分けして配置する。メ
ツシュ状電源層Ｅ、、Ｅｌ、Ｅｓは、積層セラミック基
板ｌの裏面側に配置し、大電流が必要な電源層として使
用する。一方、メッンユ状電源層Ｄ−、Ｄｓは、積層セ
ラミック基板ｌの表面側に配置し、大電流が必要でない
電源層として使用する。Ｓは積層セラミック基板ｌ内に
設けた信号配線である。３．４は、それぞれ積層セラミ
ック基板ｌの表面上の周辺に配置した人出力信号端子お
よび電源端子であり、ダイアホール２Ｓあるいは２Ｄ、
２Ｅを経由して信号配線Ｓあるいはメツシュ状電源層Ｅ
ｌ、Ｅｘ、Ｅｓ、Ｄ−、Ｄｓへ接続する。５は信号配線
パッド、６Ｄは小電流電源配線パッド、・６Ｅは大電流
電源配線パッドであり、それぞれヴィアホール２Ｓ、２
Ｄ、２Ｅを経由して信号配線Ｓあるいはメッンユ状電源
層Ｄ４Ｄ、あるいはメツシュ状電源層Ｅ 、Ｅ ｔ、
Ｅ ｓに接続する。７は積層セラミック基板ｌ上に形成
された樹脂配線層であり、上記の配線パッド５．６Ｄ。
６Ｅを介して、樹脂配線層７内の図示しない電源配線あ
るいは高密度な信号配線と、積層セラミック基板ｌの信
号線Ｓあるいはメツシュ状電源層Ｅ１＋ Ｅ２．Ｅ３．
Ｄ４．Ｄ５とを接続する。積層セラミック基板ｌの裏面
側に近い下層からのダイアホール２Ｄ、２Ｅ、２Ｓは、
その上層にメッンユ状電源層Ｅ、−Ｄ、がある場合には
その孔部を通って各端子３．４やパッド５．６Ｄ、６Ｅ
に達する。
るいは高密度な信号配線と、積層セラミック基板ｌの信
号線Ｓあるいはメツシュ状電源層Ｅ１＋ Ｅ２．Ｅ３．
Ｄ４．Ｄ５とを接続する。積層セラミック基板ｌの裏面
側に近い下層からのダイアホール２Ｄ、２Ｅ、２Ｓは、
その上層にメッンユ状電源層Ｅ、−Ｄ、がある場合には
その孔部を通って各端子３．４やパッド５．６Ｄ、６Ｅ
に達する。
第２図では積層セラミック基板ｉ内の裏面側に近いメツ
シュ状電源層Ｅ、の平面が示され、第３図では積層セラ
ミック基板ｌ内の表面側に近いメツシュ状電源層り、が
示されている。これらの園側に示すように本実施例では
、メツシュ状電源層Ｅｌ、Ｅ２．Ｅ３のヴィアホールピ
ッチＰｇをメツシュ状電源層Ｄ ４． Ｄ ｓのヴィア
ホールピッチＰ。
シュ状電源層Ｅ、の平面が示され、第３図では積層セラ
ミック基板ｌ内の表面側に近いメツシュ状電源層り、が
示されている。これらの園側に示すように本実施例では
、メツシュ状電源層Ｅｌ、Ｅ２．Ｅ３のヴィアホールピ
ッチＰｇをメツシュ状電源層Ｄ ４． Ｄ ｓのヴィア
ホールピッチＰ。
の２倍とする。
以上のように構成した実施例の作用を述べる。
本実施例は、電源電流が電源種別によって異なる点に着
目し、大電流が必要な１Ｅ源層として、ヴィアホールピ
ッチＰＥを広く取り積層セラミック基板１の表面側であ
る下層に配置したメツシュ状電源層Ｅ、、 Ｅ、、Ｅ、
を用い、大電流が必要でない電源層として、ヴィアホー
ルピッチＰＤを狭く取り、積層セラミック基板Ｉ内の表
面側である上層に配置したメッンユ状電源層Ｄ４．Ｄｓ
を用いる。
目し、大電流が必要な１Ｅ源層として、ヴィアホールピ
ッチＰＥを広く取り積層セラミック基板１の表面側であ
る下層に配置したメツシュ状電源層Ｅ、、 Ｅ、、Ｅ、
を用い、大電流が必要でない電源層として、ヴィアホー
ルピッチＰＤを狭く取り、積層セラミック基板Ｉ内の表
面側である上層に配置したメッンユ状電源層Ｄ４．Ｄｓ
を用いる。
コレにより、メツシュ状電源層り、、Ｄ、は、そのヴィ
アホールビッチＰｆ、を狭くすることによる電気抵抗の
増加の影響が、小電流であることから少なくなり、ヴィ
アホールピッチの高密度化に対応することが可能になる
。この場合、第１図に示す信号配線Ｓを積層セラミック
基板ｌの表面側に配置すれば、ヴィアホールピッチ２Ｓ
のピッチを狭くし、高密度に信号配線パッド５及び入出
力信号端子３を設けることが可能である。一方、メツシ
ュ状電源層Ｅ ｌ＋ Ｅ ｔ、 Ｅ 、は、ヴィアホー
ルビッチＰｇがＰｏの２倍であることから、Ｐａを小さ
くしても、そのメツシュ幅Ｗ０が従来よりも十分広くな
り、その電気抵抗を大幅に低減することが可能になり、
大電流用の電源層として好適なものとなる。これを具体
例で示すと、クリアランスＣが０．２４ｍ＋、ヴィアホ
ール径Ｖが０ 、１８ ｍｍ＋、信号配線パッド５のピ
ッチすなわちメツシュ状電源層Ｄ ４． Ｄ ｓのヴィ
アホールピッチＰｏが０ 、８ ＋＋＋＋＋＋の場合、
上に述べた様に、メツシュ状電源層の配置を工夫して、
メツシュ状電源層Ｅ、、Ｅ、、Ｅ、のダイアホールビＰ
Ｅを２倍の１ 、６ ｍｍとするだけで、メッシュ状１
１＆源層Ｄ ４． Ｄ ｓのメツシュ幅ＷＤ（＝Ｐａ
２ＸＣＶ）に比較してメツシュ状電源層Ｅ、、Ｅ、、
Ｅ、のメツシュ幅Ｗ ｔ （＝ Ｐ Ｅ ２ Ｘ Ｃ
−Ｖ）を７倍も大きく出来、電気抵抗をｌ／７と大幅に
低減できる。
アホールビッチＰｆ、を狭くすることによる電気抵抗の
増加の影響が、小電流であることから少なくなり、ヴィ
アホールピッチの高密度化に対応することが可能になる
。この場合、第１図に示す信号配線Ｓを積層セラミック
基板ｌの表面側に配置すれば、ヴィアホールピッチ２Ｓ
のピッチを狭くし、高密度に信号配線パッド５及び入出
力信号端子３を設けることが可能である。一方、メツシ
ュ状電源層Ｅ ｌ＋ Ｅ ｔ、 Ｅ 、は、ヴィアホー
ルビッチＰｇがＰｏの２倍であることから、Ｐａを小さ
くしても、そのメツシュ幅Ｗ０が従来よりも十分広くな
り、その電気抵抗を大幅に低減することが可能になり、
大電流用の電源層として好適なものとなる。これを具体
例で示すと、クリアランスＣが０．２４ｍ＋、ヴィアホ
ール径Ｖが０ 、１８ ｍｍ＋、信号配線パッド５のピ
ッチすなわちメツシュ状電源層Ｄ ４． Ｄ ｓのヴィ
アホールピッチＰｏが０ 、８ ＋＋＋＋＋＋の場合、
上に述べた様に、メツシュ状電源層の配置を工夫して、
メツシュ状電源層Ｅ、、Ｅ、、Ｅ、のダイアホールビＰ
Ｅを２倍の１ 、６ ｍｍとするだけで、メッシュ状１
１＆源層Ｄ ４． Ｄ ｓのメツシュ幅ＷＤ（＝Ｐａ
２ＸＣＶ）に比較してメツシュ状電源層Ｅ、、Ｅ、、
Ｅ、のメツシュ幅Ｗ ｔ （＝ Ｐ Ｅ ２ Ｘ Ｃ
−Ｖ）を７倍も大きく出来、電気抵抗をｌ／７と大幅に
低減できる。
なお、本実施例では、電源層のメツシュ形状を正方形と
しているが、円形等でも本発明の効果が損なわれること
が無いことは言うまでもない。また、電源層にはＧＮＤ
（グランド）層をも含むものである。さらに、積層セ
ラミック基板ｉ上に形成される配線層の例として、樹脂
配線層７をとりあげているが、セラミック配線層等の他
の配線層でもかまわない。このように、本発明はその主
旨に沿って種々に応用され、種々の実施態様を取り得る
ものである。
しているが、円形等でも本発明の効果が損なわれること
が無いことは言うまでもない。また、電源層にはＧＮＤ
（グランド）層をも含むものである。さらに、積層セ
ラミック基板ｉ上に形成される配線層の例として、樹脂
配線層７をとりあげているが、セラミック配線層等の他
の配線層でもかまわない。このように、本発明はその主
旨に沿って種々に応用され、種々の実施態様を取り得る
ものである。
［発明の効果］
以上の説明で明らかなように、本発明のセラミック多層
配線板によれば、メツシュ状電源層の層配置に対応して
層間接続用のヴィアホールピッチを変え、広いヴィアホ
ールピッチのメツシュ状電源層を大電流用とすることで
、大電流の電源層の電気抵抗を低減することができると
ともに、狭いヴィアホールピッチのメツシュ状電源層に
よりヴィアホールピッチの高密度化に対応することがで
きる。
配線板によれば、メツシュ状電源層の層配置に対応して
層間接続用のヴィアホールピッチを変え、広いヴィアホ
ールピッチのメツシュ状電源層を大電流用とすることで
、大電流の電源層の電気抵抗を低減することができると
ともに、狭いヴィアホールピッチのメツシュ状電源層に
よりヴィアホールピッチの高密度化に対応することがで
きる。
第１図は本発明の一実施例を示す断面図、第２図は第１
図の実施例のＢＢ’平面図、第３図は第１図の実施例Ｃ
Ｃ′平面図、第４図は従来例の断面図、第５図は第４図
の従来例のＡＡ’ 平面図である。 ｌ・・・積層セラミック基板、２Ｅ、２Ｄ、２Ｓ・・・
ヴィアホール、３・・・入出力信号端子、４・・・電源
端子、５・・・信号配線パッド、６Ｄ、６Ｅ・・−・電
源配線パッド、７・・・樹脂配線層、Ｅ、、Ｅｔ、Ｅ、
・・・ヴィアホールピッヂの広いメツシュ状電源層、Ｄ
４Ｄ、・・・ヴィアホールピッチの狭いメツシュ状電源
層。
図の実施例のＢＢ’平面図、第３図は第１図の実施例Ｃ
Ｃ′平面図、第４図は従来例の断面図、第５図は第４図
の従来例のＡＡ’ 平面図である。 ｌ・・・積層セラミック基板、２Ｅ、２Ｄ、２Ｓ・・・
ヴィアホール、３・・・入出力信号端子、４・・・電源
端子、５・・・信号配線パッド、６Ｄ、６Ｅ・・−・電
源配線パッド、７・・・樹脂配線層、Ｅ、、Ｅｔ、Ｅ、
・・・ヴィアホールピッヂの広いメツシュ状電源層、Ｄ
４Ｄ、・・・ヴィアホールピッチの狭いメツシュ状電源
層。
Claims (1)
- （１）積層セラミック基板上にさらに配線層を有するセ
ラミック多層配線板において、 前記積層セラミック基板内層には少なくとも２層以上の
メッシュ状電源層及び層間接続用ヴィアホールを有し、 前記積層セラミック基板表面の周辺部には入出力信号端
子及び電源端子を有し、 前記積層セラミック基板表面の内側領域には前記積層セ
ラミック基板の上に形成される配線層の信号配線及び電
源配線との接続用パッドを有し、前記積層セラミック基
板のメッシュ状電源層の層配置に対応して前記層間接続
用ヴィアホールのピッチを変えその広いピッチの該メッ
シュ状電源層を大電流用とすることを特徴とするセラミ
ック多層配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17157289A JP2664485B2 (ja) | 1989-07-03 | 1989-07-03 | セラミック多層配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17157289A JP2664485B2 (ja) | 1989-07-03 | 1989-07-03 | セラミック多層配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0336791A true JPH0336791A (ja) | 1991-02-18 |
| JP2664485B2 JP2664485B2 (ja) | 1997-10-15 |
Family
ID=15925636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17157289A Expired - Fee Related JP2664485B2 (ja) | 1989-07-03 | 1989-07-03 | セラミック多層配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664485B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828773A (en) * | 1996-01-26 | 1998-10-27 | Harris Corporation | Fingerprint sensing method with finger position indication |
| US5862248A (en) * | 1996-01-26 | 1999-01-19 | Harris Corporation | Integrated circuit device having an opening exposing the integrated circuit die and related methods |
| US5963679A (en) * | 1996-01-26 | 1999-10-05 | Harris Corporation | Electric field fingerprint sensor apparatus and related methods |
| US6181807B1 (en) | 1996-01-23 | 2001-01-30 | Authentec, Inc. | Methods and related apparatus for fingerprint indexing and searching |
| EP1137333A4 (en) * | 1998-09-17 | 2004-03-24 | Ibiden Co Ltd | COMPLEX STRUCTURED PCB |
| JP2008305944A (ja) * | 2007-06-07 | 2008-12-18 | Denso Corp | セラミック積層配線基板 |
| US10212805B2 (en) | 2016-12-27 | 2019-02-19 | Fujitsu Limited | Printed circuit board and electric device |
-
1989
- 1989-07-03 JP JP17157289A patent/JP2664485B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181807B1 (en) | 1996-01-23 | 2001-01-30 | Authentec, Inc. | Methods and related apparatus for fingerprint indexing and searching |
| US5828773A (en) * | 1996-01-26 | 1998-10-27 | Harris Corporation | Fingerprint sensing method with finger position indication |
| US5862248A (en) * | 1996-01-26 | 1999-01-19 | Harris Corporation | Integrated circuit device having an opening exposing the integrated circuit die and related methods |
| US5956415A (en) * | 1996-01-26 | 1999-09-21 | Harris Corporation | Enhanced security fingerprint sensor package and related methods |
| US5963679A (en) * | 1996-01-26 | 1999-10-05 | Harris Corporation | Electric field fingerprint sensor apparatus and related methods |
| EP1137333A4 (en) * | 1998-09-17 | 2004-03-24 | Ibiden Co Ltd | COMPLEX STRUCTURED PCB |
| EP1868423A1 (en) * | 1998-09-17 | 2007-12-19 | Ibiden Co., Ltd. | Multilayer build-up wiring board |
| JP2008305944A (ja) * | 2007-06-07 | 2008-12-18 | Denso Corp | セラミック積層配線基板 |
| US10212805B2 (en) | 2016-12-27 | 2019-02-19 | Fujitsu Limited | Printed circuit board and electric device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2664485B2 (ja) | 1997-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0176245B1 (en) | Multilayer wiring substrate | |
| US6888240B2 (en) | High performance, low cost microelectronic circuit package with interposer | |
| JP2559954B2 (ja) | 階段状多層相互接続装置 | |
| US5841191A (en) | Ball grid array package employing raised metal contact rings | |
| US6492620B1 (en) | Equipotential fault tolerant integrated circuit heater | |
| US4538143A (en) | Light-emitting diode displayer | |
| JP2664485B2 (ja) | セラミック多層配線板 | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JPH10214928A (ja) | プリント配線板 | |
| JPH09246684A (ja) | Ｂｇａ実装構造 | |
| CN110402022A (zh) | 一种pcb板及终端 | |
| JP2629908B2 (ja) | 多層配線基板の給電構造 | |
| JPH05102621A (ja) | 導電パターン | |
| JPH09312478A (ja) | 多層配線基板 | |
| JPH08162767A (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JP2646710B2 (ja) | Ｓｏｐ型ｓｍｄの両面実装プリント板 | |
| JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
| JP2010010413A (ja) | 多層プリント配線基板、及び多層プリント配線基板装置 | |
| JPS6369258A (ja) | 多層配線基板 | |
| JP3510475B2 (ja) | 変換モジュール | |
| JP2828752B2 (ja) | 混成集積回路装置 | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPS6225437A (ja) | 多層配線基板 | |
| JPH0478014B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |