JPH0336939Y2

JPH0336939Y2 -

Info

Publication number: JPH0336939Y2
Application number: JP16559180U
Authority: JP
Priority date: 1980-11-19
Filing date: 1980-11-19
Publication date: 1991-08-05
Also published as: JPS5788083U

Description

【考案の詳細な説明】本考案は半導体素子の負荷試験に用いられる半
導体素子試験装置に関する。

従来、半導体素子、例えばダイオードの動作試
験においては、第１図に示すように、交流電源１
と直流電源２とを直列に接続し、さらに、固定抵
抗３と可変抵抗４とを介して被試験ダイオード５
に試験電圧を加えるようにした試験装置が用いら
れていた。この試験装置では、交流電源１の正の
半周期では、交流電源１の出力ｅと直流電源２の
出力Ｅとは反対極性のため、その差電圧（ｅ−
Ｅ）がダイオード５のアノード・カソード間に加
えられ、交流電圧ｅが直流電圧Ｅよりも大きい位
相範囲ではダイオード５に固定抵抗３と可変抵抗
４で規制された順方向電流が流れ、通電試験が行
われる。

一方、交流電源１の負の半周期では、交流電圧
ｅと直流電圧Ｅとは同一極性のため、和の電圧
（ｅ＋Ｅ）がダイオード５のアノード・カソード
間に逆方向に加えられ、耐電圧試験が行われる。

このような従来の試験装置では、交流電源１と
直流電源２の出力として、耐電圧試験用の高電圧
の少くとも1/2以上の高電圧が必要であり、かつ、
通電試験時の電流を流すための電流容量をもたね
ばならないので、重量、容積共に大きくなり、そ
れに伴なつて設備費用運転経費共に増大するとい
う欠点があつた。

本考案の目的は、電力容量の小さい電源でもつ
て、なお従来通りの動作試験を行なうことができ
るようにした。経済的な半導体素子試験装置を提
供するにある。

本考案の半導体素子試験装置は、正または負の
半周期の一方の半周期だけ出力するようにサイリ
スタが直列に接続された通電試験用の低電圧を出
力する第１の変圧器と、前記第１の変圧器に対し
他方の半周期だけ出力するように整流器が直列に
接続され、さらに前記第１の変圧器の出力端子に
同相関係で並列に接続され、耐電圧試験用の高電
圧を出力する第２の変圧器と、前記第１と第２の
変圧器の並列接続の出力端子間に接続された電流
制御用トランジスタおよびこのトランジスタと直
列な被試験用半導体素子が接続される一対の接続
端子とを含む構成を有する。

つぎに本考案を実施例により説明する。

第２図は本考案の一実施例を示す回路図であ
る。

第２図において、順方向通電試験用の低電圧を
出力する第１の変圧器６の出力端子Ａ，Ｂには、
第３図ｂに示す通電試験用の正弦波電圧２３を出
力する。また、耐電圧試験用の高圧の第２の変圧
器７の出力端子Ｃ，Ｄには、第３図ｃに示す耐電
圧試験用の正弦波電圧２４を出力する。なお、両
出力電圧２３と２４は同相で端子Ｅと端子Ｈにお
いて並列に接続されている。これら両出力電圧
は、被試験ホトサイリスタカツプラ１３をそれぞ
れに含むブロツクK₁，K₂…に加えられる。そし
て、被試験ホトサイリスタカプラ１３内の発光ダ
イオード１５には、直流バイアス電源２０から、
第３図ａに示す順方向直流電圧２２を印加してお
く。この状態で第１の変圧器６に接続した制御用
サイリスタ８のゲートにゲート信号発生器１８か
らゲートトリガ信号を印加することにより制御用
サイリスタ８をオンさせ、端子Ａ→サイリスタ８
→ホトサイリスタ１４→トランジスタ１２のコレ
クタ→同エミツタ→端子Ｈなる回路に第１の変圧
器６により電流を流し、被試験ホトサイリスタカ
プラ１３内のホトサイリスタ１４の順方向通電試
験を行なう。なお、この時、被試験ホトサイリス
タ１４のカソードに接続した制御用トランジスタ
１２のベース電圧を可変抵抗器１１により可変す
ることによつて被試験ホトサイリスタ１４の順方
向通電電流を可変出来る。また、制御用サイリス
タ８に逆バイアスが印加されると、制御用サイリ
スタ８はオフし、端子Ａ→端子Ｅ→被試験ホトサ
イリスタのアノード→同カソード→トランジスタ
１２のエミツタ端子Ｇ→端子Ｈ→端子Ｂなる順方
向通電回路は断となる。それと共に、端子Ｃと端
子Ｅとの間に接続された高耐圧ダイオード９も導
通方向となり、端子Ｄ→端子Ｈ→ダイオード１７
→被試験ホトサイリスタ１４のカソード→同アノ
ード→端子Ｅ→ダイオード９→端子Ｃなる回路に
第２の変圧器７により被試験ホトサイリスタ１４
に高電圧が印加される。なお、この時、制御用ト
ランジスタ１２のベースから抵抗を通して接続し
た電流阻止用ダイオード１０により制御用トラン
ジスタ１２のコレクタ、ベース間のブレークダウ
ンを阻止し、更に、制御用トランジスタ１２のコ
レクタに接続したバイパス用ダイオード１７によ
り余分な電圧降下を防ぎ耐電圧試験用電源の出力
電圧にほぼ等しい高電圧を被試験ホトサイリスタ
１４に印加することができる。

以上のようにして、被試験ホトサイリスタ１４
のアノード・カソード間に第３図ｄに示す２５，
２６の様な電圧が印加され、同２５の出力位相が
正の半周期の部分で通電試験を同２６の負の半周
期の部分で耐圧試験を交互に半波ずつ行にうこと
が出来る。

なお、上例は被試験半導体素子としてホトサイ
リスタカツプラの試験について述べたが、サイリ
スタを被試験半導体素子とする場合は、本試験サ
イリスタをターンオンさせるゲートトリガ回路を
追加することによりサイリスタの負荷試験が可能
となる。

上述のとおり、本考案によれば、電源として二
つの位相の合つた正弦波を出力する低圧と高圧の
変圧器を使用し、通電試験用は大電流低電圧容量
であり、他方の耐電圧試験用は小電流高電圧容量
のものを使用し、正弦波の半波毎に通電および耐
電圧試験が行える。そして電源の電力容量として
は小容量のもので済ませることができるので、従
来のものに比べ設備費、運用費共に節減すること
ができる。

【図面の簡単な説明】

第１図は従来の半導体素子試験装置の回路図、
第２図は本考案の一実施例の回路図、第３図は第
２図の実施例の動作を説明するための波形図であ
る。１…交流電源、２…直流電源、５…被試験ダイ
オード、６…通電試験用第１の変圧器、７…耐電
圧試験用第２の変圧器、８…低電圧出力用サイリ
スタ、９…高電圧出力用ダイオード、１０…ブレ
ークダウン阻止用ダイオード、１２…制御用トラ
ンジスタ、１３…被試験用ホトサイリスタカツプ
ラ、１４…ホトサイリスタ、１５…ホトカツプラ
のLED、１７…バイパス用ダイオード、１８…
トリガ回路、２０…バイアス直流電源。

Claims

【実用新案登録請求の範囲】

正および負の半周期の一方の半周期だけ通電試
験用の低電圧を出力する第１の手段と、前記第１
の手段の出力端子に並列接続され前記正および負
の半周期の他方の半周期だけ耐電圧試験用の高電
圧を出力する第２の手段と、前記第１および第２
の手段の並列接続の出力端子間に接続された電流
制御用トランジスタおよび被試験半導体素子の直
列回路と、前記第１の手段が前記低電圧を出力す
るときは前記トランジスタを導通させ前記第２の
手段が前記高電圧を出力するときは前記トランジ
スタを遮断せしめる第３の手段と、前記トランジ
スタに並列に結合され前記第２の手段が前記高電
圧を出力するときに導通するダイオードとを含む
半導体素子試験装置。