JPH0339950Y2 - - Google Patents
Info
- Publication number
- JPH0339950Y2 JPH0339950Y2 JP5817486U JP5817486U JPH0339950Y2 JP H0339950 Y2 JPH0339950 Y2 JP H0339950Y2 JP 5817486 U JP5817486 U JP 5817486U JP 5817486 U JP5817486 U JP 5817486U JP H0339950 Y2 JPH0339950 Y2 JP H0339950Y2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- flip
- flop
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000630 rising effect Effects 0.000 claims description 23
- 238000000605 extraction Methods 0.000 claims description 8
- 239000000284 extract Substances 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000007704 transition Effects 0.000 description 11
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案はデータ伝送ケーブルに接続されデータ
を受信する受信装置に関し、特にデータ受信の誤
り発生の検出を改良したものである。
を受信する受信装置に関し、特にデータ受信の誤
り発生の検出を改良したものである。
（従来の技術）
ケーブルを用いてデータ伝送を行う場合、周波
数偏移変調（frequency shift keying，FSK）信
号などのように直流成分を含まない電気信号を用
いることがある。この様な位相同期FSK信号は、
ビツトの境に必ずレベル遷移があり、データに応
じてビツトの真ん中のレベル遷移の有無が定まる
もので、例えばIEEE802.4に規定されている。
数偏移変調（frequency shift keying，FSK）信
号などのように直流成分を含まない電気信号を用
いることがある。この様な位相同期FSK信号は、
ビツトの境に必ずレベル遷移があり、データに応
じてビツトの真ん中のレベル遷移の有無が定まる
もので、例えばIEEE802.4に規定されている。
このようなデータ伝送に於いて、情報伝送の信
頼性を確保するために誤り制御が行われている。
誤り制御は、例えば横河技報Vol.21（1977）p.11
に記載されているように、CRCチエツクやパリ
テイチエツクがある。
頼性を確保するために誤り制御が行われている。
誤り制御は、例えば横河技報Vol.21（1977）p.11
に記載されているように、CRCチエツクやパリ
テイチエツクがある。
（考案が解決しようとする問題点）
しかしながら、CRCチエツクやパリテイチエ
ツクは一旦データを受け取つた後に判断をするの
では、複数ビツトの伝送誤まりに際し、誤まりを
検出できぬ問題点があつた。
ツクは一旦データを受け取つた後に判断をするの
では、複数ビツトの伝送誤まりに際し、誤まりを
検出できぬ問題点があつた。
本考案はこのような問題点を解決したもので、
データのビツト情報の誤り検出を確実に行うよう
にした情報受信装置を実現することを目的とす
る。
データのビツト情報の誤り検出を確実に行うよう
にした情報受信装置を実現することを目的とす
る。
（問題点を解決するための手段）
このような目的を達成する本考案は、位相同期
FSK信号をＨ、Ｌのデジタル信号に変換するコ
ンパレータと、位相同期FSK信号の周期前半の
予め定められた位相角でＬからＨに変化し、この
位相角と180°離れた位相角でＬからＨに戻る第１
のクロツク、及びこの第１のクロツクと逆位相の
第２のクロツクを前記位相同期FSK信号から抽
出するクロツク抽出回路と、前記第１のクロツク
の立上り若しくは立下りにより前記コンパレータ
の出力信号をラツチする第１のフリツプフロツプ
と、前記第１のフリツプフロツプで第１のクロツ
クの立上りを用いているときは前記第２のクロツ
クの立上りのタイミングを用い、立下りを用いて
いるときは前記第２のクロツクの立下りのタイミ
ングを用いて前記コンパレータの出力信号をラツ
チする第２のフリツプフロツプと、前記第１及び
第２のフリツプフロツプの出力信号の排他論理和
を、前記位相同期FSK信号よりも僅かに遅れた
位相で出力するゲートと、前記第１のクロツクの
立上り若しくは立下りにより前記ゲートの出力信
号をラツチして復調する第３のフリツプフロツプ
と、前記第３のフリツプフロツプで第１のクロツ
クの立上りを用いているときは前記第２のクロツ
クの立上りのタイミングを用い、立下りを用いて
いるときは前記第２のクロツクの立下りのタイミ
ングを用いて前記ゲートの出力信号をラツチして
エラー発生を検出する第４のフリツプフロツプと
を有することを特徴としている。
FSK信号をＨ、Ｌのデジタル信号に変換するコ
ンパレータと、位相同期FSK信号の周期前半の
予め定められた位相角でＬからＨに変化し、この
位相角と180°離れた位相角でＬからＨに戻る第１
のクロツク、及びこの第１のクロツクと逆位相の
第２のクロツクを前記位相同期FSK信号から抽
出するクロツク抽出回路と、前記第１のクロツク
の立上り若しくは立下りにより前記コンパレータ
の出力信号をラツチする第１のフリツプフロツプ
と、前記第１のフリツプフロツプで第１のクロツ
クの立上りを用いているときは前記第２のクロツ
クの立上りのタイミングを用い、立下りを用いて
いるときは前記第２のクロツクの立下りのタイミ
ングを用いて前記コンパレータの出力信号をラツ
チする第２のフリツプフロツプと、前記第１及び
第２のフリツプフロツプの出力信号の排他論理和
を、前記位相同期FSK信号よりも僅かに遅れた
位相で出力するゲートと、前記第１のクロツクの
立上り若しくは立下りにより前記ゲートの出力信
号をラツチして復調する第３のフリツプフロツプ
と、前記第３のフリツプフロツプで第１のクロツ
クの立上りを用いているときは前記第２のクロツ
クの立上りのタイミングを用い、立下りを用いて
いるときは前記第２のクロツクの立下りのタイミ
ングを用いて前記ゲートの出力信号をラツチして
エラー発生を検出する第４のフリツプフロツプと
を有することを特徴としている。
（作用）
クロツク抽出回路は位相同期FSK信号を第１
及び第２のフリツプフロツプがラツチするタイミ
ングを与える。第３のフリツプフロツプは位相同
期FSK信号を復号する。第４のフリツプフロツ
プは位相同期FSK信号に生じたビツト誤りを検
出する。
及び第２のフリツプフロツプがラツチするタイミ
ングを与える。第３のフリツプフロツプは位相同
期FSK信号を復号する。第４のフリツプフロツ
プは位相同期FSK信号に生じたビツト誤りを検
出する。
（実施例）
以下図面を用いて本考案を説明する。
第１図は本考案の一実施例を示す構成ブロツク
図である。図において、１は位相同期FSK信号
を構成する入力アナログ信号をＨ，Ｌのデジタル
信号に変換するコンパレータCOMPである。こ
こに位相同期FSK信号とは、ビツトとビツトの
境に必ずレベル遷移があり、かつビツトの全周期
を360゜としたとき180゜の位置におけるレベル遷移
の有無によつてビツトの“１”，“０”をあらわ
すものをいう。２は周波数ビツトレートと同一
で、デユーテイ比50％のクロツクを発生するクロ
ツク抽出回路で、COMP１より信号を入力し位
相同期FSK信号の90゜の位置でＬからＨに変化し、
270゜の位置でＨからＬに戻る第１のクロツクCLK
と、この第１のクロツクCLKと逆位相の第２の
クロツクを抽出する。尚、この90゜と270゜は
設計の便宜上設けたものであり、0゜を越え180゜未
満（周期の前半）及びこれと180゜離れた位相角で
あれば、任意の予め定められた位相で良い。クロ
ツク抽出回路２はLCタンク回路またはPLL回路
（フエーズロツクループ）により構成され、例え
ば受信アナログ信号の先頭にビツトの180゜の位置
にレベル遷移を有せず、360゜の位置にのみレベル
遷移を有するようなトレーニング信号部を設け、
クロツク抽出回路２が正しい位相を検出できるよ
うにする。
図である。図において、１は位相同期FSK信号
を構成する入力アナログ信号をＨ，Ｌのデジタル
信号に変換するコンパレータCOMPである。こ
こに位相同期FSK信号とは、ビツトとビツトの
境に必ずレベル遷移があり、かつビツトの全周期
を360゜としたとき180゜の位置におけるレベル遷移
の有無によつてビツトの“１”，“０”をあらわ
すものをいう。２は周波数ビツトレートと同一
で、デユーテイ比50％のクロツクを発生するクロ
ツク抽出回路で、COMP１より信号を入力し位
相同期FSK信号の90゜の位置でＬからＨに変化し、
270゜の位置でＨからＬに戻る第１のクロツクCLK
と、この第１のクロツクCLKと逆位相の第２の
クロツクを抽出する。尚、この90゜と270゜は
設計の便宜上設けたものであり、0゜を越え180゜未
満（周期の前半）及びこれと180゜離れた位相角で
あれば、任意の予め定められた位相で良い。クロ
ツク抽出回路２はLCタンク回路またはPLL回路
（フエーズロツクループ）により構成され、例え
ば受信アナログ信号の先頭にビツトの180゜の位置
にレベル遷移を有せず、360゜の位置にのみレベル
遷移を有するようなトレーニング信号部を設け、
クロツク抽出回路２が正しい位相を検出できるよ
うにする。
３は第１のクロツクCLKの立上りにより
COMP１の出力信号をラツチする第１のフリツ
プフロツプFF１、４は第２のクロツクの立
上りによりCOMP１の出力信号をラツチする第
２のフリツプフロツプFF２、５はFF１とFF２
の出力信号の排他論理和を出力するゲートで、同
期FSK信号よりも僅かに遅れた位相で出力する。
６は第１のクロツクCLKの立上りによりゲート
５の出力信号をラツチする第３のフリツプフロツ
プFF３で、位相同期FSK信号をデジタル信号に
復調する。７は第２のクロツクの立上りに
よりゲート５の出力信号をラツチする第４のフリ
ツプフロツプFF４で、位相同期FSK信号に生じ
たエラーを検出する。尚、上記フリツプフロツプ
FF１〜４は例えばＤタイプで構成され、立上り
エツジでデータ入力をラツチしているが、立下り
エツジでラツチしてもよい。
COMP１の出力信号をラツチする第１のフリツ
プフロツプFF１、４は第２のクロツクの立
上りによりCOMP１の出力信号をラツチする第
２のフリツプフロツプFF２、５はFF１とFF２
の出力信号の排他論理和を出力するゲートで、同
期FSK信号よりも僅かに遅れた位相で出力する。
６は第１のクロツクCLKの立上りによりゲート
５の出力信号をラツチする第３のフリツプフロツ
プFF３で、位相同期FSK信号をデジタル信号に
復調する。７は第２のクロツクの立上りに
よりゲート５の出力信号をラツチする第４のフリ
ツプフロツプFF４で、位相同期FSK信号に生じ
たエラーを検出する。尚、上記フリツプフロツプ
FF１〜４は例えばＤタイプで構成され、立上り
エツジでデータ入力をラツチしているが、立下り
エツジでラツチしてもよい。
このように構成された装置の動作を第２図に基
づいて説明する。第２図は信号のタイムチヤート
で、ａはCOMP１の出力信号、ｂは第１のクロ
ツクCLK、ｃは第２のクロツク、ｄはFF１
の出力信号、ｅはFF２の出力信号、ｆはゲート
５の出力信号、ｇはFF３の出力した復調信号、
ｈはFF４の出力したエラー信号である。
づいて説明する。第２図は信号のタイムチヤート
で、ａはCOMP１の出力信号、ｂは第１のクロ
ツクCLK、ｃは第２のクロツク、ｄはFF１
の出力信号、ｅはFF２の出力信号、ｆはゲート
５の出力信号、ｇはFF３の出力した復調信号、
ｈはFF４の出力したエラー信号である。
図において、Ｔは１ビツト時間である。
COMP１の出力信号は0゜でＬからＨに立上り
（）、180゜でＨからＬに立下り（）、360゜で再
びＬからＨに立上つている（）。すると、クロ
ツク抽出回路は、90゜および270゜の位置でレベル
遷移を生ずるクロツクCLK、を発生する
（、）。FF１はCLKの立上りでCOMP１の
出力信号Ｈを出力し（）、FF２はの立上
りでCOMP１の出力信号Ｌを出力する（）。
ゲート５はCOMP１の出力信号より時間τだけ
遅れて出力し、FF３はCLKの立上りでゲート
５の出力をラツチ（）、FF４はの立上り
でゲート５の出力をラツチし、Ｈを出力する
（）。
COMP１の出力信号は0゜でＬからＨに立上り
（）、180゜でＨからＬに立下り（）、360゜で再
びＬからＨに立上つている（）。すると、クロ
ツク抽出回路は、90゜および270゜の位置でレベル
遷移を生ずるクロツクCLK、を発生する
（、）。FF１はCLKの立上りでCOMP１の
出力信号Ｈを出力し（）、FF２はの立上
りでCOMP１の出力信号Ｌを出力する（）。
ゲート５はCOMP１の出力信号より時間τだけ
遅れて出力し、FF３はCLKの立上りでゲート
５の出力をラツチ（）、FF４はの立上り
でゲート５の出力をラツチし、Ｈを出力する
（）。
このようにして、180゜の位置にレベル遷移を有
するCOMP１の出力信号に対し、FF３から対
応する復調された信号′が出力される。また、、
180゜の位置にレベル遷移を有しないCOMP１の出
力信号，に対応して、FF３から復調された
信号′，′が出力されると共に、FF４の出力
がＨとなつてエラーがないことを知らせている。
するCOMP１の出力信号に対し、FF３から対
応する復調された信号′が出力される。また、、
180゜の位置にレベル遷移を有しないCOMP１の出
力信号，に対応して、FF３から復調された
信号′，′が出力されると共に、FF４の出力
がＨとなつてエラーがないことを知らせている。
次に位相同期FSK信号にエラーが発生した場
合には、例えばCOMP１の出力信号のように
なる。正常な通信であれば破線に示す位置でレ
ベル遷移があるべきであるが、ノイズの混入等に
より実線で示す位置（90゜から180゜の間）にレ
ベル遷移が生ずる。第１のクロツクCLKが立上
り、FF１の出力信号はエラーを有するCOMP
１の出力によりＬとなる（）。他方第２のクロ
ツクが立上り、FF２の出力信号はＬとな
り、時間τ遅れてゲート５の出力が論理演算の結
果Ｌとなる。本来、点における値はＨであるべ
きなのに、ＬになつているためFF４の出力が立
上りに対応してＬとなり（Ｑ）、エラー発生が
報告される。その後第１のクロツクCLKの立上
りによつて、FF３からCOMP１の出力信に
対応する復調信号′が出力される（）が、FF
４の出力がＬになつているでエラーであることが
わかる。
合には、例えばCOMP１の出力信号のように
なる。正常な通信であれば破線に示す位置でレ
ベル遷移があるべきであるが、ノイズの混入等に
より実線で示す位置（90゜から180゜の間）にレ
ベル遷移が生ずる。第１のクロツクCLKが立上
り、FF１の出力信号はエラーを有するCOMP
１の出力によりＬとなる（）。他方第２のクロ
ツクが立上り、FF２の出力信号はＬとな
り、時間τ遅れてゲート５の出力が論理演算の結
果Ｌとなる。本来、点における値はＨであるべ
きなのに、ＬになつているためFF４の出力が立
上りに対応してＬとなり（Ｑ）、エラー発生が
報告される。その後第１のクロツクCLKの立上
りによつて、FF３からCOMP１の出力信に
対応する復調信号′が出力される（）が、FF
４の出力がＬになつているでエラーであることが
わかる。
尚、正常な通信であれば180゜の位置にレベル遷
移を有しないビツトにエラーが発生した場合も同
様にFF４が有効に作用する。ゲート５は時間遅
れτを有するので、270゜の位置で発生する第２の
クロツクによつて180゜の位置でレベル遷移が
あるか否か検出できる。
移を有しないビツトにエラーが発生した場合も同
様にFF４が有効に作用する。ゲート５は時間遅
れτを有するので、270゜の位置で発生する第２の
クロツクによつて180゜の位置でレベル遷移が
あるか否か検出できる。
（考案の効果）
以上説明したように、本考案によればデータ復
調に必要な構成にフリツプフロツプFF４を追加
するのみで１ビツトの誤りをも確実に検出できる
という実用上の効果がある。
調に必要な構成にフリツプフロツプFF４を追加
するのみで１ビツトの誤りをも確実に検出できる
という実用上の効果がある。
第１図は本考案の一実施例を示す構成ブロツク
図、第２図は信号のタイムチヤートである。 １……コンパレータ、２……クロツク抽出回
路、３，４，６，７……フリツプフロツプ、５…
…ゲート。
図、第２図は信号のタイムチヤートである。 １……コンパレータ、２……クロツク抽出回
路、３，４，６，７……フリツプフロツプ、５…
…ゲート。
Claims (1)
- 【実用新案登録請求の範囲】 位相同期FSK信号をＨ、Ｌのデジタル信号に
変換するコンパレータと、 位相同期FSK信号の周期前半の予め定められ
た位相角でＬからＨに変化し、この位相角と180゜
離れた位相角でＬからＨに戻る第１のクロツク、
及びこの第１のクロツクと逆位相の第２のクロツ
クを前記位相同期FSK信号から抽出するクロツ
ク抽出回路と、 前記第１のクロツクの立上り若しくは立下りに
より前記コンパレータの出力信号をラツチする第
１のフリツプフロツプと、 前記第１のフリツプフロツプで第１のクロツク
の立上りを用いているときは前記第２のクロツク
の立上りのタイミングを用い、立下りを用いてい
るときは前記第２のクロツクの立下りのタイミン
グを用いて前記コンパレータの出力信号をラツチ
する第２のフリツプフロツプと、 前記第１及び第２のフリツプフロツプの出力信
号の排他論理和を、前記位相同期FSK信号より
も僅かに遅れた位相で出力するゲートと、 前記第１のクロツクの立上り若しくは立下りに
より前記ゲートの出力信号をラツチして復調する
第３のフリツプフロツプと、 前記第３のフリツプフロツプで第１のクロツク
の立上りを用いているときは前記第２のクロツク
の立上りのタイミングを用い、立下りを用いてい
るときは前記第２のクロツクの立下りのタイミン
グを用いて前記ゲートの出力信号をラツチしてエ
ラー発生を検出する第４のフリツプフロツプと、 有することを特徴とする情報受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5817486U JPH0339950Y2 (ja) | 1986-04-17 | 1986-04-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5817486U JPH0339950Y2 (ja) | 1986-04-17 | 1986-04-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62169544U JPS62169544U (ja) | 1987-10-27 |
| JPH0339950Y2 true JPH0339950Y2 (ja) | 1991-08-22 |
Family
ID=30888522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5817486U Expired JPH0339950Y2 (ja) | 1986-04-17 | 1986-04-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0339950Y2 (ja) |
-
1986
- 1986-04-17 JP JP5817486U patent/JPH0339950Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62169544U (ja) | 1987-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4608702A (en) | Method for digital clock recovery from Manchester-encoded signals | |
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| US4606052A (en) | Method for detection of line activity for Manchester-encoded signals | |
| JPS60149247A (ja) | ２進デ−タ伝送方法 | |
| US4663769A (en) | Clock acquisition indicator circuit for NRZ data | |
| US6714612B1 (en) | Method and device for synchronization of phase mismatch in communication systems employing a common clock period | |
| JPS5831136B2 (ja) | ディジタル信号伝送方式 | |
| US5056114A (en) | Method and apparatus for decoding Manchester encoded data | |
| US4740998A (en) | Clock recovery circuit and method | |
| US5748123A (en) | Decoding apparatus for Manchester code | |
| JPH0339950Y2 (ja) | ||
| EP0284164B1 (en) | Decoding unit for CMI-encoded signals | |
| US4547764A (en) | Pulse width decoder for double frequency encoded serial data | |
| US5510786A (en) | CMI encoder circuit | |
| US4694257A (en) | Phase-coherent demodulation clock and data recovery | |
| US7000040B2 (en) | Apparatus and method for receiving and demodulating data modulated in pseuod-ternary form | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| US5488628A (en) | Method and apparatus for transition encoding a logic signal | |
| US5148450A (en) | Digital phase-locked loop | |
| JP2572969B2 (ja) | スプリツトフエ−ズ符号化回路 | |
| JPS62298254A (ja) | デ−タ伝送方式 | |
| US6597752B1 (en) | Method for detecting a dotting sequence for manchester encoded data in a deep fading environment | |
| KR0149720B1 (ko) | 맨체스터 디코더 | |
| KR100214473B1 (ko) | 맨체스터 디코더 | |
| CA1314999C (en) | Method and apparatus for decoding manchester encoded data |