JPH0339956Y2 - - Google Patents
Info
- Publication number
- JPH0339956Y2 JPH0339956Y2 JP1987197242U JP19724287U JPH0339956Y2 JP H0339956 Y2 JPH0339956 Y2 JP H0339956Y2 JP 1987197242 U JP1987197242 U JP 1987197242U JP 19724287 U JP19724287 U JP 19724287U JP H0339956 Y2 JPH0339956 Y2 JP H0339956Y2
- Authority
- JP
- Japan
- Prior art keywords
- section
- flop
- flip
- transistors
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/24—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection
- H03J5/242—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection
- H03J5/244—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection using electronic means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D5/00—Circuits for demodulating amplitude-modulated or angle-modulated oscillations at will
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【考案の詳細な説明】
(産業上の利用分野)
本考案は、バリコン同調方式チユーナにおいて
電子方スイツチでAM/FM帯域を選択すること
ができるAM/FM帯域選択装置に関するもので、
特に電源の遮断時またはAM/FM帯域選択時に
発生する衝撃雑音(ポツプノイズ:pop noise)
を除去可能とした電子式ミユーテイング機能付の
AM/FM帯域選択装置に関するものである。[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to an AM/FM band selection device that can select the AM/FM band using an electronic switch in a variable capacitor tuning tuner.
Impact noise (pop noise) that occurs especially when the power is turned off or when selecting the AM/FM band.
Equipped with an electronic mutating function that allows the removal of
This invention relates to an AM/FM band selection device.
(従来の技術)
従来は、第3図に示すAM受信部31とFM受
信部32の出力信号を以下のようにしてアナログ
スイツチ33,34及び35,36をそれぞれ通
じて出力端子L,Rに出力していた。即ち、AM
受信部31とFM受信部32のいずれかに電源を
選択的に供給するには、NANDゲイトG1,G2に
よつて構成したフリツプフロツプ37の2つの入
力端子にそれぞれ接続したスイツチSW1,SW2に
よつて選択するようになつている。而して、電源
B+を初期印加するとコンデンサC1は徐々に電源
B+電圧に充電されるが、その充電される過程の
うち充電電圧がインバータI1の動作電圧VTHに到
達する以前においては2つのインバータI1,I2の
出力はそれぞれ“ハイ(HIGH)”及び“ロー
(LOW)”になつている。そのため、フリツプフ
ロツプ37内の一方のNANDゲートG2に“ロー”
が、他方のNANDゲイトG1には“ハイ”がそれ
ぞれ入力される。このため、NANDゲイトG1,
G2の出力はそれぞれ“ロー”及び“ハイ”にな
る。その“ハイ”によつてトランジスタQ5が導
通される。これにより、ツエナーダイオードZD2
及びトランジスタQ6がオフされる。また、上記
“ロー”によつてトランジスタQ3はオフされる。
これにより、ツエナーダイオードZD1及びトラン
ジスタQ4が導通される。これにより、電源B+を
FM受信部32に接続する。このように、初期電
源印加時にはFM受信部32が選択される。これ
と同時に、NANDゲイトG2の出力が“ハイ”に
なつていることからトランジスタQ2がオンとな
る。これにより、発光ダイオードLD2が点灯して
FM受信部32が作動中であることを表示する。(Prior Art) Conventionally, the output signals of the AM receiving section 31 and the FM receiving section 32 shown in FIG. It was outputting. That is, A.M.
In order to selectively supply power to either the receiving section 31 or the FM receiving section 32, switches SW 1 and SW are connected to the two input terminals of a flip-flop 37 configured by NAND gates G 1 and G 2 , respectively. You can now select by 2 . Therefore, the power supply
Upon initial application of B + , capacitor C1 gradually powers up
B + voltage is charged, but before the charging voltage reaches the operating voltage V TH of the inverter I 1 during the charging process, the outputs of the two inverters I 1 and I 2 are each “HIGH”. ” and “LOW”. Therefore, one NAND gate G2 in the flip-flop 37 has a “low” state.
However, "high" is input to the other NAND gate G1 . For this reason, NAND gate G 1 ,
The outputs of G 2 will be "low" and "high" respectively. Its "high" makes transistor Q5 conductive. This makes the Zener diode ZD 2
and transistor Q6 is turned off. Furthermore, the transistor Q3 is turned off due to the above-mentioned "low" state.
This causes the Zener diode ZD 1 and the transistor Q 4 to conduct. This makes the power supply B +
Connect to the FM receiving section 32. In this way, the FM receiving section 32 is selected when the initial power is applied. At the same time, since the output of NAND gate G 2 is "high", transistor Q 2 is turned on. This lights up the light emitting diode LD 2 .
Displays that the FM receiving section 32 is in operation.
また、インバータI1からの高電位信号がダイオ
ードD5を通じて加えられるため、トランジスタ
Q9,Q10が導通する。これにより、アナログスイ
ツチ33〜36はオフとなり、よつて電源B+入
力初期時に、衝撃電圧がAM受信部31及びFM
受信部32に加わることは防止され、衝撃雑音が
除去される。 Also, the high potential signal from the inverter I 1 is applied through the diode D 5 , so the transistor
Q 9 and Q 10 conduct. As a result, the analog switches 33 to 36 are turned off, and the shock voltage is applied to the AM receiver 31 and the FM receiver at the initial stage of the power supply B + input.
The impact noise is prevented from being applied to the receiving section 32, and the impact noise is removed.
このような初期動作後、コンデンサーC1の充
電が完了する。それにより、インバータI1,I2の
出力はそれぞれ“ロー”及び“ハイ”となる。こ
れにより、NANDゲイトG2の入力が“ハイ”に
なる。そして、NANDゲイトG1の入力も“ハイ”
であることからNANDゲイトG1,G2の出力はそ
れまでの状態が維持されるようになる。そして、
インバーターI1の出力が“ロー”になつたことか
ら、その“ロー”がダイオードD5を通じてトラ
ンジスタQ7,Q10のベースに印加される。これに
より、それらのトランジスタQ7,Q10は共にオフ
になる。そして、NANDゲートG2の出力が高電
位であることから、コンデンサーC1の充電時間
だけ遅延された後、FM受信部32の出力がアナ
ログスイツチ35,36を通じて出力される。 After such initial operation, charging of capacitor C 1 is completed. As a result, the outputs of inverters I 1 and I 2 become "low" and "high", respectively. This causes the input of NAND gate G2 to become "high". And the input of NAND gate G1 is also “high”
Therefore, the outputs of NAND gates G 1 and G 2 will maintain their previous states. and,
Since the output of the inverter I1 has become "low", the "low" is applied to the bases of the transistors Q7 and Q10 through the diode D5 . This turns off both transistors Q 7 and Q 10 . Since the output of the NAND gate G2 is at a high potential, the output of the FM receiver 32 is outputted through the analog switches 35 and 36 after being delayed by the charging time of the capacitor C1 .
又この状態において、AM/FM帯域を切り換
えるためにスイツチSW1を押すと、フリツプフロ
ツプ37の出力状態が反転する。即ち、NAND
ゲートG1,G2の出力はそれぞれ“ハイ”及び
“ロー”となる。その“ハイ”によつてトランジ
スタQ3は状態変更の瞬間に導通されて、トラン
ジスタQ4及びFM受信部32をオフする。さらに
上記“ハイ”によつてトランジスタQ7がオンす
ることからインバーターI3の出力は“ハイ”とな
る。インバータI3の“ハイ”によつてトランジス
タQ9,Q10が導通させられる。その導通によりア
ナログスイツチ33〜36の制御端子への印加電
圧が低くなつてそれらのスイツチ33〜36をオ
フする。そのオフにより帯域転換のときの衝撃雑
音が除去される。また、電源遮断のときは、コン
デンサC1の充電電圧が放電される。そして、コ
ンデンサC1の電圧が動作電圧Vth以下に放電され
ると、インバータI1,I2の出力がそれぞれ“ハ
イ”及び“ロー”となる。その“ロー”により
NANDゲイトG1,G2出力が共に“ロー”とな
る。それらのゲートG1,G2の出力の“ハイ”に
より、前述したのと同様に、アナログスイツチが
オフとなる。これにより、衝撃雑音が除去され
る。 In this state, when switch SW 1 is pressed to switch the AM/FM band, the output state of the flip-flop 37 is inverted. That is, NAND
The outputs of gates G 1 and G 2 are "high" and "low", respectively. Its "high" makes transistor Q 3 conductive at the moment of state change, turning off transistor Q 4 and the FM receiver 32 . Furthermore, since the transistor Q7 is turned on by the above-mentioned "high", the output of the inverter I3 becomes "high". The "high" level of inverter I3 causes transistors Q9 and Q10 to conduct. Due to this conduction, the voltage applied to the control terminals of analog switches 33-36 becomes low, turning off those switches 33-36. By turning it off, impact noise at the time of band switching is removed. Furthermore, when the power is cut off, the charging voltage of the capacitor C1 is discharged. Then, when the voltage of the capacitor C 1 is discharged to below the operating voltage V th , the outputs of the inverters I 1 and I 2 become “high” and “low”, respectively. Due to its “low”
Both NAND gate G 1 and G 2 outputs become “low”. The "high" outputs of these gates G 1 and G 2 turn off the analog switch in the same way as described above. This eliminates impact noise.
(考案が解決しようとする問題点)
このような従来の装置は、AMまたはFMを選
択するためのスイツチSW1,SW2がおのおの設け
られている。即ち、必要な帯域のスイツチを2個
設けなければならない。そのため、場所をとるだ
けでなく、帯域スイツチSW1,SW2を同時に押し
たときにはNANDゲイトG1,G2の出力が共に
“ハイ”状態になつてAMとFM帯域が同時に選択
されると共に、選択されない定電圧供給部は継続
的に電力消耗をするようになり、なおポジテプ辺
部検出器の出力端を反転器とするによつて反転器
への電源B+が継続して供給されて、不必要に電
力が消耗されるようになり、特にAM、FM選択
表示部を別個の駆動回路で駆動しなければならな
い等の各種の欠点がある。(Problems to be Solved by the Invention) Such conventional devices are each provided with switches SW 1 and SW 2 for selecting AM or FM. In other words, two switches for the required band must be provided. Therefore, not only does it take up space, but when the band switches SW 1 and SW 2 are pressed at the same time, the outputs of the NAND gates G 1 and G 2 both go to the "high" state, and the AM and FM bands are selected at the same time. The constant voltage supply section that is not selected will continue to consume power, and by using the output end of the PosiTep side detector as an inverter, power B + is continuously supplied to the inverter. There are various disadvantages such as unnecessary power consumption and, in particular, the need to drive the AM and FM selection display sections with separate drive circuits.
本考案は、このような従来の欠点を解決するた
めになされたもので、1個のスイツチでAM、
FM帯域を選択することができ、電源供給遮断及
びAM/FM帯域選択のときに発生する雑音を除
去することができ、不必要な電力消費を最小限に
抑制することができるAM/FM帯域選択装置を
提供することを目的とする。 The present invention was made to solve these conventional drawbacks, and allows AM, AM, and
AM/FM band selection that allows you to select the FM band, eliminates noise that occurs when power supply is cut off and selects the AM/FM band, and minimizes unnecessary power consumption. The purpose is to provide equipment.
第1図を参照して本考案の実施例を説明する。
実施例の装置においては、AM受信部1および
FM受信部2のそれぞれの出力信号をアナログス
イツチG1,G2及びG3,G4を通じて出力端子L,
Rに出力するようにしている。さらに、電源B+
を、ツエナーダイオードZD1及びトランジスタQ1
を有する定電圧部3を通じて、トランジスタQ2,
Q3及びツエナーダイオードZD2,ZD3を有するス
イツチング部8の上記トランジスタQ2,Q3に供
給するようにしている。そのスイツチング部8の
2つの出力端子を、発光ダイオードLD1,LD2を
有する2つの表示部4,5をそれぞれ通じてAM
受信部1とFM受信部2のそれぞれの電源端子に
連結している。さらに、スイツチング部8の2つ
のトランジスタQ2,Q3のそれぞれのベースを2
つのツエナーダイオードZD2,ZD3をそれぞれ通
じてフリツプフロツプ7の2つの出力端子Q,
にそれぞれ接続している。そのフリツプフロツプ
7の2つの出力端子Q,を、それぞれアナログ
スイツチG3,G4及びG1,G2の制御端子に連結す
ると共に、トランジスタQ4,Q5、ダイオードD1,
D2及びコンデンサーC3,C4を有するパルス正極
性成分検出部6の上記トランジスタQ4,Q5のそ
れぞれのベースにコンデンサーC3,C4を通じて
接続している。そのパルス正極性成分検出部6の
2つの出力端子を接地コンデンサC5の正端子に
接続すると共に、インバータI1を通じてエミツタ
接地トランジスタQ6,Q7のそれぞれのベースに
接続している。そられのトランジスタQ6,Q7の
コレクタをそれぞれフリツプフロツプ7の2つの
出力端子,Qに接続している。そのフリツプフ
ロツプ7のクロツク(clock)入力端子CKをスイ
ツチSW1の可動子接点cに接続し、固定接点aを
接地し、固定接点bをフリツプフロツプ7の入力
端子Tに接続している。 An embodiment of the present invention will be described with reference to FIG.
In the device of the embodiment, AM receiving section 1 and
The respective output signals of the FM receiver 2 are sent to the output terminals L, G 2 and G 3 , G 4 through analog switches
I am trying to output it to R. Additionally, power supply B +
, Zener diode ZD 1 and transistor Q 1
The transistors Q 2 ,
The signal is supplied to the transistors Q 2 and Q 3 of the switching section 8 having Q 3 and Zener diodes ZD 2 and ZD 3 . The two output terminals of the switching section 8 are connected to AM through the two display sections 4 and 5 having light emitting diodes LD 1 and LD 2 , respectively.
It is connected to the power terminals of the receiving section 1 and the FM receiving section 2, respectively. Furthermore, the bases of the two transistors Q 2 and Q 3 of the switching section 8 are connected to 2
The two output terminals Q,
are connected to each. The two output terminals Q, of the flip-flop 7 are connected to the control terminals of the analog switches G 3 , G 4 and G 1 , G 2 respectively, and the transistors Q 4 , Q 5 , the diodes D 1 ,
It is connected through capacitors C 3 and C 4 to the respective bases of the transistors Q 4 and Q 5 of the pulse positive polarity component detection section 6 having D 2 and capacitors C 3 and C 4 . The two output terminals of the pulse positive polarity component detection section 6 are connected to the positive terminal of a grounded capacitor C5 , and are also connected to the bases of grounded emitter transistors Q6 and Q7 through an inverter I1 . The collectors of these transistors Q 6 and Q 7 are connected to the two output terminals Q of the flip-flop 7, respectively. The clock input terminal CK of the flip-flop 7 is connected to the mover contact c of the switch SW 1 , the fixed contact a is grounded, and the fixed contact b is connected to the input terminal T of the flip-flop 7.
次に、上記装置の作用、効果を第2図い〜ちを
参照して説明する。電源B+を第2図い〜ちに示
したように、任意の時刻t1において供給すると、
電源B+は抵抗R1を通じてフリツプフロツプ7の
リセツト端子に供給される。また、抵抗R2を通
じて、第2図はに図示したように、コンデンサ
C1で徐々に充電されながら、フリツプフロツプ
7の入力端子T及びプリセツト入力端子Pに印加
される。さらに、抵抗R10を通じて、第2図いに
図示したようにコンデンサC5に徐々に充電され、
インバータI1の入力側に印加される。したがつ
て、フリツプフロツプ7はコンデンサC1の充電
電圧が動作電圧VTHよりも低い期間t1〜t3は、第
2図は,へに示すように、プリセツトが低電位で
あるので入力端子T及びクロツク端子CKへの入
力信号に関係なく、第2図ほ,とに示すように、
フリツプフロツプ7の出力端子QはHレベル状態
(高電位状態)にあり、出力端子はLレベル状
態(低電位状態)を維持する。これにより、電源
B+を印加したときにはアナログスイツチG3,G4
のオンによりFM帯域が選択されるようになつて
いる。そして、コンデンサC5に充電された電圧
がインバータI1の動作電圧VTH以下である一定時
間t1〜t4だけ第2図ろに図示したように高電位信
号を出力する。なお、こゝにおいて、フリツプフ
ロツプ7の遅延時間は、抵抗とコンデンサによる
時定数に比して極めて小さいため、第2図に示す
ように、無視した。このインバータI1からの高電
位信号はダイオードD3を経て抵抗R11,R12をそ
れぞれ通じてトランジスタQ6,Q7をそれぞれ導
通する。これにより、アナログスイツチG1〜G4
の制御入力端子g1〜g4に低電位信号が供給され
る。これにより、アナログスイツチG1〜G4が全
てオフして、電源B+の初期印加のときの出力雑
音が除去される。また、フリツプフロツプ7の出
力端子Qは高電位状態にあるので、パルス正極性
成分検出部6のトランジスタQ5は、第2図へに
示したように、そのトランジスタの動作電圧VTH
以上となる一定時間t1〜t2オンとなる。これによ
つて、トランジタQ5の出力であるコレクタは一
定時間t1〜t2低電位状態となる。そして、初期電
源印加のときコンデンサC5が充電されると同時
に放電され、時刻t2からさらに時定数R10・C7に
したがつて充電がなされ、こゝで前述したように
衝撃雑音を除去する。 Next, the operation and effects of the above device will be explained with reference to FIGS. When the power source B + is supplied at an arbitrary time t 1 as shown in Fig. 2,
Power supply B + is supplied to the reset terminal of flip-flop 7 through resistor R1 . Also, through the resistor R 2 , the capacitor
It is applied to the input terminal T and preset input terminal P of the flip-flop 7 while being gradually charged by C1 . Furthermore, capacitor C 5 is gradually charged through resistor R 10 as shown in Figure 2.
Applied to the input side of inverter I1 . Therefore, during the period t1 to t3 when the charging voltage of the capacitor C1 is lower than the operating voltage VTH , the flip-flop 7 is connected to the input terminal T because the preset is at a low potential, as shown in FIG. Regardless of the input signal to the clock terminal CK and the input signal to the clock terminal CK, as shown in Figure 2,
The output terminal Q of the flip-flop 7 is in an H level state (high potential state), and the output terminal maintains an L level state (low potential state). This allows the power
When B + is applied, analog switches G 3 and G 4
The FM band is selected by turning on. Then, a high potential signal is output as shown in FIG. 2 for a certain period of time t 1 to t 4 during which the voltage charged in the capacitor C 5 is lower than the operating voltage V TH of the inverter I 1 . In this case, the delay time of the flip-flop 7 is ignored as shown in FIG. 2 because it is extremely small compared to the time constant due to the resistor and capacitor. The high potential signal from the inverter I 1 passes through the diode D 3 and through the resistors R 11 and R 12 to conduct the transistors Q 6 and Q 7 , respectively. This allows analog switches G 1 to G 4
A low potential signal is supplied to control input terminals g 1 to g 4 of. This turns off all analog switches G 1 to G 4 and removes the output noise when the power supply B + is initially applied. In addition, since the output terminal Q of the flip-flop 7 is in a high potential state, the transistor Q5 of the pulse positive polarity component detection section 6 has its operating voltage V TH as shown in FIG.
It is on for a certain period of time t 1 to t 2 . As a result, the collector, which is the output of the transistor Q5 , is in a low potential state for a certain period of time t1 to t2 . Then, when the initial power is applied, the capacitor C5 is charged and discharged at the same time, and from time t2 , it is further charged according to the time constant R10・C7 , and as mentioned above, the impact noise is removed. do.
こゝで、抵抗R2とコンデンサC1による時定数
は、抵抗R16とコンデンサC5の時定数よりも短く
設定した。フリツプフロツプ7の出力端子Qの高
電位信号(第2図ほ)は、ツエナーダイオード
ZD2に印加されてトランジスタQ2をオフさせ、さ
らに抵抗R13を経てアナログスイツチG3,G4の制
御端子g3,g4に印加されてそれらのアナログスイ
ツチG3及びG4をオンさせる。さらに、フリツプ
フロツプ7の出力端子は第2図とのように低電
位状態にあり、そのためスイツチング部8のトラ
ンジスタQ3をオンにさせる。それにより、トラ
ンジスタQ3の出力であるコレクタには低電圧供
給部3の定電圧がそのまゝ伝えられ、FM表示部
5及びFM受信部2に電源B+を供給する。これに
より、FM表示部5及びFM受信部2が駆動され、
正常にFM出力信号を出力端子LとRに伝える。 Here, the time constant of resistor R 2 and capacitor C 1 was set shorter than the time constant of resistor R 16 and capacitor C 5 . The high potential signal at the output terminal Q of the flip-flop 7 (see Fig. 2) is connected to a Zener diode.
Applied to ZD 2 to turn off transistor Q 2 , and further applied to control terminals g 3 and g 4 of analog switches G 3 and G 4 through resistor R 13 to turn on analog switches G 3 and G 4 . . Furthermore, the output terminal of the flip-flop 7 is at a low potential as in FIG. 2, thereby turning on the transistor Q3 of the switching section 8. Thereby, the constant voltage of the low voltage supply section 3 is directly transmitted to the collector which is the output of the transistor Q3, and the power source B + is supplied to the FM display section 5 and the FM reception section 2. As a result, the FM display section 5 and the FM reception section 2 are driven,
Correctly transmit the FM output signal to output terminals L and R.
こゝで、任意の時刻t5から帯域をFMからAM
に切り換えるために、スイツチSW1によつて接地
されたフリツプフロツプ7の入力端子CKを入力
端子Tに接続させると、クロツクパルスが入力端
子CKに印加されたものと同じだから、フリツプ
フロツプ7の出力にはトグル(toggle)がおこつ
て出力端子Qは低電位状態を維持し、出力端子
は高電位状態を維持する(第2図ほ,と)。そし
て、出力端子の高電位信号は、スイツチング回
路部8のトランジスタQ3をオフさせてFM受信部
2への電源を遮断すると同時に、パルス正極性成
分検出部6のトランジスタQ4のベースに加わつ
て、第2図ちに示したのと同様に、トランジスタ
の動作電圧VTH以上の一定時間t5〜t6そのトラン
ジスタQ4を導通させる。これにより、トランジ
スタQ4の出力は低電位状態にとる。それにより、
コンデンサC5に充電した電圧を、第2図いに表
示したのと同様に、瞬間的に放電させる。そし
て、時刻t6以後からコンデンサC5に充電が起き
る。このとき、時刻t5から時刻t7まではインバー
タI1の入力が動作電圧Vth以下である。そのため、
そのインバータI1の出力は、第2図ろと同じく前
述したように、トランジスタQ6,Q7をオンして
アナログスイツチG1〜G4をオフし、これにより
チヤネル変換時の衝撃雑音が除去される。また、
出力端子Qの低電位信号はスイツチング回路部8
のトランジスタQ2をオンにさせる。そのため、
そのトランジスタQ2の出力端子であるコレクタ
には電源B+が出力され、AM表示部4及びAM受
信部1に電源を供給する。これにより、AM表示
部4及びAM受信部1が共に作動状態となる。な
お、フリツプフロツプ7の出力端子の高電位信
号は抵抗R14を通じて、アナログスイツチG1,G2
の制御端子g1,g2に加えられそれらのアナログス
イツチG1,G2をオンさせる。これにより、正常
にAM信号を受信できるようにする。 Here, from any time t 5 , change the band from FM to AM.
If the input terminal CK of the flip-flop 7, which is grounded by the switch SW 1 , is connected to the input terminal T in order to switch to the (toggle) occurs, and the output terminal Q maintains a low potential state, and the output terminal maintains a high potential state (see Fig. 2). Then, the high potential signal at the output terminal turns off the transistor Q 3 of the switching circuit section 8 to cut off the power supply to the FM receiving section 2, and at the same time is applied to the base of the transistor Q 4 of the pulse positive polarity component detection section 6. , similarly to that shown in FIG. 2, the transistor Q 4 is made conductive for a certain period of time t 5 to t 6 above the operating voltage of the transistor V TH . As a result, the output of transistor Q4 is brought to a low potential state. Thereby,
The voltage charged in capacitor C5 is momentarily discharged in the same way as shown in Figure 2. Then, charging occurs in the capacitor C5 from time t6 onwards. At this time, the input of the inverter I1 is lower than the operating voltage Vth from time t5 to time t7 . Therefore,
The output of the inverter I1 turns on the transistors Q6 and Q7 and turns off the analog switches G1 to G4 , as described above in Figure 2, thereby eliminating impact noise during channel conversion. be done. Also,
The low potential signal of the output terminal Q is sent to the switching circuit section 8.
turns on transistor Q2 . Therefore,
A power source B + is outputted to the collector, which is the output terminal of the transistor Q 2 , and supplies power to the AM display section 4 and the AM receiving section 1 . As a result, both the AM display section 4 and the AM reception section 1 become operational. Note that the high potential signal at the output terminal of flip-flop 7 is passed through resistor R14 to analog switches G1 , G2.
is applied to the control terminals g 1 and g 2 of the analog switches G 1 and G 2 to turn on their analog switches G 1 and G 2 . This allows you to receive AM signals normally.
このような状態から、任意の時刻t8からスイツ
チSW1をオン/オフすると、前述のようにFMバ
ンドが選択されるとまつたく同じ動作を遂行する
ようになる。また、任意の時刻t1において電源を
オフさせると、第2図ほ,とに示すように、フリ
ツプフロツプ7の出力端子Q,は低電位信号と
なる。これにより、アナログスイツチG1,G2,
G3,G4の制御端子g1,g2,g3,g4への入力が低
電位となるのでアナログスイツチG1〜G4がオフ
になる。従つて、電源B+がオフのとき、衝撃雑
音が除去される。 In this state, if the switch SW 1 is turned on/off from an arbitrary time t8 , the same operation will be performed when the FM band is selected as described above. Furthermore, when the power is turned off at an arbitrary time t1 , the output terminal Q of the flip-flop 7 becomes a low potential signal, as shown in FIG. As a result, analog switches G 1 , G 2 ,
Since the inputs to the control terminals g 1 , g 2 , g 3 , and g 4 of G 3 and G 4 are at a low potential, the analog switches G 1 to G 4 are turned off. Therefore, when the power supply B + is off, the impulsive noise is eliminated.
(考案の効果)
以上に説明したように、本考案によると、スイ
ツチSW11つでAM又はFM帯域の選択が可能であ
り、不必要に電力を消費する部分がなくなり、電
力の浪費が最小に抑制されると同時に、帯域選択
時と電源をオン/オフ切り換え時に発生する雑音
を除去することができる。(Effects of the invention) As explained above, according to the invention, it is possible to select the AM or FM band with a single switch SW 1 , eliminating parts that consume unnecessary power, and minimizing power wastage. At the same time, it is possible to eliminate noise generated when selecting a band and switching the power on/off.
第1図は本考案の実施例の回路図、第2図い〜
ちは第1図の回路中の各点における信号を示す波
形図、第3図は従来のAM/FM帯域選択装置の
回路図である。
1……AM受信部、2……FM受信部、3……
定電圧部、4,5……表示部、6……パルス正極
性成分検出部、7……フリツプフロツプ、8……
スイツチング部。
Figure 1 is a circuit diagram of an embodiment of the present invention, and Figure 2 is a circuit diagram of an embodiment of the present invention.
1 is a waveform diagram showing signals at each point in the circuit of FIG. 1, and FIG. 3 is a circuit diagram of a conventional AM/FM band selection device. 1...AM receiving section, 2...FM receiving section, 3...
Constant voltage section, 4, 5...Display section, 6...Pulse positive polarity component detection section, 7...Flip-flop, 8...
Switching part.
Claims (1)
ナログスイツチを通じて出力端子に出力するよう
にしたAM/FM帯域選択装置において、電源B+
を、ツエナーダイオードZD1、及びトランジスタ
Q1を有する定電圧部3を通じて、トランジスタ
Q2,Q3及びツエナーダイオードZD2,ZD3を有す
るスイツチング部8のトランジスタQ2,Q3に接
続し、スイツチング部8の2つの出力端子を、発
光ダイオードLD1,LD2を有する表示部4,5を
通じて、AM受信部1とFM受信部2のそれぞれ
の電源端子に接続し、スイツチング部8のトラン
ジスタQ2,Q3の各ベースをツエナーダイオード
ZD2,ZD3を通じてフリツプフロツプ7の出力端
子Q,にそれぞれ接続し、フリツプフロツプ7
の出力端子Q,を、アナログスイツチG3,G4
及びG1,G2の制御端子にそれぞれ連結すると共
に、トランジスタQ4,Q5、ダイオードD1,D2及
びコンデンサG3,G4を有するパルス正極性成分
検出部6のトランジスタQ4,Q5のベースにコン
デンサC3,C4を通じて接続し、パルス正極成分
検出部6の出力端子を接地コンデンサC5、イン
バータI1を通じてエミツタ接地トランジスタQ6,
Q7のベースに接続し、トランジスタQ6,Q9のコ
レクタをフリツプフロツプ7の出力端子,Qに
連結し、フリツプフロツプ7のクロツク入力端子
をスイツチSW1の可動子接点cに連結し、固定接
点aは接地し、そして固定接点bはフリツプフロ
ツプ7の入力端子Tに接続したことを特徴とする
AM/FM帯域選択装置。 In an AM/FM band selection device that outputs the output signals from the AM reception section and the FM reception section to the output terminal through an analog switch, the power supply B +
, Zener diode ZD 1 , and transistor
Through the constant voltage section 3 with Q 1 , the transistor
Q 2 , Q 3 and the transistors Q 2 , Q 3 of the switching section 8 having the Zener diodes ZD 2 , ZD 3 are connected, and the two output terminals of the switching section 8 are connected to the display section having the light emitting diodes LD 1 , LD 2 . 4 and 5 to the respective power supply terminals of the AM receiving section 1 and the FM receiving section 2, and the bases of the transistors Q 2 and Q 3 of the switching section 8 are connected to Zener diodes.
Connected to the output terminal Q of flip-flop 7 through ZD 2 and ZD 3 , respectively, and
output terminal Q, of analog switch G 3 , G 4
Transistors Q 4 , Q of the pulse positive polarity component detection section 6 are connected to the control terminals of G 1 , G 2 and G 1 , G 2 respectively, and have transistors Q 4 , Q 5 , diodes D 1 , D 2 , and capacitors G 3 , G 4 . 5 through capacitors C 3 and C 4 , and connect the output terminal of the pulse positive polarity component detector 6 to the grounded capacitor C 5 and the emitter-grounded transistor Q 6 through the inverter I 1 .
The collectors of transistors Q 6 and Q 9 are connected to the output terminal of flip-flop 7, Q. The clock input terminal of flip-flop 7 is connected to the mover contact c of switch SW 1, and the fixed contact a is connected to the base of switch SW 1 . is grounded, and the fixed contact b is connected to the input terminal T of the flip-flop 7.
AM/FM band selection device.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860021526U KR900003409Y1 (en) | 1986-12-29 | 1986-12-29 | AM / FM Band Selector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63171038U JPS63171038U (en) | 1988-11-08 |
| JPH0339956Y2 true JPH0339956Y2 (en) | 1991-08-22 |
Family
ID=19258468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987197242U Expired JPH0339956Y2 (en) | 1986-12-29 | 1987-12-25 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH0339956Y2 (en) |
| KR (1) | KR900003409Y1 (en) |
| CA (1) | CA1309144C (en) |
| DE (1) | DE3744471C2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3745467A (en) * | 1971-09-10 | 1973-07-10 | Motorola Inc | Multi-band radio receiver |
| DE3127889C2 (en) * | 1981-07-15 | 1984-05-30 | Telefunken electronic GmbH, 7100 Heilbronn | Circuit arrangement made up of at least two amplifiers |
| JPS59128834A (en) * | 1983-01-13 | 1984-07-25 | Matsushita Electric Ind Co Ltd | Frequency band switching device |
-
1986
- 1986-12-29 KR KR2019860021526U patent/KR900003409Y1/en not_active Expired
-
1987
- 1987-12-23 CA CA000555246A patent/CA1309144C/en not_active Expired - Lifetime
- 1987-12-25 JP JP1987197242U patent/JPH0339956Y2/ja not_active Expired
- 1987-12-29 DE DE3744471A patent/DE3744471C2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3744471A1 (en) | 1988-07-07 |
| DE3744471C2 (en) | 1994-09-22 |
| KR900003409Y1 (en) | 1990-04-23 |
| KR880013893U (en) | 1988-08-30 |
| CA1309144C (en) | 1992-10-20 |
| JPS63171038U (en) | 1988-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0339956Y2 (en) | ||
| KR910010856A (en) | Power Switching Circuit for Frequency Converter | |
| US5020145A (en) | AM/FM band selector | |
| US4147986A (en) | AM-FM receiver | |
| KR880001876Y1 (en) | Remote control mode (MODE) switching circuit | |
| KR900003704Y1 (en) | Auto tunning memory circuit of pll tuner | |
| US4259745A (en) | Tuning indicator circuit | |
| KR870001305Y1 (en) | Switching circuit for multi-language broadcasting system | |
| KR900004784Y1 (en) | Fade-in/out controller for electronic volume of audio component | |
| KR900005133Y1 (en) | Audio noise reduction circuit | |
| KR910001582Y1 (en) | Voice switching circuit of voice multiple TV | |
| KR890008581Y1 (en) | Automatic mode selection circuit of FM receiver | |
| KR900009924Y1 (en) | Automatic converter for television channel | |
| KR890000226Y1 (en) | Tuning displaying device | |
| KR910001940Y1 (en) | Audio muting circuit | |
| KR910001517B1 (en) | Voice Multiple Signal Selector for TV Receiver | |
| KR880004217Y1 (en) | Sound signal modulating circuit | |
| KR920006111Y1 (en) | Mode on/off circuit | |
| KR890002425Y1 (en) | Channel selecting circuit of television | |
| JPH0136361Y2 (en) | ||
| JPS6024025Y2 (en) | signal control circuit | |
| KR880003780Y1 (en) | Receiving circuit for traffic information broadcasting | |
| KR900001471B1 (en) | Timer function additional circuit | |
| JPS6114205Y2 (en) | ||
| KR900003479Y1 (en) | Voice signal selection circuit of voice multiple TV |