JPH0340587B2 - - Google Patents
Info
- Publication number
- JPH0340587B2 JPH0340587B2 JP59078069A JP7806984A JPH0340587B2 JP H0340587 B2 JPH0340587 B2 JP H0340587B2 JP 59078069 A JP59078069 A JP 59078069A JP 7806984 A JP7806984 A JP 7806984A JP H0340587 B2 JPH0340587 B2 JP H0340587B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- flip
- output
- output pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33571—Half-bridge at primary side of an isolation transformer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は、各種の電子通信機器に用いる直流安
定化電源としてのDC−DCコンバータの改良に関
するものである。
定化電源としてのDC−DCコンバータの改良に関
するものである。
(b) 技術の背景
直流電源を入力とし、安定化した直流電圧を出
力する直流安定化電源としては、主スイツチング
トランジスタの動作パルス幅を制御するDC−DC
コンバータが一般に用いられている。
力する直流安定化電源としては、主スイツチング
トランジスタの動作パルス幅を制御するDC−DC
コンバータが一般に用いられている。
(c) 従来技術と問題点
一対の主スイツチングトランジスタの動作パル
ス幅を制御するDC−DCコンバータの従来例と問
題点について説明する。
ス幅を制御するDC−DCコンバータの従来例と問
題点について説明する。
第１図は従来例のDC−DCコンバータの回路
図、第２図は第１図の各部波形のタイムチヤート
図であり、Ｂ〜Ｄの各波形は第１図のｂ〜ｄ点に
対応する。
図、第２図は第１図の各部波形のタイムチヤート
図であり、Ｂ〜Ｄの各波形は第１図のｂ〜ｄ点に
対応する。
第１図中の１は演算増幅器、２は比較器、３は
鋸歯状波発生器、４はフリツプフロツプ回路（以
下FF回路と略す）、５，６は論理積回路、７は負
荷、Tr１，Tr２は主スイツチングトランジス
タ、Tr３，Tr４は駆動トランジスタ、Ｅは直流
入力電源、Ｃ１〜Ｃ３，Cfはコンデンサ、Ｒ１，
Ｒ２，Rfは抵抗、Ｄ１，Ｄ２は整流ダイオード、
Ｌはチヨークコイル、Ｔ１は駆動トランス、Ｔ２
は主トランス、Vrefは基準電圧、Vccは駆動トラ
ンジスタTr３，Tr４の電源電圧をそれぞれ示
す。
鋸歯状波発生器、４はフリツプフロツプ回路（以
下FF回路と略す）、５，６は論理積回路、７は負
荷、Tr１，Tr２は主スイツチングトランジス
タ、Tr３，Tr４は駆動トランジスタ、Ｅは直流
入力電源、Ｃ１〜Ｃ３，Cfはコンデンサ、Ｒ１，
Ｒ２，Rfは抵抗、Ｄ１，Ｄ２は整流ダイオード、
Ｌはチヨークコイル、Ｔ１は駆動トランス、Ｔ２
は主トランス、Vrefは基準電圧、Vccは駆動トラ
ンジスタTr３，Tr４の電源電圧をそれぞれ示
す。
まず、点線で示す演算増幅器１のコンデンサ
Cf、抵抗Rfが無く、負荷変動に対して応答速度
が早い場合で、例えば周期的に負荷が変動するデ
ジタル信号を扱う電子通信装置に用い、DC−DC
コンバータのスイツチング周波数に近い周波数の
サイクリツクな負荷変動が起こつた場合について
説明する。
Cf、抵抗Rfが無く、負荷変動に対して応答速度
が早い場合で、例えば周期的に負荷が変動するデ
ジタル信号を扱う電子通信装置に用い、DC−DC
コンバータのスイツチング周波数に近い周波数の
サイクリツクな負荷変動が起こつた場合について
説明する。
サイクリツクな負荷変動が発生すると、基準電
圧Vrefとの誤差を増幅する演算増幅器１の出力
電圧は、第２図Ａの２の如くサイクリツクに変動
する。この電圧は、比較器２で鋸歯状波発生器よ
りの第２図Ａの１に示す鋸歯状波電圧と比較さ
れ、鋸歯状波電圧の方が高い期間をパルス幅とす
るパルスが出力される。このパルスはFF回路４、
論理積回路５，６、駆動トランジスタTr３，Tr
４、駆動トランスＴ１を介して、第２図Ｂ，Ｃに
示す駆動パルス電圧として主スイツチングトラン
ジスタTr１，Tr２にそれぞれ印加されるので、
異なるパルス幅でスイツチング動作が行われる。
これにより、主トランスＴ２には第２図Ｄに示す
電圧が印加されて、第２図Ｅに示すような正負の
大きさの異なる電流が流れるために主トランスＴ
２は偏磁する。
圧Vrefとの誤差を増幅する演算増幅器１の出力
電圧は、第２図Ａの２の如くサイクリツクに変動
する。この電圧は、比較器２で鋸歯状波発生器よ
りの第２図Ａの１に示す鋸歯状波電圧と比較さ
れ、鋸歯状波電圧の方が高い期間をパルス幅とす
るパルスが出力される。このパルスはFF回路４、
論理積回路５，６、駆動トランジスタTr３，Tr
４、駆動トランスＴ１を介して、第２図Ｂ，Ｃに
示す駆動パルス電圧として主スイツチングトラン
ジスタTr１，Tr２にそれぞれ印加されるので、
異なるパルス幅でスイツチング動作が行われる。
これにより、主トランスＴ２には第２図Ｄに示す
電圧が印加されて、第２図Ｅに示すような正負の
大きさの異なる電流が流れるために主トランスＴ
２は偏磁する。
この偏磁は、トランジスタTr１を駆動する第
２図Ｂに示すパルス電圧幅が、トランジスタTr
２を駆動する第２図Ｃに示すパルス電圧幅より広
く、主トランスＴ２に流れる第２図Ｅに示すイ，
ロの電流時間積が、ハ，ニ側の電流時間積より大
きいために生じ、これはロ側では累積されるため
にトランジスタTr１には大きな電流が流れて、
破損する場合を生ずる。
２図Ｂに示すパルス電圧幅が、トランジスタTr
２を駆動する第２図Ｃに示すパルス電圧幅より広
く、主トランスＴ２に流れる第２図Ｅに示すイ，
ロの電流時間積が、ハ，ニ側の電流時間積より大
きいために生じ、これはロ側では累積されるため
にトランジスタTr１には大きな電流が流れて、
破損する場合を生ずる。
この偏磁を防ぐために演算増幅器１に点線で示
すコンデンサCf、抵抗Rfによる帰還回路を設け
る方法があり、これにより演算増幅器１は応答速
度が遅くなるために演算増幅器１の出力電圧は、
第２図Ａの３のようにほぼ直線になり、主スイツ
チングトランジスタTr１，Tr２に印加されるパ
ルス電圧幅はほぼ等しくなり、主トランスＴ２の
偏磁が防止できる。
すコンデンサCf、抵抗Rfによる帰還回路を設け
る方法があり、これにより演算増幅器１は応答速
度が遅くなるために演算増幅器１の出力電圧は、
第２図Ａの３のようにほぼ直線になり、主スイツ
チングトランジスタTr１，Tr２に印加されるパ
ルス電圧幅はほぼ等しくなり、主トランスＴ２の
偏磁が防止できる。
しかし、例えば高速プリンタの電源等では、プ
リンタハンマは周期的に動作し、動作時には急激
に負荷電流が流れ、この時に応答速度が遅いと出
力電圧が急激に低下してプリンタが満足に動作し
ない場合を生ずる。
リンタハンマは周期的に動作し、動作時には急激
に負荷電流が流れ、この時に応答速度が遅いと出
力電圧が急激に低下してプリンタが満足に動作し
ない場合を生ずる。
以上のように従来のDC−DCコンバータは応答
速度を早くすれば偏磁の問題があり、応答速度を
遅くしても上記のような問題を生ずる。
速度を早くすれば偏磁の問題があり、応答速度を
遅くしても上記のような問題を生ずる。
(d) 発明の目的
本発明の目的は上記の問題点に鑑み、負荷変動
に対して応答速度も早く、また偏磁を起こさない
DC−DCコンバータの提供にある。
に対して応答速度も早く、また偏磁を起こさない
DC−DCコンバータの提供にある。
(e) 発明の構成
上記の目的は、出力電圧を検出し、幅制御され
た駆動パルスにより一対の主スイツチングトラン
ジスタを交互にオン、オフ制御して出力電圧を一
定とする安定化電源装置において、該出力電圧と
基準電圧との誤差電圧を鋸歯状波電圧と比較する
比較回路と、該鋸歯状波電圧の立ち上がり点を検
出する立ち上がり検出回路と、該立ち上がり検出
回路の出力パルスによりレベル反転する第１の出
力パルスと該第１の出力パルスの反転パルスであ
る第２の出力パルスとを出力する第１のフリツプ
フロツプ回路と、該第１のフリツプフロツプ回路
の第１の出力パルスと前記比較回路の出力パルス
とを論理積演算して前記主スイツチングトランジ
スタの一方を駆動する第１の駆動パルスを生成す
る第１の論理積回路と、前記第１のフリツプフロ
ツプ回路の第２の出力パルスの立ち上がり時をセ
ツト信号として出力パルスを送出し、リセツト信
号により出力パルスを停止する第２のフリツプフ
ロツプ回路と、前記第１の駆動パルス期間をアツ
プカウントし、前記第２のフリツプフロツプ回路
のセツト信号によりダウンカウントを開始し、該
アツプカウント値と該ダウンカウント値が等しく
なつた時に前記第２のフリツプフロツプ回路へ前
記リセツト信号を送出するアツプダウンカウンタ
と、前記第２のフリツプフロツプ回路の出力パル
スと前記第１のフリツプフロツプ回路の第２の出
力パルスとを論理積演算して前記主スイツチング
トランジスタの他方を駆動する第２の駆動パルス
を生成する第２の論理積回路とから構成すること
を特徴とするDC−DCコンバータにより達成され
る。
た駆動パルスにより一対の主スイツチングトラン
ジスタを交互にオン、オフ制御して出力電圧を一
定とする安定化電源装置において、該出力電圧と
基準電圧との誤差電圧を鋸歯状波電圧と比較する
比較回路と、該鋸歯状波電圧の立ち上がり点を検
出する立ち上がり検出回路と、該立ち上がり検出
回路の出力パルスによりレベル反転する第１の出
力パルスと該第１の出力パルスの反転パルスであ
る第２の出力パルスとを出力する第１のフリツプ
フロツプ回路と、該第１のフリツプフロツプ回路
の第１の出力パルスと前記比較回路の出力パルス
とを論理積演算して前記主スイツチングトランジ
スタの一方を駆動する第１の駆動パルスを生成す
る第１の論理積回路と、前記第１のフリツプフロ
ツプ回路の第２の出力パルスの立ち上がり時をセ
ツト信号として出力パルスを送出し、リセツト信
号により出力パルスを停止する第２のフリツプフ
ロツプ回路と、前記第１の駆動パルス期間をアツ
プカウントし、前記第２のフリツプフロツプ回路
のセツト信号によりダウンカウントを開始し、該
アツプカウント値と該ダウンカウント値が等しく
なつた時に前記第２のフリツプフロツプ回路へ前
記リセツト信号を送出するアツプダウンカウンタ
と、前記第２のフリツプフロツプ回路の出力パル
スと前記第１のフリツプフロツプ回路の第２の出
力パルスとを論理積演算して前記主スイツチング
トランジスタの他方を駆動する第２の駆動パルス
を生成する第２の論理積回路とから構成すること
を特徴とするDC−DCコンバータにより達成され
る。
本発明の構成により、一対の主スイツチングト
ランジスタを同じ幅のパルスで駆動制御すること
ができるため、応答速度が早く、また偏磁を起こ
さないDC−DCコンバータが得られる。
ランジスタを同じ幅のパルスで駆動制御すること
ができるため、応答速度が早く、また偏磁を起こ
さないDC−DCコンバータが得られる。
(f) 発明の実施例
以下、本発明の一実施例を図に基づいて説明す
る。
る。
第３図は本発明の一実施例のDC−DCコンバー
タの回路図、第４図は第３図の各部波形のタイム
チヤート図であり、Ｂ〜Ｋの各波形は、第１図の
ｂ〜ｋ点に対応する。第３図中、第１図の従来例
と同一機能のものは同一記号で示し、８，１２は
FF回路、９，１０は微分回路、１１は比較器、
１３はアツプダウンカウンタ、Ｖ１は第４図Ａの
４に示すような殆ど０電位に近い基準電圧であ
る。また、アツプダウンカウンタ１３のクロツク
端子CLKに供給するクロツク周波数は、鋸歯状
波発生器３の鋸歯状波の周波数より十分高く、、
アツプ端子Ｕにハイレベルが加えらている間はク
ロツクをアツプカウントし、ダウン端子Ｄにハイ
レベルが加えられている間はクロツクをダウンカ
ウントし、カウント値が０になれば出力端子０よ
りパルスを発生するものである。
タの回路図、第４図は第３図の各部波形のタイム
チヤート図であり、Ｂ〜Ｋの各波形は、第１図の
ｂ〜ｋ点に対応する。第３図中、第１図の従来例
と同一機能のものは同一記号で示し、８，１２は
FF回路、９，１０は微分回路、１１は比較器、
１３はアツプダウンカウンタ、Ｖ１は第４図Ａの
４に示すような殆ど０電位に近い基準電圧であ
る。また、アツプダウンカウンタ１３のクロツク
端子CLKに供給するクロツク周波数は、鋸歯状
波発生器３の鋸歯状波の周波数より十分高く、、
アツプ端子Ｕにハイレベルが加えらている間はク
ロツクをアツプカウントし、ダウン端子Ｄにハイ
レベルが加えられている間はクロツクをダウンカ
ウントし、カウント値が０になれば出力端子０よ
りパルスを発生するものである。
従来例と同様にサイクリツクな負荷変動が発生
すると、演算増幅器１は応答が早いので従来と同
様に演算増幅器１の出力電圧は第４図Ａの２のよ
うにサイクリツクに変動するために比較器２より
第４図Ｂに示すような各パルスの幅が大きく相違
するパルスが出力され、論理積回路５およびアツ
プダウンカウンタ１３のアツプ端子Ｕに入力され
る。
すると、演算増幅器１は応答が早いので従来と同
様に演算増幅器１の出力電圧は第４図Ａの２のよ
うにサイクリツクに変動するために比較器２より
第４図Ｂに示すような各パルスの幅が大きく相違
するパルスが出力され、論理積回路５およびアツ
プダウンカウンタ１３のアツプ端子Ｕに入力され
る。
鋸歯状波電圧の立ち上がり点を検出する立ち上
がり検出回路は、比較器１１と微分回路１０とで
構成され、比較器１１は、鋸歯状波発生器３より
の第４図Ａの１に示す鋸歯状波電圧と、第４図Ａ
の４に示す殆ど０電位に近い基準電圧Ｖ１とを比
較して鋸歯状波電圧の立ち上がり点を検出し、微
分回路１０にて微分して第４図Ｃに示すエツジパ
ルスを発生する。
がり検出回路は、比較器１１と微分回路１０とで
構成され、比較器１１は、鋸歯状波発生器３より
の第４図Ａの１に示す鋸歯状波電圧と、第４図Ａ
の４に示す殆ど０電位に近い基準電圧Ｖ１とを比
較して鋸歯状波電圧の立ち上がり点を検出し、微
分回路１０にて微分して第４図Ｃに示すエツジパ
ルスを発生する。
このエツジパルスはFF回路８に入力され、一
方の出力端子Ｑからは第４図Ｄに示すエツジパル
スごとに反転するパルスを発生し、ローレベルの
時に論理積回路６の出力を阻止する。
方の出力端子Ｑからは第４図Ｄに示すエツジパル
スごとに反転するパルスを発生し、ローレベルの
時に論理積回路６の出力を阻止する。
FF回路８の他方の出力端子からは、第４図
Ｅに示すような出力端子Ｑの反転パルスを発生
し、論理積回路５へ入力する。即ち、論理積回路
５の出力は、第４図Ｅに示すFF回路８の出力端
子の出力パルスがハイレベルの期間に第４図Ｂ
に示す比較器２の出力パルスと同等幅のパルスを
送出する。このパルスは、第１の駆動パルスとし
て駆動トランジスタTr３等を介して一方の主ス
イツチングトランジスタTr１を駆動制御する。
Ｅに示すような出力端子Ｑの反転パルスを発生
し、論理積回路５へ入力する。即ち、論理積回路
５の出力は、第４図Ｅに示すFF回路８の出力端
子の出力パルスがハイレベルの期間に第４図Ｂ
に示す比較器２の出力パルスと同等幅のパルスを
送出する。このパルスは、第１の駆動パルスとし
て駆動トランジスタTr３等を介して一方の主ス
イツチングトランジスタTr１を駆動制御する。
また、出力端子Ｑの出力パルスは微分回路９に
て微分されて第４図Ｆに示すような立ち上がり時
のエツジパルスを発生し、FF回路１２のセツト
端子Ｓに入力されてFF回路１２をセツトして出
力端子Ｑからの出力を第４図Ｇのホ点にてハイレ
ベルとし、アツプダウンカウンタ１３のダウン端
子Ｄおよび論理積回路６に印加される。
て微分されて第４図Ｆに示すような立ち上がり時
のエツジパルスを発生し、FF回路１２のセツト
端子Ｓに入力されてFF回路１２をセツトして出
力端子Ｑからの出力を第４図Ｇのホ点にてハイレ
ベルとし、アツプダウンカウンタ１３のダウン端
子Ｄおよび論理積回路６に印加される。
アツプダウンカウンタ１３では、アツプ端子Ｕ
に入力される第４図Ｂに示す比較器２の出力パル
スの１パルス期間をアツプカウントし、次にダウ
ン端子Ｄに入力される第４図Ｇに示すFF回路１
２の出力パルスによりダウンカウントを開始し、
ダウンカウント値が上記アツプカウント値と等し
くなり、カウント値が０になると、出力端子Ｏか
ら第４図Ｈに示すパルスを発生し、FF回路１２
をリセツトする。
に入力される第４図Ｂに示す比較器２の出力パル
スの１パルス期間をアツプカウントし、次にダウ
ン端子Ｄに入力される第４図Ｇに示すFF回路１
２の出力パルスによりダウンカウントを開始し、
ダウンカウント値が上記アツプカウント値と等し
くなり、カウント値が０になると、出力端子Ｏか
ら第４図Ｈに示すパルスを発生し、FF回路１２
をリセツトする。
即ち、FF回路１２の出力端子Ｑからは、第４
図Ｇに示すように第４図Ｉの第１の駆動パルスと
同等幅のパルスが出力され、論理積回路６で、第
４図ＤのFF回路８の出力端子Ｑの出力パルスと
の論理積により第４図Ｊに示す出力パルスを送出
し、第２の駆動パルスとして駆動トランジスタ
Tr４等を介して他方の主スイツチングトランジ
スタTr２を駆動制御する。
図Ｇに示すように第４図Ｉの第１の駆動パルスと
同等幅のパルスが出力され、論理積回路６で、第
４図ＤのFF回路８の出力端子Ｑの出力パルスと
の論理積により第４図Ｊに示す出力パルスを送出
し、第２の駆動パルスとして駆動トランジスタ
Tr４等を介して他方の主スイツチングトランジ
スタTr２を駆動制御する。
従つて、一対の主スイツチングトランジスタ
Tr１，Tr２は同等幅のパルスで駆動制御される
ため、主トランスＴ２には第４図Ｋに示すように
＋側、−側共に同等のパルス幅の電圧が印加され
るので、偏磁を起こすことがない。
Tr１，Tr２は同等幅のパルスで駆動制御される
ため、主トランスＴ２には第４図Ｋに示すように
＋側、−側共に同等のパルス幅の電圧が印加され
るので、偏磁を起こすことがない。
(g) 発明の効果
以上詳細に説明したように本発明によれば、コ
ンデンサ等の遅延要素を使用しないため、負荷変
動に対し応答速度が早く、また主トランスが偏磁
することもなく、さらにアツプダウンカウンタに
より精度良くパルス期間測定を行い、論理回路に
より同等幅の一対の駆動パルスを生成しているの
で、高精度で信頼性の高いDC−DCコンバータが
実現できる。
ンデンサ等の遅延要素を使用しないため、負荷変
動に対し応答速度が早く、また主トランスが偏磁
することもなく、さらにアツプダウンカウンタに
より精度良くパルス期間測定を行い、論理回路に
より同等幅の一対の駆動パルスを生成しているの
で、高精度で信頼性の高いDC−DCコンバータが
実現できる。
第１図は従来例のDC−DCコンバータの回路
図、第２図は第１図の各部波形のタイムチヤート
図、第３図は本発明の実施例のDC−DCコンバー
タの回路図、第４図は第３図の各部波形のタイム
チヤート図である。 図中１は演算増幅器、２，１１は比較器、３は
鋸歯状波発生器、４，８，１２はフリツプフロツ
プ回路、５，６は論理積回路、７は負荷、９，１
０は微分回路、Tr１，Tr２は主スイツチングト
ランジスタ、Tr３，Tr４は駆動トランジスタ、
Ｔ１は駆動トランス、Ｔ２は主トランス、Ｃ１〜
Ｃ３，Cfはコンデンサ、Ｒ１，Ｒ２，Rfは抵抗、
Ｅは直流入力電源、Ｄ１，Ｄ２は整流ダイオー
ド、Ｌはチヨークコイルをそれぞれ示す。
図、第２図は第１図の各部波形のタイムチヤート
図、第３図は本発明の実施例のDC−DCコンバー
タの回路図、第４図は第３図の各部波形のタイム
チヤート図である。 図中１は演算増幅器、２，１１は比較器、３は
鋸歯状波発生器、４，８，１２はフリツプフロツ
プ回路、５，６は論理積回路、７は負荷、９，１
０は微分回路、Tr１，Tr２は主スイツチングト
ランジスタ、Tr３，Tr４は駆動トランジスタ、
Ｔ１は駆動トランス、Ｔ２は主トランス、Ｃ１〜
Ｃ３，Cfはコンデンサ、Ｒ１，Ｒ２，Rfは抵抗、
Ｅは直流入力電源、Ｄ１，Ｄ２は整流ダイオー
ド、Ｌはチヨークコイルをそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 １ 出力電圧を検出し、幅制御された駆動パルス
により一対の主スイツチングトランジスタを交互
にオン、オフ制御して出力電圧を一定とする安定
化電源装置において、 該出力電圧と基準電圧との誤差電圧を鋸歯状波
電圧と比較する比較回路と、 該鋸歯状波電圧の立ち上がり点を検出する立ち
上がり検出回路と、 該立ち上がり検出回路の出力パルスによりレベ
ル反転する第１の出力パルスと該第１の出力パル
スの反転パルスである第２の出力パルスとを出力
する第１のフリツプフロツプ回路と、 該第１のフリツプフロツプ回路の第１の出力パ
ルスと前記比較回路の出力パルスとを論理積演算
して前記主スイツチングトランジスタの一方を駆
動する第１の駆動パルスを生成する第１の論理積
回路と、 前記第１のフリツプフロツプ回路の第２の出力
パルスの立ち上がり時をセツト信号として出力パ
ルスを送出し、リセツト信号により出力パルスを
停止する第２のフリツプフロツプ回路と、 前記第１の駆動パルス期間をアツプカウント
し、前記第２のフリツプフロツプ回路のセツト信
号によりダウンカウントを開始し、該アツプカウ
ント値と該ダウンカウント値が等しくなつた時に
前記第２のフリツプフロツプ回路へ前記リセツト
信号を送出するアツプダウンカウンタと、 前記第２のフリツプフロツプ回路の出力パルス
と前記第１のフリツプフロツプ回路の第２の出力
パルスとを論理積演算して前記主スイツチングト
ランジスタの他方を駆動する第２の駆動パルスを
生成する第２の論理積回路とから構成することを
特徴とするDC−DCコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59078069A JPS60223473A (ja) | 1984-04-18 | 1984-04-18 | Ｄｃ−ｄｃコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59078069A JPS60223473A (ja) | 1984-04-18 | 1984-04-18 | Ｄｃ−ｄｃコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60223473A JPS60223473A (ja) | 1985-11-07 |
| JPH0340587B2 true JPH0340587B2 (ja) | 1991-06-19 |
Family
ID=13651554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59078069A Granted JPS60223473A (ja) | 1984-04-18 | 1984-04-18 | Ｄｃ−ｄｃコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60223473A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5026737B2 (ja) * | 2006-05-30 | 2012-09-19 | 新電元工業株式会社 | スイッチング電源装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50158828A (ja) * | 1974-06-14 | 1975-12-23 |
-
1984
- 1984-04-18 JP JP59078069A patent/JPS60223473A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60223473A (ja) | 1985-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8552702B2 (en) | Digital control switching regulator having an input voltage detection circuit | |
| JPS60215222A (ja) | 直流電源回路 | |
| TWI406493B (zh) | 用於無刷直流馬達之速度控制電路與定速控制電路 | |
| CN113572364A (zh) | 开关电源系统及其同步整流控制器 | |
| JPS5828826B2 (ja) | インバ−タセイギヨカイロ | |
| CN100397766C (zh) | 切换式控制装置 | |
| US20050225351A1 (en) | Method for detecting a power load of a power supply module according to duty cycle detection, and related device | |
| EP0613237B1 (en) | Bidirectional chopper transconductance amplifier | |
| JPH0340587B2 (ja) | ||
| JP2677215B2 (ja) | ゼロボルトスイッチパルス幅変調型スイッチングレギュレータの制御回路 | |
| JP2013110943A (ja) | Ｄｃ／ｄｃコンバータ | |
| US5514988A (en) | Temperature-compensated, precision frequency-to-voltage converter | |
| JP4196758B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| CN101145065B (zh) | 具有过电流保护的切换式稳压装置 | |
| JP2008061447A (ja) | 電源装置 | |
| JP2001157443A (ja) | パルス制御回路及び同期整流回路 | |
| JP3041896B2 (ja) | 交流アーク溶接機 | |
| CN120546464B (en) | Self-adaptive ramp compensation circuit system applied to BUCK-BOOST circuit | |
| JP5079390B2 (ja) | スイッチング電源装置 | |
| JPH05300731A (ja) | スイッチング電源の過電流保護回路 | |
| JPH11215820A (ja) | スイッチング電源装置 | |
| JP2672886B2 (ja) | 直流サーボモータのパルス駆動方式 | |
| JPH05122930A (ja) | 容量性素子の駆動電源 | |
| JPH05136662A (ja) | パルス供給回路 | |
| JP2001169541A (ja) | Ｐｗｍ波生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |