JPH0341146A - 半導体装置の製法 - Google Patents

半導体装置の製法

Info

Publication number
JPH0341146A
JPH0341146A JP1325234A JP32523489A JPH0341146A JP H0341146 A JPH0341146 A JP H0341146A JP 1325234 A JP1325234 A JP 1325234A JP 32523489 A JP32523489 A JP 32523489A JP H0341146 A JPH0341146 A JP H0341146A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
coating
stress
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1325234A
Other languages
English (en)
Other versions
JPH0639563B2 (ja
Inventor
Tasao Soga
太佐男 曽我
Mamoru Sawahata
沢畠 守
Takaya Suzuki
誉也 鈴木
Masatake Nametake
正剛 行武
Fumio Nakano
文雄 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1325234A priority Critical patent/JPH0639563B2/ja
Publication of JPH0341146A publication Critical patent/JPH0341146A/ja
Publication of JPH0639563B2 publication Critical patent/JPH0639563B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills

Landscapes

  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明、半導体チップの電極端子をCCB法(Cont
rolled Co11apse Bonding法)
により基板上の電極端子に接合した後、樹脂により被覆
してなる構造の半導体装置に関する。
〔従来の技術〕
このような構造の半導体装置が適用された具体的な一例
として、第1図に示す要部断面構造図のように、液晶表
示素子の形成されたガラス基板上に、その液晶表示素子
を開動する半導体チップを載置して一体形成したものが
知られている。即ち、ガラス基板1の上面に形成された
電極端子2と、シリコン半導体からなる半導体チップ(
以下、Siチップと称する)3の下面に形成された電極
端子4とを対向配置し、これらの電極端子2,4間をC
CB法により形成されるはんだバンプ5によって接合し
1次にシリコ、ンゲル等の如き柔軟性を有する樹脂6を
、ガラス基板上とSiチップ3の空隙部に充填し、さら
に、Siチップ3の上及び側面を炭酸カルシウムを混入
したビスフェニール型の低膨張エポキシ系樹脂7により
被覆した構造となっている。
〔発明が解決しようとする課題〕
ところが、上述構造の半導体装置について、40℃←→
100℃の温度条件で温度サイクル試験を行ったところ
、被覆のないもの(以下、裸チップと称する)よりも耐
熱疲労性がかなり劣るという結果が得られた。そこで、
その原因を実験等により検討した結果、(1)樹脂材料
、(2)樹脂被覆構造、及び(3)はんだバンプ構造の
3点について1次に述べるような欠点があることが判っ
た。
即ち、炭酸カルシウム粉をエポキシ樹脂に混入すると、
膨張係数を大きく下げることができるが。
Siチップやガラス基板に比較するとまだ大であること
、しかも炭酸カルシウムの混入率を増すと樹脂の硬度が
増大することから、必ずしも耐熱疲労性は向上しない。
また、低膨張エポキシ樹脂を用いた樹脂被覆の形状、及
びはんだバンプの形状に関する応力分布。
特に応力集中及びはんだバンプの柔軟性は、耐熱疲労性
に大きく影響する。
本発明の目的は、耐熱疲労性を向上させることができる
被覆樹脂の材料、被覆の形状、及びはんだバンプの形状
を有してなる半導体装置を提供することにある。
〔課題を解決するための手段〕 本発明は、被覆樹脂はエポキシ樹脂を主材料とし、これ
にエポキシ樹脂よりも小さい熱膨張係数を有する無機材
料からなる第1の粉粒体、及びゴム状弾性材料からなる
第2の粉粒体を少なくとも混入したものとし、 また、前記被覆樹脂は半導体チップの周囲とその上面を
被い、且つ前記半導体チップ周辺の基板上面に形成する
樹脂被覆の幅は、その幅方向の半導体チップ幅の1倍以
上1.5倍以下とし、さらに、はんだバンプ、の形状は
円柱型またはっづみ型に形成することによって、耐熱疲
労性を向上させようとするものである。
〔実施例〕
以下1本発明を実施例に基づいて説明する。
まず1本発明の被覆樹脂材料について説明する。
エポキシ樹脂の熱膨張係数αROは約100XIO−’
 / ’Cであり、半導体チップ、例えばSiチップの
熱膨張係数αs i ; 3 X 10− ’ / ”
C−や、基板、例えばガラス基板のソーダガラスの熱膨
張係数αo ; 9.33x 10−” / ”Cに比
べて大きい、一般に、耐熱疲労性を向上させるには、熱
膨張係数が半導体チップや基板のそれに近い被覆樹脂を
適用することが望ましい。
そこで、エポキシ樹脂に炭酸カルシウムや石英粉等の如
き、熱膨張係数の小さな無機材料(以下、低膨張化材と
称する)を混入して低膨張化するようにしている。例え
ば、体積にして50%の石英粉を混入すると、熱膨張係
数αRは約25X10−’/℃に低下する。しかし、混
入率を高くするにしたがって樹脂の粘度が高くなり、流
動性が低下する。流動性が低下すると、被覆工程におい
ては、はんだバンプ周囲の空隙部に樹脂が侵入しにくく
なって、空隙部が残ったり、基板との密着性が低したり
、被覆の作業性が低下するという問題が生ずる。この結
果、逆に耐熱疲労性及び耐湿性が低下してしまうことが
ある。また、混入率を高くすると樹脂の柔軟性が低下し
て、基板との接着部に応力が集中するため、この応力に
よりガラス等の基板が破損されてしまうことがある。
したがって、単に低膨張化材を混入して低膨張化するだ
けでは、耐熱疲労性の向上に一定の限度があるため、さ
らにその流動性及び柔軟性を改善する必要がある。
そこで、本発明は低膨張化材に加えて粒状の弾性材料1
例えばポリブタジェンやシリコン等のゴム粒子を分散混
入し、これによって柔軟性及び流動性を向上させようと
するものである。つまり、被覆樹脂内のゴム粒子は応力
緩衝材とし作用するので柔軟性が向上して応力集中や歪
が緩和されることから、これによって耐熱疲労性を向上
させようとするものである。また、粒状のゴム粒子の作
用によって流動性を向上させようとするものである。し
かし、後述するように、ゴム粒子の混入率にも最適な範
囲がある。例えば、粒径1μmレベルのポリブタン1ン
(CTBN  1300x9)からなるゴム粒子を混入
した場合、エポキシ樹脂に対するゴム粒子の重量比を1
00対20以上(以下、重量部または単に部と称し、例
えば20部以上と表現する)にすると、ゴム粒子の分散
が不均一になってしまうとともに、ポリブタジェンの熱
膨張係数αPBは約80 X 10−’/℃と大きいの
で、混入後の被覆樹脂の熱膨張係数αRが大となってし
まい、耐熱疲労性を低下させる原因となるのである。ま
た、流動性向上の効果にあっても飽和現象があるので大
幅向上は期待できない。
これらのことを、実施例を用いて行った実験結果に基づ
いて説明する。第1表に、エポキシ樹脂(EP−828
)を主材料とし1粒径的lpmの石英粉を低膨張化材と
し、粒径的1μmのポリブタジェンの均一なゴム粒子を
緩衝材とし、それらの混入率の異なる種々の樹脂により
被覆した半導体装置を試料として、前述と同一の温度サ
イクル試験を行った判定結果を示す、なお、基板、半導
体チップ及びはんだバンプは第1図図示と同一構成のも
のとし、判定は、樹脂被覆を施さない裸チップのものに
比較して、早いサイクルにて故障に至った試料を不合格
として×印で示し、合格したものについては故障率を基
準に、優れている順に0、Δ印で示した。故障率の一例
として、第2図(A)に石英粉の混入率を35体積%に
固定し、ポリブタジェンゴム粒子の混入率を変化させた
場合を、第2図(B)にポリブタジェンゴム粒子の混入
率をIO部に固定し1石英粉の混入率を変化させた場合
を、それぞれ示す、なお、第2図(A)(B)図中実線
で示したものは、1サイクル/工時間の温度サイクル試
験を900サイクル行った例であり、図中点線で示した
ものは同様に500サイクルの例である。
また、被覆樹脂には硬化温度を低くするための添加剤、
例えば硬化促進剤としてイソダゾル(2部4MH2)を
5重量%、硬化剤としてジシアンアミドを10重量%、
シランカップリング剤(A−187)を2重量%等を混
入し、硬化温度130℃、*化温度を時間として基板の
熱的影響を避けるようにした。
第1表に示す判定結果から、低膨張化剤と緩衝剤の混入
効果について考察する。まず、ポリブタジェンの混入率
が0部、即ち石英粉のみを混入した試料は、全て裸チッ
プのものより悪い判定結果となっているが、樹脂被覆さ
れた試料相互間で定量的に比較すると1石英粉の混入率
を高めるにしたがい熱疲労寿命が増大されるということ
を実験で確認している。但し、石英粉の混入により流動
性が低下して、Siチップ3下側とはんだバンプ5の周
囲への浸透が悪くなるので、この点からみて1石英粉の
混入率は60体積%が限界である。
一方、ポリブタジェンは若干混入するだけで、第2図(
A)に示すように、急激に故障率が低下されており、緩
衝材及び流動化材としての効果が顕著に表れ、耐熱疲労
性において裸チップよりも優れた特性が得られた。但し
、ポリブタジェン混入率を高くすると、前述したように
、その分散が不均一となり、耐熱疲労性が低下する。
これらのこと及び第1表から1石英粉の混入率は30〜
55体積%、ポリブタジェンゴム粒子の混入率は1〜2
0部の範囲に選定することにより、裸チップよりも優れ
た耐熱疲労性のものとすることができる0例えば、石英
粉50体積%、ポリブタジェン5部を混入したものの耐
熱疲労性(寿命)は、裸チップの3倍以上であり、信頼
性が大幅に向上された。
なお、低膨張化材としては石英の他、炭酸カルシウム、
炭化シリコン、ぶ化シリコン、または酸化ベリリウム混
入の炭化シリコン等の如き、いわゆる熱膨張係数の小さ
な無機材料が適用可能であり、同一の効果が得られる。
この低膨張化材の粒径にあっても、上記実施例の1μm
に限られるものではない。
また1弾性材としてはポリブタジェンゴム粒子の他、シ
リコンゴム粒子等の如き、いわゆる弾性の大きなゴム粒
子が適用可能であり、その粒径にあっても、1μmに限
られるものではない。
次に、樹脂被覆の形状について説明する。
前述したように1石英粉等の低膨張化材を混入しても、
エポキシ樹脂の熱膨張係数αRはソーダガラスや半導体
チップに比べてまだ大きな値である。そして、それらの
部材間の熱膨張量の差により生ずる応力によって半導体
チップ、はんだバンプ、ガラス基板、又はそれら部材の
接続部が破損されるのである。実験によると、はんだバ
ンプと半導体チップとの接続部が、繰返し応力に対して
最も弱いことが判った。
そこで、その接続部に発生する応力を低減することがで
きる樹脂被覆の形状、即ち、半導体チップ上面の被覆厚
みと、半導体チップ周辺部の被覆幅について、有限要素
法により求めた。
即ち、半導体チップ上面の被覆厚みt++aとしたとき
、はんだバンプと半導体チップの接続部にかかる最大応
力(破損に関係する引張応力)を求め、第3図(A)に
裸チップにおける最大引張応力に対する比率として示し
た。なお、第3図(B)、(C)に示すように、ガラス
基板1、半導体チップ3は6m角のSiチップ、はんだ
チップ5は球欠体形状のものとし、樹脂被覆7は全体@
Lを15m角一定としたものをモデルとし1図示矢印9
の方向の最大応力を求めたものである。矢印9の位置に
おける応力は、温度が室温(20℃)から100℃に変
化したときは引張応力となり、室温(20℃)から−4
0℃に変化したときは圧縮応力になる。また、樹脂はエ
ポキシ樹脂に石英粉のみを混入した流動性の劣るものと
し、基板1とチップ3のとの間に空隙8が生じたものを
モデルとした。
第3図(A)から明らかなように、被覆厚みtが増すに
つれて、半導体チップ3とはんだバンプ5の接続部にか
かる最大引張応力が大きくなることから、被覆厚みtは
薄いほどよいということになるが、機械的保護及び耐湿
性保持から許容最小厚みが制限され、tは1±0.5m
の範囲で選定することが望ましい。
一方、第4図(A)に半導体チップの周辺に形成される
樹脂被覆の幅と、前記接続部にかかる最大応力との関係
を示す、なお、モデルは第4図(B)、(C)に示すよ
うに第3図(B)、(C)と同様のものであり、被覆厚
みtを1.5nn一定、半導体チップ3の幅を2a、半
導体チップ端縁から被覆外縁までの寸法、即ち半導体チ
ップ周辺領域に形成される被覆の幅を悲とした。
第4図(A)に示すように、Q / aが増すにつれて
最大引張応力が現象する傾向にある。このことは、周辺
域の被覆幅悲が広くなると、被覆幅悲の中心(図示B、
B’)より内側の被覆が温度上昇時に内側方向に伸び、
これによって半導体チップ3に対して圧縮方向に応力が
作用すると考えられる。なお、このことは計算によって
確認している。
したがって、Q / aを大にすれば最大引張応力を減
少することができる。即ち、被覆樹脂の熱膨張係数が大
であっても、被覆形状を適切なものとすることにより、
裸チップのものより耐熱疲労性を向上させることができ
る。しかし、Q / a≧3.0以上にしても、最大引
張応力の低減効果が小さくなる反面、ガラス基板1と樹
脂被覆7との接合部のガラス破損が起こりやすくなるこ
と、及び樹脂被覆14全体の面積的制限を考慮すると、
Q / aは2〜3が望ましい範囲である。因に、最適
な形状の一例を示せば、半導体チップ上面の被覆厚みt
は0.5nn、Q/aは2となる。
次に、はんだバンプの形状について説明する。
上述した被覆樹脂材料及び被覆形状についての実施例で
は、はんだバンプの形状が球欠体の場合として説明した
が、樹脂の変形に追従できるはんだバンプ形状、又はは
んだバンプにかかる応力を低減できる形状にすれば、#
熱疲労性は飛躍的に向上される筈である。
そこで、はんだバンプの形状を第5図(A)〜(D)に
示す形状に形成し、熱疲労寿命と機械的強度とを実験的
に求めた。なお、第5図(A)〜(D)に示すはんだバ
ンプは全て同一体積とし、CCB法において半導体チッ
プと基板との間隙寸法を変えることによって、はんだバ
ンプの高さ及び中央部の径すを変えた。
第6図は上述のように形成されたはんだバンプを有する
裸チップに対し、縦横の強制歪を与えたとき、熱疲労寿
命及び機械的強度がどのようになるかを示した線図であ
る。同図において、横軸にはんだバンプの中央の径すと
端子径Cの比b / cをとり、縦軸に第5図(D)に
示す球欠体型の熱疲労寿命を1とし、これに対する各形
状の熱疲労寿命を比で示すとともに、同様に圧縮強度又
は引張強度からなる機械的強度の比で示した。
第6図図示曲線(I)に示すように、熱疲労寿命特性は
、b/cが大になるほど、即ち球欠体形状になるほど急
激に悪くなることが判る。このことは、はんだバンプ内
の応力分布がその形状によて大きく異なっているためで
ある。即ち、第5図(A)、(B)に示したb / c
 < 1のいわゆるつづみ型のはんだバンプにかかる応
力を有限要素法により求めたところ、第7図(A)に示
す分布となることが判った。同図において、矢印は各区
画領域における応力の方向とその大きさを表しており、
応力はほぼ一様に分布していることが判る。
これに対し、第5図(D)に示したb / c > 1
の球欠体型のはんだバンプの場合は、第7図(B)に示
す応力分布となり、両端の接合界面部に応力が集中し、
この部分から熱疲労破断が発生する。
また、はんだバンプの高さが大になるつづみ型ものにあ
っては、一定量の変形に対して歪は相対的に小さくなる
ことから、熱疲労寿命が向上されるのである。しかし、
b / cをさらに小さくした極端なつづみ型にすると
、応力が中央部に集中するようになるのと、第6図図中
曲線(II)で示す機械的強度が低下するので、はんだ
バンプが破断してしまうことから、熱疲労寿命の増大が
おさえられてしまう。
従って、はメツだバンプの形状は少なくともb/c=1
の円柱型とし、好ましくは0.5≦b / cくlの範
囲のつづみ型とするのがよい。
ところで、上述は裸チップのものであるが、樹脂被覆を
施したものの場合は、樹脂の熱膨張係数が大であること
から、はんだバンプの形状としては大きな変形量に対し
て追従できるものが望ましい、この点についても、つづ
み型は高さが大きいことから、前述したように、一定変
形量に対し相対的に歪が小さくなるので望ましいことに
なる。
例えば、第8図(A)に示すように、はんだバンプ10
はつづみ型のものとし、低膨張化エポキシ樹脂からなる
樹脂被rI111を施した場合、はんだバンプ10に作
用する変形応力は、同図(B)の矢印12.13に示す
縦・横方向に作用する。
第8図(A)、(B)図示のものにおいて、ガラス基板
1の熱膨張係数をα□Siチップ3の熱膨張係数をαS
8、樹脂被覆11の熱膨張係数をαR1横方向最大変形
量をΔQx、縦方向最大変形量をΔQy、Siチップ3
の1辺を2a、はんだバンプ10の高さをh、せん断歪
をγ、軸方向歪をε、温度変化量をへT、定数をに1.
 k2. A。
合計歪をE、熱疲労寿命をNtとすると、次式(1)〜
(5)が成立する。
ΔQx”a  (at  ass)  ΔT     
 ・(L)Δ12y=hαRΔT          
  ・・・(2)γ=に、IIQX        ・
・・(3)・−に、AQy        ・・・(4
)II Nt  ”A・□=A           ・・・(
5)R2γ2+ε2 これらの式から、はんだバンプの高さhが大であれば、 樹脂被覆の熱膨張によって生ずるΔ氾χ。
AQyに対し、歪γ、εは小さくなる。
したがって、っづみ型のはんだバンプとすることにより
、はんだバンプ高さhが大であることから歪が小さくな
り、しかも応力集中が緩和されることから、はんだバン
プと半導体チップとの接合部の破損が低減されて、耐熱
疲労性が著るしく向上するという効果がある。
なお、はんだの熱膨張係数は約25X10−’/℃程度
であり、低膨張化エポキシ樹脂と同等であることから、
はんだバンプ自体が樹脂被覆によって拘束されることは
少ない。
以上、本発明の被覆樹脂材料、被覆形状、及びはんだバ
ンプ形状をそれぞれ個別に適用した実施例について説明
したが、それらの実施例を組み合わせることによって、
−層耐熱疲労特性に優れたものとすることができること
は言うまでもない。
なお、半導体チップの半導体素子が形成されている面は
、はんだバンプが接合されている面であるが、一般にこ
の面にはSiO□又はポリイミドなどの薄膜により保護
されている。しかし、はんだバンプが接合される部分は
それらの薄膜が形成されていないため、耐湿性の問題に
ついて考察する。一般に知られているD I P (D
ual InlinePackage )型の樹脂モー
ルド半導体装置にあっては、リードフレームのタブ上に
Siチップが接続され、素子側の端子はアルミニウム(
AQ)線を超音波ボンディング法により接続し、その全
体を樹脂モールドした構造となっている。ところが、リ
ード線と樹脂の界面を伝わって水分が侵入し。
さらにAQ線にまで伝わってAQlJAを腐食したり、
Al1線と素子の接合界面を腐食させて断線等の故障が
発生していた。
しかし、本発明に係るCCB法により形成された構造の
樹脂被覆されたものによれば、樹脂被覆部分に上記DI
Pのリードの如き引出し線が無いこと、半導体チップ周
囲の被覆幅が大きいのでガラス基板と樹脂の界面から水
分は侵入しにくいこと、及びはんだ(Pb−5%Sn、
Pb−60%Sn)はAQ線に比べて耐食性に優れてい
ることなどから、総じて耐湿性に優れていると言うこと
ができる。
さらに、厳しく耐湿性を要求される場合には。
第9図に示すように、柔軟なシリコンゲル14を半導体
チップ3の下に充填する2液被覆法が有効である。シリ
コンゲル14は柔軟なことからはんだバンプ5表面、ガ
ラス基板上表面及び半導体チップ3表面との馴じみが良
く、水分の侵入を阻止することができる。しかん、シリ
コンゲル14の熱膨張係数は約tooxlo−’/’C
と大きいので、はんだバンプ5の表面を薄く被覆する程
度が望ましい、また、樹脂被覆11とガラス基板1との
界面に防湿効果を有するアクリル樹脂膜15を予め薄く
コーティングしておくと、ガラス割れを防止することが
できる。
次に、第10図に示した一実施例装置により、はんだバ
ンプ形状を所望のっづみ型に形成する方法について説明
する。
第10図に示す装置は、ガラス基板1に半導体チップ3
をCCB法により接合する装置である。
また、ガラス基板1は液晶表示装置の表示素子16の基
板を兼ねているものの例である。
本製法は、ソーダガラス等のガラス基板1は急激に加熱
すると割れる恐れがあり、また液晶の表示素子16等に
対する熱影響を軽減するため、半導体チップ3を予熱し
た後、ガラス基板1を透過させて赤外線をはんだバンプ
5に一定時間照射して溶融させ、そして半導体チップ3
とガラス基板lの間隔を引き伸して、はんだバンプ5の
形状を所望形状に形成しようとすることにある。
第10図に示すように、予め蒸着法等により電極端子面
にはんだが盛られた半導体チップ3を、その電極端子面
を上側にして予熱板21上に載置する。その半導体チッ
プ3の上にガラス基板1を対向する電極端子の位置を合
わせて載置する。液晶の許容温度は最大130℃である
ことから、予熱板21とは熱的に遮へいするようにして
いる。
はんだの組成は耐熱疲労性に優れたPb−5%Sn(融
点約310℃)とし、電極端子上のはんだに予めロジン
系フラックスを塗布した。
接合工程を第1を図に示したはんだバンプ5の実測温度
の時間変化曲線を参照しながら説明する6まず、予熱ヒ
ータ22により半導体チップ3側から接合部全体を10
0℃程度に予熱する。しかる後、赤外線ランプ23によ
りはんだバンプ5部に赤外線を照射する0次に、はんだ
が溶融すると同時にチップ吸引装置24を開動して、基
板1と半導体チップ3の間隔を所定間隔25に引伸ばす
これと同時に、赤外線うシブ23、予熱ヒータ22を切
り、冷却管26に冷却水を通して冷却し、はんだバンプ
を凝固させるようにする。なお、はんだの溶融時間は約
15秒であり、その間にチップ吸引装W24が作動して
初期間隔27から所定間隔2Sに引伸ばされる。この引
伸ばしに要する時間は約1秒程度である。また、はんだ
バンプ5の形状は、予熱板21の突起高さ28を調整す
ることにより変えることができる。
なお、はんだ組成は、上記のものに代えて。
Pb−60%Sn(融点191℃)を用いてもよく、そ
の場合低融点でCCB接合可能であることから、熱影響
を避けたい基板等の場合には好適である。
また、アルミナ基板等のように赤外線を透過しないもの
には適用することはできず、周知の方法(特開昭50−
131647号公報)の如く、半導体チップ側から加熱
溶融させるようにしなければならない。
上述の製法は、上面に電極膜の形成されたガラス基板に
、半導体チップをCCB接合してなる構造のものに適用
した実施例であるが、以下に述べる構造を有する半導体
装置にも適用可能であり、同様の効果を得ることができ
る。
第12図に示す実施例は、スルーホールビン型の低膨張
多層プリント基板3工に適用したものであり、同図(A
)は断面構造図、(B)は半導体チップ3の下面図、(
C)は多層プリント基板31の下面図である。図に示す
ように、電極端子数の多い半導体チップ(例えば超LS
Iにあっては端子数が200個以上にも達する)の場合
、ワイヤボンディング方式で基板の端子と接続すること
は困難である。したがって、CCB法による接合構造が
好適であり、上記製法を適用することによって、耐熱疲
労性に優れた信頼性の高いものとすることができる。
なお、多層プリント基板31としては、ガラスもしくは
セラミック材料からなる単一基板、又はガラス繊維含有
エポキシ、ガラス繊維含有ポリイミドもしくは高弾性率
高強力繊維を含有するエポキシ又はポリイミド多層基板
等が知られている。
なお、高弾性率高張力繊維の具体例としては、ケプラー
(米国デュポン社製)が知られている。また、多層セラ
ミック基板等にも適用可能なことは言うまでもない。
第13図は、第12図図示実施例のものに放熱フィン3
3をはんだ34により取付けたものである。半導体チッ
プ3の上面にCr −Cu −A uをメタライズし、
はんだ34ははんだバンプ5よりも一段低融点のはんだ
を用いる0例えば、はんだバンプ5がPb−5%Snで
あれば、はんだ34はPb−60%Sn、5n−3,5
%Ag(融点約220℃)、Au−20%Sn(融点2
80℃)等を用いる。また、半導体チップ3の発熱量に
よって、要求される放熱特性が緩やかな場合には、第1
4図に示すように、放熱フィン33を樹脂接着とすれば
、被[樹脂により一度で接合させることができ、製作工
程が簡単化される。
〔発明の効果〕
以上説明したように、本発明によれば、耐衝撃、耐振動
等に優れている樹脂被覆型の効果に加えて。
耐熱疲労性が向上されるという効果がある。
【図面の簡単な説明】
第1図は従来例の断面構造図、第2図(A)。 CB)はそれぞれ本発明の一実施例の故障率を示す線図
、第3図(A)は被覆厚と応力との関係の一例を示す線
図であり、同図(B)、(C)はその説明図、第4図(
A)は半導体チップ幅に対する被覆幅と応力との関係の
一例を示す線図であり、同図(B)、(c)はその説明
図、第5図(A)〜(D)ははんだバンプの形状図、第
6図ははんだバンプ形状と熱疲労寿命及び機械的強度と
の関係を示す線図、第7図(A)、(B)ははんだバン
プの応力分布図、第8図(A)は本発明の一実施例の断
面構造図、同図(B)は説明図、第9図は本発明の他の
実施例の断面構造図、第10図は本発明法の適用された
CCBC合接による装置の構成図、第11図は第10図
図示実施例の動作説明のためのはんだバンプ温度を示す
線図、第12図(A)〜(C)、第13図及び第14図
は本発明の他の実施例の構造図ぐある。 1・・・ガラス基板、2・・・電極端子、3・・・半導
体チップ、5・・・はんだバンプ、7,11・・・被覆
樹脂、10・・・はんだバンプ、15・・・アクリル樹
脂膜、31・・・多層プリント基板。

Claims (1)

    【特許請求の範囲】
  1. 1、液状エポキシ樹脂100重量部、液状ポリブタジエ
    ン系ゴム1〜20重量部、ジシアンジアミド0〜10重
    量部、カップリング材0〜2重量部、イミダゾール0.
    5〜5重量部からなる樹脂と、全体として20〜65体
    積%を占める石英粉とからなることを特徴とする樹脂組
    成物。
JP1325234A 1989-12-15 1989-12-15 半導体装置の製法 Expired - Lifetime JPH0639563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1325234A JPH0639563B2 (ja) 1989-12-15 1989-12-15 半導体装置の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1325234A JPH0639563B2 (ja) 1989-12-15 1989-12-15 半導体装置の製法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP58171992A Division JPS6063951A (ja) 1983-09-16 1983-09-16 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2246822A Division JPH03245558A (ja) 1990-09-17 1990-09-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH0341146A true JPH0341146A (ja) 1991-02-21
JPH0639563B2 JPH0639563B2 (ja) 1994-05-25

Family

ID=18174528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1325234A Expired - Lifetime JPH0639563B2 (ja) 1989-12-15 1989-12-15 半導体装置の製法

Country Status (1)

Country Link
JP (1) JPH0639563B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130112A (en) * 1996-03-19 2000-10-10 Hitachi, Ltd. Semiconductor device
WO2000052739A3 (en) * 1999-03-03 2001-01-11 Intel Corp A controlled collapse chip connection (c4) integrated circuit package that has a filler which seals an underfill material
US6528345B1 (en) 1999-03-03 2003-03-04 Intel Corporation Process line for underfilling a controlled collapse
JP2005183777A (ja) * 2003-12-22 2005-07-07 Nichia Chem Ind Ltd 半導体装置及びその製造方法
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US7141448B2 (en) 1999-03-03 2006-11-28 Intel Corporation Controlled collapse chip connection (C4) integrated circuit package which has two dissimilar underfill materials
US7239068B2 (en) * 2002-03-29 2007-07-03 Fujitsu Media Devices Limited Method for mounting surface acoustic wave element and surface acoustic wave device having resin-sealed surface acoustic wave element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756954A (en) * 1980-09-22 1982-04-05 Hitachi Ltd Resin-sealed electronic parts
JPS57131223A (en) * 1981-02-06 1982-08-14 Hitachi Ltd Resin composition
JPS57180626A (en) * 1981-04-30 1982-11-06 Hitachi Ltd Thermosetting resin composition
JPS5834824A (ja) * 1981-08-26 1983-03-01 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及びその製造方法
JPS5873126A (ja) * 1981-10-27 1983-05-02 Seiko Keiyo Kogyo Kk 半導体装置の実装方法
JPS58107641A (ja) * 1981-12-21 1983-06-27 Seiko Keiyo Kogyo Kk 半導体装置の封止方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756954A (en) * 1980-09-22 1982-04-05 Hitachi Ltd Resin-sealed electronic parts
JPS57131223A (en) * 1981-02-06 1982-08-14 Hitachi Ltd Resin composition
JPS57180626A (en) * 1981-04-30 1982-11-06 Hitachi Ltd Thermosetting resin composition
JPS5834824A (ja) * 1981-08-26 1983-03-01 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及びその製造方法
JPS5873126A (ja) * 1981-10-27 1983-05-02 Seiko Keiyo Kogyo Kk 半導体装置の実装方法
JPS58107641A (ja) * 1981-12-21 1983-06-27 Seiko Keiyo Kogyo Kk 半導体装置の封止方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130112A (en) * 1996-03-19 2000-10-10 Hitachi, Ltd. Semiconductor device
WO2000052739A3 (en) * 1999-03-03 2001-01-11 Intel Corp A controlled collapse chip connection (c4) integrated circuit package that has a filler which seals an underfill material
US6238948B1 (en) 1999-03-03 2001-05-29 Intel Corporation Controlled collapse chip connection (C4) integrated circuit package that has a fillet which seals an underfill material
US6528345B1 (en) 1999-03-03 2003-03-04 Intel Corporation Process line for underfilling a controlled collapse
US7141448B2 (en) 1999-03-03 2006-11-28 Intel Corporation Controlled collapse chip connection (C4) integrated circuit package which has two dissimilar underfill materials
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US7239068B2 (en) * 2002-03-29 2007-07-03 Fujitsu Media Devices Limited Method for mounting surface acoustic wave element and surface acoustic wave device having resin-sealed surface acoustic wave element
JP2005183777A (ja) * 2003-12-22 2005-07-07 Nichia Chem Ind Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH0639563B2 (ja) 1994-05-25

Similar Documents

Publication Publication Date Title
US6627997B1 (en) Semiconductor module and method of mounting
US6784541B2 (en) Semiconductor module and mounting method for same
US5864178A (en) Semiconductor device with improved encapsulating resin
US6674172B2 (en) Flip-chip package with underfill having low density filler
JPH08195414A (ja) 半導体装置
JPS61177738A (ja) 相互接続体
JPH0778914A (ja) 回路形成面のための保護コーティングを持ったチップ・キャリア
JP3999840B2 (ja) 封止用樹脂シート
US5895976A (en) Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same
JPH0341146A (ja) 半導体装置の製法
US6680436B2 (en) Reflow encapsulant
JPH03245558A (ja) 半導体装置
JPH1187424A (ja) 半導体装置およびその製造方法
JPS6063951A (ja) 半導体装置
JP5105099B2 (ja) 半導体封止用液状エポキシ樹脂組成物、及びそれをアンダーフィル材として用いて封止したフリップチップ型半導体装置
JP3779091B2 (ja) 封止用樹脂組成物
JPS6124253A (ja) 半導体パツケ−ジ構造
JP3125137B2 (ja) 半導体装置
JP2675003B2 (ja) Lsi実装構造体
JP2000269387A (ja) 半導体封止用樹脂及びこれを用いた半導体装置
JPH09172110A (ja) 半導体装置
JPH05175262A (ja) 樹脂封止型半導体装置
JPH07115101A (ja) 半導体素子の実装方法
JPH02173073A (ja) 絶縁ペースト
JPH01143346A (ja) 半導体装置