JPH034126Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、過電流を検出して負荷に流れる電流
を制限する過電流制限回路に関する。

従来、負荷に流れる過電流を検出して電流を制
限することにより負荷を保護する電流制限回路と
しては、例えば第１，２，３，４図に示すような
ものがある。

第１図の電流制限回路は、負荷１への電源ライ
ンにスイツチング用のトランジスタ２を設け、ト
ランジスタ２のベース・コレクタ間に抵抗Ｒ１と
定電流ダイオードDcを接続し、トランジスタ２
のエミツタ・コレクタ間を流れる負荷電流が増加
すると、ベース電流の増加で抵抗Ｒ１の電圧が上
昇し、規定電圧に達したときにサイリスタ３がト
リガされてトランジスタ２のエミツタ・ベース間
をシヨートすることでトランジスタ２をカツトオ
フするようにしている。また、第２図は第１図の
サイリスタ３の代わりにPUT４を使用したもの
で、同様にベース電流の増加でPUT４のゲート
電位が低下し、アノード電位がゲート電位より規
定値以上高くなるとPUT４がオンしてトランジ
スタ５のベース・コレクタ間をシヨートし、トラ
ンジスタ５をカツトオフする。

しかしながら、このような第１，２図の回路で
は、サイリスタ３またはPUT４のトリガにより
負荷電流の遮断が行なわれると、電源供給を遮断
しない限り回路が復旧せず、ノイズ等による一次
的な過電流で作動した場合にもその都度電源供給
を遮断する復旧操作を行なわなければならないと
いう問題がある。

第２図は、トランジスタ６および抵抗Ｒ１，Ｒ
２，Ｒ３でなる電流検出回路により作動するリレ
ー７を備え、リレー７のリレー接点７ａを電流制
限抵抗Ｒ４と並列に接続したもので、リレー接点
７ａおよび抵抗Ｒ３を介して負荷１に流れる電流
による抵抗Ｒ３の電圧降下を抵抗Ｒ１，Ｒ２で分
圧してトランジスタ６のベースに供給し、負荷電
流の増加によるトランジスタ６のコレクタ電流が
リレー７の動作電流に達したとき、リレー７が働
いてリレー接点７ａを開放し、電流制限抵抗Ｒ４
を介在させることで負荷１に流れる電流を制限す
る。

しかし、この第３図の回路においては、トラン
ジスタ６のベース・コレクタ間電圧が温度により
大幅に変化するため、リレーを動作させるトラン
ジスタ６のベース電流が変動して動作点が安定せ
ず、またリレー７を動作させることからトランジ
スタ６のベース電流をある値以上に選ばなければ
ならないために電流制限を行なうことのできる過
電流の範囲が制約され、更に、リレー７動作でリ
レー接点７ａが開放されるまでには時間遅れがる
ため、この遅れ時間の間に負荷に最大電流が流
れ、電流制限の応答性が低いという問題がある。

第４図は、スイツチング用トランジスタ８と電
流検出用トランジスタ９を用いた従来の電流制限
回路であり、電流検出抵抗Ｒ５で定まるトランジ
スタ９のベース・エミツタ間電圧が規定値以上に
なるとトランジスタ９がオンし、トランジスタ８
のベース・エミツタ間をシヨートすることでトラ
ンジスタ８をカツトオフし、負荷１の電流を制限
する。

しかし、この回路においても、第３図の回路と
同様に、トランジスタ８，９のベース・エミツタ
間電圧が温度に応じて大幅に変化し、過電流を検
出して電流制限を行なうための動作点が安定せ
ず、またトランジスタ８，９の相互帰環動作によ
り電流制限が行なわれるため、電流制限がかかる
までのあいだに回路インピーダンスがリニアに変
化することとなり、負荷電流が電流制限を行なう
規定電流直前の値に達したような場合には、電流
制限を行なう回路インピーダンスに達する前の状
態でトランジスタ８，９がバランスし、中途半端
な電流制限の動作状態を起す恐れがあつた。

本考案は、このような従来の問題点に鑑みてな
されたもので、電流制限の動作点の設定が簡単に
出来ると共に温度の影響を受けず、また、電流制
限がかかるまで回路インピーダンスの大幅な変化
を抑え、更に電流制限後に負荷電流が正常に戻れ
ば自動的に電流制限を解除できるようにした過電
流制限回路を提供することを目的とする。

この目的を達成するため本考案は、負荷をブリ
ツジ抵抗として含むブリツジ回路を設け、過電流
によるブリツジバランスの変化を検出してスイツ
チング素子をオフし、このスイツチング素子に並
列接続した電流制限抵抗を介して負荷に流れる電
流を制限するようにしたものである。

以下、本考案の実施例を図面に基づいて説明す
る。

第５図は本考案の一実施例を示した回路図であ
る。

まず、構成を説明すると、本考案の電流制限回
路は電流が入力される端子１０，１１を備えた一
次端子と、負荷１が接続される端子１２，１３を
備えた二次端子を有する４端子回路網として構成
され、一次端子の一方の端子１０に電流制限抵抗
Ｒ１０の一端を接続し、この電流制限抵抗Ｒ１０
と並列にスイツチング素子として動作するトラン
ジスタ１４のエミツタとコレクタ（電路電極）を
接続し、勿論、トランジスタ１４は制御端子とし
てベース端子を備え、コレクタとベース間にバイ
アス抵抗Ｒ１２を接続している。

電流制限抵抗Ｒ１０の他端はトランジスタ１４
のエミツタ側と共に、負荷１をブリツジ抵抗とし
て含み、第２抵抗Ｒ２０、第３抵抗Ｒ３０および
第４抵抗Ｒ４０を備えたブリツジ回路における第
２抵抗Ｒ２０と第３抵抗Ｒ３０の接続点に接続さ
れる。二次端子側となる端子１２，１３に対して
は、まず一方の端子１２はブリツジ回路の第３抵
抗Ｒ３０に接続される。また、端子１３はブリツ
ジ回路の一辺を形成する第２抵抗Ｒ２０と第４抵
抗Ｒ４０の直列回路に接続され、更に一次端子側
の端子１１に接続される。

このように、抵抗Ｒ２０，Ｒ３０，Ｒ４０およ
び負荷１で形成されるブリツジ回路のブリツジバ
ランスを検出するため、ブリツジの一辺となる第
３抵抗Ｒ３０と負荷１との接続点、即ち端子１２
と、ブリツジ回路の他の一辺となる第２抵抗Ｒ２
０と第４抵抗Ｒ４０の接続点がフオトカプラ１５
の発光ダイオードPDに接続され、発光ダイオー
ドPDは第２抵抗Ｒ２０と第４抵抗Ｒ４０の接続
点の電位V1が二次端子の一方の端子１２、即ち
第３抵抗Ｒ３０と負荷１と接続点の電位V2以上
となつたときに流れる電流により発光する。尚、
ブリツジ回路の接続点からフオトカプラ１５の発
光ダイオードPDに接続された信号線にはダイオ
ードＤが設けられ、発光ダイオードPDに対する
逆流を阻止している。

フオトカプラ１５に設けたフオトトランジスタ
PTのコレクタはスイツチング素子として作動す
るトランジスタ１４のベースに接続され、発光ダ
イオードPDの発光によるフオトトランジスタPT
のオンでトランジスタ１４をオフするようにして
いる。

次に、第５図の実施例の動作を説明する。

まず、トランジスタ１４および抵抗Ｒ３０を介
して負荷１に流れる電流が電流制限を掛けるため
に設定した規定電流値以下となつている定常状態
においては、二次側端子の一方の端子１２、即ち
ブリツジ回路の第３抵抗Ｒ３０と負荷１との接続
点の電位V2が第２抵抗Ｒ２０と第４抵抗Ｒ４０
の接続点の電位V1に略等しいかV1より高い値に
あり、このためフオトカプラ１５の発光ダイオー
ドPDに電流が流れないことからフオトトランジ
スタPTはオフとなつており、トランジスタ１４
の導通により負荷１に対し負荷電流を供給してい
る。

次に、負荷電流が規定値を上回つたとすると、
端子１２の電位V2が第２抵抗Ｒ２０と第４抵抗
Ｒ４０の接続点の電位V1より下がり、このため
フオトカプラ１５の発光ダイオードPDに駆動電
流が流れて発光し、フオトトランジスタPTをオ
ンする。このフオトトランジスタPTのオンによ
りトランジスタ１４のベースがゼロボルトに引き
込まれ、トランジスタ１４がカツトオフされる。
このトランジスタ１４のオフにより負荷１に対す
る電流はトランジスタ１４に並列接続した電流制
限抵抗Ｒ１０を介して流れ、電流制限抵抗Ｒ１０
の抵抗値で定まる微少電流に制限をされ、過電流
から負荷１を保護する。

勿論、電流制限後に負荷１における過電流の原
因が解消して正常状態に戻ると端子１２の電位
V2が上昇して発光ダイオードPDの発光が停止
し、フオトトランジスタPTのオフにより再びト
ランジスタ１４がオンして正常な負荷電流を供給
する状態に戻る。

第６図は、本考案の他の実施例を示した回路図
であり、この実施例は第５図におけるフオトカプ
ラ１５の代わりにオペアンプ１６を使用したこと
を特徴とし、オペアンプ１６のマイナス入力端子
にブリツジ回路における第２抵抗Ｒ２０と第４抵
抗Ｒ４０の接続点を入力接続し、また、プラス入
力端子に二次端子側の一方の端子１２、即ち第３
抵抗Ｒ３０と負荷１の接続点を入力接続し、オペ
アンプ１６の出力をトランジスタ１４のベースに
接続すると共に、オペアンプ１６の入力側から出
力側への帰還接続による発振を防止するための発
振防止用コンデンサＣ１を接続している。

この第６図の実施例によれば、第５図のフオト
カプラ１５においては発光ダイオードPDを発光
駆動するためにブリツジの接続点の電位V1に対
しブリツジ接続点の電位V2が所定値以上となつ
たときに電流制限を行なうようになるが、オペア
ンプ１６を用いることによりマイナス入力端子に
対するブリツジ接続点の電位V1を他のブリツジ
接続点の電位V2が僅かに上回つたときにオペア
ンプ１６の出力がＨレベルに切換わり、トランジ
スタ１４のカツトオフによる電流制限を行なうこ
とができ、オペアンプ１６を使用することにより
ブリツジバランスの変化に対する検出精度が高め
られ、過電流に対する遮断動作の応答性を更に向
上することができる。

次に本考案の効果を説明すると、負荷をブリツ
ジ抵抗として含むブリツジ回路における過電流に
よるブリツジバランスの変化を検出して電流制限
抵抗を並列接続したスイツチング素子をオフする
ようにしたため、抵抗ブリツジ回路とブリツジバ
ランスを検出する回路手段を設けるだけで済むこ
とから回路構成があまり複雑にならず、遮断電流
値の設定はブリツジ回路におけるブリツジ抵抗の
値を適宜に決めることにより簡単に設定でき、ブ
リツジ回路で過電流を検出していることから温度
変化により遮断電流値が変動せず、また電流制限
はブリツジバランスの変動を検出してトランジス
タをカツトオフさせているため電流制限が掛かる
まで回路インピーダンスはほとんど変化せず、更
に電流制限後に負荷側における過電流の原因が解
消されれば、ブリツジバランスが元に戻ることに
より自動的に電流制限状態を解除して復旧させる
ことができ、この復旧のための電流値も遮断電流
値を与えるブリツジ抵抗に基づいて正確に設定す
ることができる。

【図面の簡単な説明】

第１，２，３及び４図は従来の過電流制限回路
を示した回路図、第５図は本考案の一実施例を示
した回路図、第６図は本考案の他の実施例を示し
た回路図である。 １：負荷、１０，１１：端子（一次端子）、１
２，１３：端子（二次端子）、１４：トランジス
タ（スイツチング素子）、１５：フオトカプラ、
１６：オペアンプ、Ｒ１０：電流制限抵抗、Ｒ２
０：第２抵抗、Ｒ３０：第３抵抗、Ｒ４：第４抵
抗、PD：発光ダイオード、PT：フオトトランジ
スタ、Ｒ１２：バイアス抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. 電源が入力接続される一次端子と負荷が接続さ
   れる二次端子を備えた４端子回路網を形成し、前
   記一次端子の一方に電流制限抵抗の一端を接続す
   ると共に該電流制限抵抗と並列に制御端子を有す
   るスイツチング素子の電路電極を接続し、前記電
   流制限抵抗の他端をブリツジ回路の一辺の第３抵
   抗を介して前記二次端子の一方へ接続すると共に
   ブリツジ回路の他の一辺の第２および第４抵抗の
   直列回路を介して前記二次端子の他方に接続し、
   更に前記一次端子と二次端子の他方を接続し、前
   記ブリツジ回路の第２抵抗と第４抵抗との接続点
   の電位が前記第３抵抗と負荷の接続点となる前記
   二次端子の一方の電位を上回つたときに前記スイ
   ツチング素子の制御端子に不導通バイアスを印加
   し、下回つたときに導通バイアスを印加する回路
   を設けたことを特徴とする過電流制限回路。