JPH0341473Y2 - - Google Patents

Info

Publication number
JPH0341473Y2
JPH0341473Y2 JP18473785U JP18473785U JPH0341473Y2 JP H0341473 Y2 JPH0341473 Y2 JP H0341473Y2 JP 18473785 U JP18473785 U JP 18473785U JP 18473785 U JP18473785 U JP 18473785U JP H0341473 Y2 JPH0341473 Y2 JP H0341473Y2
Authority
JP
Japan
Prior art keywords
cap
substrate
semiconductor
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18473785U
Other languages
English (en)
Other versions
JPS6292648U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP18473785U priority Critical patent/JPH0341473Y2/ja
Publication of JPS6292648U publication Critical patent/JPS6292648U/ja
Application granted granted Critical
Publication of JPH0341473Y2 publication Critical patent/JPH0341473Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、半導体装置における半導体素子の封
止構造に関し、特にピングリツドアレイなどのパ
ツケージに応用するのに適した封止構造に関する
ものである。
(従来の技術) 半導体素子を搭載した半導体装置にあつては、
その半導体素子の腐食や電気的接続不良の発生を
防止するため、当該半導体素子をできるだけ気密
状態に封止しておく必要がある。換言すれば、当
該半導体素子は空気中の水分等に直接曝されない
ようにしておく必要があるのである。
従来、このような半導体素子の封止を実行すべ
く基板上に搭載される半導体素子をパツケージン
グするに際しては、例えばチツプオンボードタイ
プの半導体装置において、次のような方法によつ
ていた。すなわち、第6図に示したように、半導
体搭載用基板50をガラスエポキシ樹脂などの有
機系素材によつて形成して、この基板50の半導
体素子搭載部に半導体素子51を直接実装し、ワ
イヤーボンデイング等の方法により当該基板50
の導体回路と電気的接続をする。その後、エポキ
シ樹脂等の液状またはペレツト状の封止樹脂52
を、電気的接続完了後の半導体素子51に滴下ま
たは載置して、所定の温度でこの封止樹脂52を
溶融させた後に硬化させていたのである。なお、
このように形成した半導体装置は、例えば時計、
カメラ等の電子部品として使用されるものであ
る。
(考案が解決しようとする問題点) しかしながら、第6図に示したような半導体装
置の封止構造では、封止樹脂52自体の耐水性が
劣るだけでなく、この封止樹脂52以外での封止
はなされていないから、例え半導体搭載用基板5
0が耐水性に優れたものであつたとしても、封止
構造としては完全とはいえないものである。
これに対して、半導体搭載用基板50に更にキ
ヤツプを固着して確実な封止構造とする試みもな
されてはいるが、当該半導体搭載用基板50は高
い信頼性を必要とされる部分においても安価な有
機系素材を使用する要求が増えつつあり、この有
機系素材からなる半導体搭載用基板50とキヤツ
プとの固着は接着性の問題から樹脂からなる接着
剤によつて行なわなければならない。すなわち、
従来の封止構造にあつて、キヤツプを使用する半
導体装置にあつても、その接合部における樹脂の
耐水性に劣るという問題が生じてくるのである。
以上のような従来の半導体装置における封止構
造では、近年のようにこの種半導体装置に搭載さ
れる半導体素子及びこれに結線される導体回路の
微細化発展の実状の下にあつては特に、高い信頼
性の要求される場所での使用に十分対処すること
が困難であり、時代の要求にマツチした半導体装
置とすることには問題があつたのである。
そして、本考案の目的とするところは、上述し
た従来技術の問題点を除去し、基板上に搭載され
た半導体素子の腐食や電気的絶縁接続不良をより
一層改善し、半導体素子を実装、封止した後の湿
気に対する信頼性を著しく向上させた半導体装置
における封止構造を提供することである。
(問題点を解決するための手段) 以上の問題点を解決するために、本考案が採つ
た手段は、実施例に対応する第1図〜第5図を参
照して説明すると、 有機系素材からなる半導体搭載用基板10上に
搭載した半導体素子17をキヤツプ30により封
止するようにした半導体装置100において、 半導体搭載用基板10の外周縁部に半導体素子
17用の導体回路13と絶縁された金属被膜層1
4をその内部に閉空間を形成すべく設けるととも
に、キヤツプ30を金属によつて形成して、 このキヤツプ30の外周縁部を金属被膜層14
に金属接合したことを特徴とする封止構造であ
る。
以下に、本考案に係る封止構造を図面に示した
具体例に従つて詳細に説明する。
第1図には、本考案の封止構造によつて半導体
素子17を封止した半導体装置100の斜視図が
示してあり、この半導体装置100は主として半
導体素子17を搭載するための基板10、この基
板10に強制嵌合した複数の導体ピン20及び半
導体素子17を覆蓋するキヤツプ30とからなつ
ている。
基板10は、ガラスエポキシ樹脂、ガラストリ
アジン樹脂、ガラスポリイミド樹脂等の有機系樹
脂素材からなるもので、第2図及び第3図に示し
たように、所定の位置に半導体素子17搭載用の
凹所12が形成されており、この凹所12の周囲
に導体回路13が形成されている。この導体回路
13は、通常のメツキ法あるいは導体箔を貼付す
る方法等によつて形成したものである。また、こ
の基板10には複数の貫通孔11が形成してあ
り、この貫通孔11内には導体層15が形成して
ある。これにより、当該各貫通孔11はスルーホ
ール16となつているのである。このスルーホー
ル16内の導体層15と、基板10の凹所12内
に形成した導体回路13とは電気的な接続状態と
なつている。なお、凹所12内に搭載された半導
体素子17は、ボンデイングワイヤー等によつて
導体回路13に選択的に接続されており、必要に
応じて当該半導体素子17の周囲を有機系樹脂素
材からなる枠18bと封止樹脂18aによつて閉
塞するようにして実施してもよい。
また、この基板10の表面の外周縁部には、第
2図及び第3図に示したように、上述した導体回
路13とは絶縁された金属被膜層14が形成して
あり、この金属被膜層14は、特に第2図に示し
たように、その内部に閉空間を形成すべく設けて
ある。すなわち、この金属被膜層14は、その表
面に後述のキヤツプ30を金属接合した場合に、
このキヤツプ30と基板10との間に密閉空間を
形成し、かつ当該金属被膜層14が導体であつて
も基板10上の導体回路13とは完全に独立して
電気的絶縁状態を保持し得るものである。この金
属被膜層14を形成している材料は、上記の導体
回路13と同じ材料を使用しても、あるいはこれ
とは全く別の材料を使用してもよく、この具体例
にあつては銅箔あるいはこの銅箔の表面にメツキ
した他の金属例えばニツケル、金によつて構成し
ている。また、この金属被膜層14は、導体回路
13と同じ材料によつて形成するのであれば、基
板10上に導体回路13を形成する際に、この基
板10と金属被膜層14とが残留するように、基
板10上に形成した金属層をエツチング処理をす
る等して容易に形成されるものである。
また、この金属被膜層14は後述のキヤツプ3
0との金属接合を行なうことを主たる目的とする
ものであるが、第4図に示したように、基板10
の表面の外周縁部から基板10の側面及び当該基
板10の下面の外周縁部に至るまで連続した形状
のものとすれば、基板10の側面及び裏面からの
湿気の侵入を防ぎ、本考案に係る封止構造の効果
をより一層向上させることができるものである。
この具体例における半導体装置100はピン・
グリツドアレイ・タイプのものであるから、上記
のスルーホール16に対して導体ピン20が強制
嵌合によつて固着してある。これら各導体ピン2
0は、その上端部に支持部21が形成してあり、
基板10に対する安定性を確保するための鍔部2
2がその上部に形成してある。この導体ピン20
の支持部21は、スルーホール16の内径よりの
僅かに大きい外径を有しており、この支持部21
をスルーホール16内に強制嵌合することによ
り、当該導体ピン20は基板10に固定される。
以上のように基板10に固定された各導体ピン2
0は、当該半導体装置100から図示しないプリ
ント配線板(マザーボード)に電気的導通性を与
えるものである。なお、この導体ピン20を基板
10に固定する場合、当該導体ピン20の固定部
に半田接合を施すことによつて、当該導体ピン2
0の固定保持力を向上させるとともに、当該半導
体装置100の内部と外部とを遮断することに著
しい効果を奏することができる。
そして、以上のように形成した基板10上の金
属被膜層14にキヤツプ30が金属接合してある
のである。このキヤツプ30は、外気中の湿気が
半導体素子17側に侵入するのを防止するととも
に、半導体素子17が発生した熱を速やかに外部
へ放散するために、金属によつて形成してあり、
その材料としてはアルミニウム、銅等が使用され
る。また、このキヤツプ30は、その内側に位置
する半導体素子17及びそのボンデイングワイヤ
ー等が直接接触しないようにするため、第3図〜
第5図に示したように、その中央部が盛り上がつ
た形状としてある。さらに、このキヤツプ30の
外周縁部には、後述の金属接合をより確実なもの
とするために、基板10上の金属被膜層14に対
応する平らな平面を有した接合部31が形成して
ある。この接合部31の接合面には、後述の金属
接合作業を容易に行なうようにするために、予じ
め半田層を形成しておくと便利である。
また、このキヤツプ30として、第5図に示し
たように、接合部31の外周と連続し基板10の
外周に嵌合される嵌合部32を一体的に形成した
ものとすれば、この嵌合部32によつて基板10
の側面を覆うことができるとともに、当該キヤツ
プ30の基板10に対する位置合わせを容易に行
なうことができるものとすることができる。
金属被膜層14とキヤツプ30との接合は、第
3図に示したように、半田40によつて行なつて
ある。すなわち、金属被膜層14の全体とキヤツ
プ30の接合部31との接合面間には半田40が
介在しており、これによつて金属被膜層14とキ
ヤツプ30との金属接合は完了しているのであ
る。この半田40の材料としては、錫鉛合金等が
使用される。
(考案の作用) 以上のように構成した本考案に係る半導体装置
100にあつては、基板10上に形成した金属被
膜層14とキヤツプ30とを金属接合してあるか
ら、当該キヤツプ30内は完全に密閉された状態
となり、外気中の湿気が半導体素子17にまで到
達することを困難にしている。従つて、この半導
体装置100にあつては、半導体素子17の湿気
による電気的接続不良や腐食の防止がより確実に
なされている。
また、この半導体装置100にあつては、その
キヤツプ30を金属によて形成するとともに、基
板10上の金属被膜層14と金属接合したから、
熱良導体としての性質を有効に活用していて、半
導体素子17から発散された熱を当該キヤツプ3
0を通して外部に速やかに放散する。
(実施例) 実施例 1 耐熱ガラスエポキシ樹脂を素材とする銅張り積
層板上に、無電解の銅メツキ、ニツケルメツキ、
金メツキを用いて常法により導体回路と金属被膜
層14とを同時に形成した後、基板10に導体ピ
ン20を固定した。
導体ピン20は、基板10のスルーホール16
の穴径より適当な大きさだけ幅広く形成した支持
部21によつて、基板10のスルーホール16内
に圧入されており、隙間にはエポキシ系の封止樹
脂を埋めた。
この基板10に半導体素子17を搭載し、ワイ
ヤーボンデイングにより当該半導体素子17と導
体回路13とを電気的に接続した後、その全体を
エポキシ系の封止樹脂で封止した。そして、アル
ミニウム製のキヤツプ30の表面を亜鉛置換した
後、ニツケルメツキ及び金メツキを施した。この
キヤツプ30の接合部31の接着面に半田ペース
トを印刷し、このキヤツプ30を基板10に対し
て位置決めして載置して、260℃のコンベア式リ
フロー炉内で熱処理することにより、基板10と
キヤツプ30とを一体的に金属接合した。
実施例 2 ガラストリアジンを素材とする銅張り積層板上
に常法により、電気銅メツキ、ニツケルメツキ、
金メツキを施し、導体回路13と基板10上の金
属被膜層14とを同時に形成した後、導体回路1
3と金属被膜層14とを電気的に導通していたリ
ード部をザグリ加工により切断した。
この基板10に導体ピン20を差し込み、半田
浴に導体ピン20側の面を浸漬して導体ピン20
を基板10に半田接合した。次いで、半導体素子
17を基板10の凹所12に搭載してワイヤーボ
ンデイングした後、この半導体素子17の全体を
エポキシ系の樹脂で封止した。
銅製のキヤツプ30に凸状の絞り加工をした
後、ニツケルメツキ及び金メツキを施し、このキ
ヤツプ30の接合部31に半田ペーストを印刷し
た。この金属製のキヤツプ30を位置合わせして
基板10上に載置し、260℃のオーブン中で5分
間の熱処理することにより、基板10とキヤツプ
30とを一体的に金属接合した。
(考案の効果) 以上説明したように、本考案に係る半導体装置
100によれば、外気中の湿気の半導体素子17
側への侵入をほぼ完全に阻止することができるた
め、この半導体装置100における半導体素子1
7の耐久性が向上し、半導体装置100の実装後
の信頼性を著しく向上させることができる。
また、本発明の封止構造にあつては、その金属
被膜層14は導体回路13と同時に形成可能であ
るし、キヤツプ30も金属板の打ち抜き、絞り加
工等によつて容易に形成することができるから、
本発明に係る半導体装置100を極めて容易に製
造することができる。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の完成後の斜
視図、第2図はキヤツプを金属接合する前の状態
を示す斜視図、第3図は第1図の−線に沿つ
て見た拡大縦断面図、第4図及び第5図は本考案
の他の実施例を示す第3図に対応した断面図、第
6図は従来の技術を示す断面図である。 符号の説明、100……半導体装置、10……
基板、13……導体回路、14……金属被膜層、
17……半導体素子、20……導体ピン、30…
…キヤツプ、31……接合部、32……嵌合部、
40……半田。

Claims (1)

  1. 【実用新案登録請求の範囲】 1 有機系素材からなる半導体搭載用基板上に搭
    載した半導体素子をキヤツプにより封止するよ
    うにした半導体装置において、 前記半導体搭載用基板の外周縁部に前記半導
    体素子用の導体回路と絶縁された金属被膜層を
    その内部に閉空間を形成すべく設けるととも
    に、前記キヤツプを金属によつて形成して、 このキヤツプの外周縁部を前記金属被膜層に
    金属接合したことを特徴とする封止構造。 2 前記金属被膜層と前記キヤツプの金属接合
    は、半田付け接合であることを特徴とする実用
    新案登録請求の範囲第1項に記載の半導体装置
    における封止構造。 3 前記半導体搭載用基板は、ピングリツドアレ
    イであることを特徴とする実用新案登録請求の
    範囲第1項または第2項のいずれかに記載の半
    導体装置における封止構造。
JP18473785U 1985-11-30 1985-11-30 Expired JPH0341473Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18473785U JPH0341473Y2 (ja) 1985-11-30 1985-11-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18473785U JPH0341473Y2 (ja) 1985-11-30 1985-11-30

Publications (2)

Publication Number Publication Date
JPS6292648U JPS6292648U (ja) 1987-06-13
JPH0341473Y2 true JPH0341473Y2 (ja) 1991-08-30

Family

ID=31132695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18473785U Expired JPH0341473Y2 (ja) 1985-11-30 1985-11-30

Country Status (1)

Country Link
JP (1) JPH0341473Y2 (ja)

Also Published As

Publication number Publication date
JPS6292648U (ja) 1987-06-13

Similar Documents

Publication Publication Date Title
US7180012B2 (en) Module part
JP3554350B2 (ja) 集積化バッテリマウントを有する表面装着可能集積回路パッケージ
US6448644B1 (en) Flip chip assembly with via interconnection
US6028358A (en) Package for a semiconductor device and a semiconductor device
GB2286084A (en) Electronic package with thermally conductive support
US6406939B1 (en) Flip chip assembly with via interconnection
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
JP3482850B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH09321173A (ja) 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JPH0341473Y2 (ja)
JPH01168045A (ja) 気密封止回路装置
JPS60241244A (ja) ピングリッドアレイ型半導体装置の製造方法
JP3099768B2 (ja) 電子部品組立体およびその製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH06204385A (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
JP3446695B2 (ja) 半導体装置
US20220278085A1 (en) Method for connecting an electrical device to a bottom unit by using a solderless joint
JP3331146B2 (ja) Bga型半導体装置の製造方法
JP2001118951A (ja) 半導体装置
JP3117688B2 (ja) 表面実装用の半導体パッケージ
JP3914478B2 (ja) Lsiチップ実装可撓配線板
JPH046197Y2 (ja)
JPH0311903Y2 (ja)
JP3039485B2 (ja) 表面実装用の半導体パッケージ及びその製造方法