JPH0341563A - 論理回路の機能検証方法 - Google Patents
論理回路の機能検証方法Info
- Publication number
- JPH0341563A JPH0341563A JP1177502A JP17750289A JPH0341563A JP H0341563 A JPH0341563 A JP H0341563A JP 1177502 A JP1177502 A JP 1177502A JP 17750289 A JP17750289 A JP 17750289A JP H0341563 A JPH0341563 A JP H0341563A
- Authority
- JP
- Japan
- Prior art keywords
- malfunction
- function
- state
- symbol
- registered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、シミュレータを用いた論理回路の機能検証方
法に関し、特に論理回路の誤動作原因の究明を容易に行
なうような論理回路の機能検証方法である。
法に関し、特に論理回路の誤動作原因の究明を容易に行
なうような論理回路の機能検証方法である。
従来の技術
近年、論理回路の機能検証方法は論理回路の機能を、論
理素子あるいは機能素子の接続関係を図的に表現する図
的言語、あるいはハードウェア記述言語と言われる高級
言語によって記述し、テストパタンを上記記述に入力す
ることによってシミュレーションを実行するという方法
で行なわれており、シミュレーションの出力値が期待値
と一致しなかった場合、設計者はシミュレータに登録さ
れている記述を検査することによって、誤動作の原因と
なった箇所と誤動作の状況を究明するという方法で行な
われている。
理素子あるいは機能素子の接続関係を図的に表現する図
的言語、あるいはハードウェア記述言語と言われる高級
言語によって記述し、テストパタンを上記記述に入力す
ることによってシミュレーションを実行するという方法
で行なわれており、シミュレーションの出力値が期待値
と一致しなかった場合、設計者はシミュレータに登録さ
れている記述を検査することによって、誤動作の原因と
なった箇所と誤動作の状況を究明するという方法で行な
われている。
発明が解決しようとするＳ題
しかしながら、上記のような方法ではテストパタンの入
出力関係からのみ内部の誤動作の原因となった箇所と誤
動作の状況を究明しなければならないので、デバッグ作
業に多大の時間を要すると言う課題を有している。本発
明は上記課題に鑑み誤動作項目があらかじめ登録されて
いる機能シンボルライブラリ中の機能シンボルを用いて
論理回路の機能を図的に記述し、シミュレーション中に
誤動作が発生した場合、誤動作が起きた時刻と誤動作が
起きた機能シンボルと誤動作発生時の機能シンボルの状
態を表示することによって、デバッグ作業を容易に行な
うための論理回路の機能検証方法を提供するものである
。
出力関係からのみ内部の誤動作の原因となった箇所と誤
動作の状況を究明しなければならないので、デバッグ作
業に多大の時間を要すると言う課題を有している。本発
明は上記課題に鑑み誤動作項目があらかじめ登録されて
いる機能シンボルライブラリ中の機能シンボルを用いて
論理回路の機能を図的に記述し、シミュレーション中に
誤動作が発生した場合、誤動作が起きた時刻と誤動作が
起きた機能シンボルと誤動作発生時の機能シンボルの状
態を表示することによって、デバッグ作業を容易に行な
うための論理回路の機能検証方法を提供するものである
。
課題を解決するための手段
上記課題を解決するために本発明の論理回路の機能検証
方法は、シミュレータを備えた論理回路の機能検証方法
において、誤動作状態があらかしめ誤動作項目として登
録されている機能シンボルを登録した誤動作項目登録済
み機能シンボルライブラリと、誤動作項目登録済み機能
シンボルライブラリ中の機能シンボルを用いて論理回路
の機能を記述し登録する機能記述登録手段と、シミュレ
ーション実行時に機能シンボルの状態と登録された誤動
作状態とを比較し、誤動作状態を検出する誤動作検出手
段と、誤動作状態が発生した場合、誤動作状態が発生し
た時刻と誤動作状態が発生した機能シンボルと誤動作状
態が発生した機能シンボルの状態とを表示する誤動作状
態表示手段とを備えたものである。
方法は、シミュレータを備えた論理回路の機能検証方法
において、誤動作状態があらかしめ誤動作項目として登
録されている機能シンボルを登録した誤動作項目登録済
み機能シンボルライブラリと、誤動作項目登録済み機能
シンボルライブラリ中の機能シンボルを用いて論理回路
の機能を記述し登録する機能記述登録手段と、シミュレ
ーション実行時に機能シンボルの状態と登録された誤動
作状態とを比較し、誤動作状態を検出する誤動作検出手
段と、誤動作状態が発生した場合、誤動作状態が発生し
た時刻と誤動作状態が発生した機能シンボルと誤動作状
態が発生した機能シンボルの状態とを表示する誤動作状
態表示手段とを備えたものである。
作用
本発明は上記した構成によって、まず、誤動作状態があ
らかじめ誤動作項目として登録されている機能シンボル
を登録した誤動作項目登録済み機能シンボルライブラリ
中の機能シンボルを用いて論理回路の機能を図的に記述
し機能記述登録手段に登録する。機能記述登録手段の機
能の記述をシミュレータに人力しシミュレーションを実
行する。
らかじめ誤動作項目として登録されている機能シンボル
を登録した誤動作項目登録済み機能シンボルライブラリ
中の機能シンボルを用いて論理回路の機能を図的に記述
し機能記述登録手段に登録する。機能記述登録手段の機
能の記述をシミュレータに人力しシミュレーションを実
行する。
誤動作検出手段で、図的記述において配置された機能シ
ンボル毎の誤動作項目と、機能シンボル毎のシミュレー
ション実行時の状態とを比較し、誤動作状態が発生した
場合、誤動作状態表示手段に誤動作が発生した時刻と誤
動作が発生した機能シンボルと誤動作状態が発生した機
能シンボルの状態とを表示することによって、設計者は
容易に誤動作が起きた機能シンボルと誤動作発生時の機
能シンボルの状態を把握することができ、デバッグ作業
を容易に行なえることとなる。
ンボル毎の誤動作項目と、機能シンボル毎のシミュレー
ション実行時の状態とを比較し、誤動作状態が発生した
場合、誤動作状態表示手段に誤動作が発生した時刻と誤
動作が発生した機能シンボルと誤動作状態が発生した機
能シンボルの状態とを表示することによって、設計者は
容易に誤動作が起きた機能シンボルと誤動作発生時の機
能シンボルの状態を把握することができ、デバッグ作業
を容易に行なえることとなる。
実施例
以下、本発明の一実施例の論理回路の機能検証方法につ
いて、図面を参照しながら説明する。
いて、図面を参照しながら説明する。
第１図は、本発明の第１の実施例における論理回路の機
能検証方法の構成図である。第１図において、１０は誤
動作状態があらかじめ誤動作項目として登録されている
機能シンボルを登録した誤動作項目登録済み機能シンボ
ルライブラリ、１１は被検証論理回路の機能を誤動作項
目登録済み機能シンボルライブラリ中の機能シンボルを
用いて図的に記述し登録する機能記述登録手段、１２は
機能記述を人力しシミュレーションを実行するシミュレ
ータ、１３は図的記述において配置された機能シンボル
毎の各誤動作項目と機能シンボル毎のシミュレーション
実行時の状態とを比較し誤動作状態を検出する誤動作検
出手段、１４は誤動作状態が発生した場合、誤動作状態
が発生した時刻と誤動作状態が発生した機能シンボルと
誤動作状態が発生した機能シンボルの状態とを表示する
誤動作状態表示手段である。
能検証方法の構成図である。第１図において、１０は誤
動作状態があらかじめ誤動作項目として登録されている
機能シンボルを登録した誤動作項目登録済み機能シンボ
ルライブラリ、１１は被検証論理回路の機能を誤動作項
目登録済み機能シンボルライブラリ中の機能シンボルを
用いて図的に記述し登録する機能記述登録手段、１２は
機能記述を人力しシミュレーションを実行するシミュレ
ータ、１３は図的記述において配置された機能シンボル
毎の各誤動作項目と機能シンボル毎のシミュレーション
実行時の状態とを比較し誤動作状態を検出する誤動作検
出手段、１４は誤動作状態が発生した場合、誤動作状態
が発生した時刻と誤動作状態が発生した機能シンボルと
誤動作状態が発生した機能シンボルの状態とを表示する
誤動作状態表示手段である。
以上のように構成された論理回路の機能検証方法につい
て、以下、第１図、第２図、第３図、４図及び第５図を
用いてその動作を説明する。
て、以下、第１図、第２図、第３図、４図及び第５図を
用いてその動作を説明する。
まず、第２図は機能記述登録手段１１に対する機能記述
の登録例であって、誤動作項目登録済み機能シンボルラ
イブラリ１０中の機能シンボルを用いた図的言語によっ
て論理回路の機能が記述され登録されている。第２図中
のシンボルｌ、シンボル２は８ＢＩＴ加算器、シンボル
３は８ＢＩＴ定数倍器、シンボル４はセレクターである
。
の登録例であって、誤動作項目登録済み機能シンボルラ
イブラリ１０中の機能シンボルを用いた図的言語によっ
て論理回路の機能が記述され登録されている。第２図中
のシンボルｌ、シンボル２は８ＢＩＴ加算器、シンボル
３は８ＢＩＴ定数倍器、シンボル４はセレクターである
。
第３図は機能シンボル毎にあらかじめ登録されている誤
動作項目の一例として８ＢＩＴ加算器、８ＢＩＴ定数倍
器、セレクターに対する誤動作項目である。８ＢＩＴ加
算器に対しては入力ａ、 ｂの和が２５５を越えたら
”ｏｖｅｒ ｆｌｏｗ”という誤動作であることが登
録されている。８ＢＩＴ定数倍器に対しては人力ａと定
数にの積が２５５を越えたらｏｖｅｒ ｆｌｏ−”と
いう誤動作であることが登録されている。セレクターに
対しては入力Ｓがｘ （ｕｎｋｎ。
動作項目の一例として８ＢＩＴ加算器、８ＢＩＴ定数倍
器、セレクターに対する誤動作項目である。８ＢＩＴ加
算器に対しては入力ａ、 ｂの和が２５５を越えたら
”ｏｖｅｒ ｆｌｏｗ”という誤動作であることが登
録されている。８ＢＩＴ定数倍器に対しては人力ａと定
数にの積が２５５を越えたらｏｖｅｒ ｆｌｏ−”と
いう誤動作であることが登録されている。セレクターに
対しては入力Ｓがｘ （ｕｎｋｎ。
ｗｎ）であったら”ｃａｎ’ｔ ５ｅｌｌｅｃｔ”と
いう誤動作であることが登録されている。
いう誤動作であることが登録されている。
第４図は検出するべき誤動作項目として誤動作検出手段
１３に登録された誤動作項目を示したものであり第１図
に示したシンボル毎に誤動作項目が登録されている。
１３に登録された誤動作項目を示したものであり第１図
に示したシンボル毎に誤動作項目が登録されている。
第５図は誤動作状態表示手段１４の表示例であり、時刻
１０００においてシンボル２で”ｏｖｅｒ ｆｌｏｗ
″カ発生しその時刻のシンボル２の人力状態は、ａ ＝
１２０：ｂ＝１５１であることが示されている。
１０００においてシンボル２で”ｏｖｅｒ ｆｌｏｗ
″カ発生しその時刻のシンボル２の人力状態は、ａ ＝
１２０：ｂ＝１５１であることが示されている。
第３図の様に登録されている誤動作項目を定義した記述
は、機能記述登録手段１１に第２図に示したように図的
に記述されている機能の記述に対して配置されたシンボ
ル毎に誤動作検出手段１３に第４図のように登録される
。機能記述登録手段１１に第２図のように登録された機
能記述は、シミュレータ１２に入力されシミュレーショ
ンが実行される。
は、機能記述登録手段１１に第２図に示したように図的
に記述されている機能の記述に対して配置されたシンボ
ル毎に誤動作検出手段１３に第４図のように登録される
。機能記述登録手段１１に第２図のように登録された機
能記述は、シミュレータ１２に入力されシミュレーショ
ンが実行される。
誤動作検出手段１３では第４図のように誤動作状態が登
録されている機能シンボルのシミュレーション実行時の
状態を逐次シミュレーションから取り込み誤動作状態を
定義した記述と比較して誤動作状態の有無を検出する。
録されている機能シンボルのシミュレーション実行時の
状態を逐次シミュレーションから取り込み誤動作状態を
定義した記述と比較して誤動作状態の有無を検出する。
例えば、第４図に対する誤動作検出手段１３の動作の一
例としては、シンボルｌの入力ａ、ｂの状態を常に検査
しａとｂとの和が２５５を上回った場合”ｏｖｅｒ
ｆｌｏｗ 、という誤動件名の誤動作状態が発生したこ
とを検出する。
例としては、シンボルｌの入力ａ、ｂの状態を常に検査
しａとｂとの和が２５５を上回った場合”ｏｖｅｒ
ｆｌｏｗ 、という誤動件名の誤動作状態が発生したこ
とを検出する。
誤動作状態が発生した場合、誤動作状態表示手段１４に
おいて、誤動作状態が発生した時刻と、誤動作状態名と
誤動作状態が発生した機能シンボルと誤動作状態が発生
した機能シンボルの状態とを表示する。例えば、第１図
シンボル２に対する誤動作が発生した場合、誤動作状態
表示手段１５では第５図のように表示する。
おいて、誤動作状態が発生した時刻と、誤動作状態名と
誤動作状態が発生した機能シンボルと誤動作状態が発生
した機能シンボルの状態とを表示する。例えば、第１図
シンボル２に対する誤動作が発生した場合、誤動作状態
表示手段１５では第５図のように表示する。
以上のように第１の実施例によれば、誤動作項目があら
かしめ登録されている機能シンボルライブラリ中の機能
シンボルを用いて論理回路の機能を図的に記述すること
によって、シミュレーション中に誤動作が発生した場合
、自動的に、誤動作が起きた時刻と誤動作が起きた機能
シンボルと誤動作発生時の機能シンボルの状態とが表示
されるので、論理回路の機能検証におけるデバッグ作業
を容易に行なえる。
かしめ登録されている機能シンボルライブラリ中の機能
シンボルを用いて論理回路の機能を図的に記述すること
によって、シミュレーション中に誤動作が発生した場合
、自動的に、誤動作が起きた時刻と誤動作が起きた機能
シンボルと誤動作発生時の機能シンボルの状態とが表示
されるので、論理回路の機能検証におけるデバッグ作業
を容易に行なえる。
以下、本発明の第２の実施例の論理回路の機能検証方法
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
第６図は、本発明の第２の実施例における論理回路の機
能検証方法の構成国である。第６図において、２０は誤
動作状態があらかじめ誤動作項目として登録されている
機能シンボルを登録した誤動作項目登録済み機能シンボ
ルライブラリ、２１は被検証論理回路の機能を誤動作項
目登録済み機能シンボルライブラリ中の機能シンボルを
用いて図的に記述し登録する機能記述登録手段、２２は
機能記述を人力しシミュレーションを実行するシミュレ
ータ、２３は図的記述において配置された機能シンボル
毎の各誤動作項目と機能シンボル毎のシミュレーション
実行時の状態とを比較し、誤動作状態を検出する誤動作
検出手段、２４は誤動作状態が発生した場合、誤動作状
態が発生した時刻と誤動作状態が発生した機能シンボル
と誤動作状態が発生した機能シンボルの状態とを表示す
る誤動作状態表示手段で、以上は第１図の構成と同様な
ものである。第１図の構成と異なるのは、機能記述登録
手段に記述された誤動作項目登録済み機能シンボルのな
かで誤動作状態の検査を行なう機能シンボルを指定する
誤動作状態検査範囲指定手段２５を設けた点である。
能検証方法の構成国である。第６図において、２０は誤
動作状態があらかじめ誤動作項目として登録されている
機能シンボルを登録した誤動作項目登録済み機能シンボ
ルライブラリ、２１は被検証論理回路の機能を誤動作項
目登録済み機能シンボルライブラリ中の機能シンボルを
用いて図的に記述し登録する機能記述登録手段、２２は
機能記述を人力しシミュレーションを実行するシミュレ
ータ、２３は図的記述において配置された機能シンボル
毎の各誤動作項目と機能シンボル毎のシミュレーション
実行時の状態とを比較し、誤動作状態を検出する誤動作
検出手段、２４は誤動作状態が発生した場合、誤動作状
態が発生した時刻と誤動作状態が発生した機能シンボル
と誤動作状態が発生した機能シンボルの状態とを表示す
る誤動作状態表示手段で、以上は第１図の構成と同様な
ものである。第１図の構成と異なるのは、機能記述登録
手段に記述された誤動作項目登録済み機能シンボルのな
かで誤動作状態の検査を行なう機能シンボルを指定する
誤動作状態検査範囲指定手段２５を設けた点である。
以上のように構成された論理回路の機能検証方法につい
て、以下、第６図、第７図、第８図、第９図、第１０図
及び第１１図を用いてその動作を説明する。
て、以下、第６図、第７図、第８図、第９図、第１０図
及び第１１図を用いてその動作を説明する。
まず、第７図は機能記述登録手段２１に対する機能記述
の登録例であって、誤動作項目登録済み機能シンボルラ
イブラリ２０中の機能シンボルを用いた図的言語によっ
て論理回路の機能が記述され登録されている。第７図中
のシンボル１１シンボル２は８ＢＩＴ加算器、シンボル
３は８ＢＩＴ定数倍器、シンボル４はセレクターである
。第８図は、第７図の機能記述登録手段２１に対する機
能記述に対する誤動作状態検査範囲指定手段２５による
、誤動作状態を検査する機能シンボルの指定の一例を示
した図であって、点線で囲んだシンボル２とシンボル３
が指定されている。
の登録例であって、誤動作項目登録済み機能シンボルラ
イブラリ２０中の機能シンボルを用いた図的言語によっ
て論理回路の機能が記述され登録されている。第７図中
のシンボル１１シンボル２は８ＢＩＴ加算器、シンボル
３は８ＢＩＴ定数倍器、シンボル４はセレクターである
。第８図は、第７図の機能記述登録手段２１に対する機
能記述に対する誤動作状態検査範囲指定手段２５による
、誤動作状態を検査する機能シンボルの指定の一例を示
した図であって、点線で囲んだシンボル２とシンボル３
が指定されている。
第９図は機能シンボル毎にあらかじめ登録されている誤
動作項目の一例として８ＢＩＴ加算器、８ＢＩＴ定数倍
器、セレクターに対する誤動作項目である。８ＢＩＴ加
算器に対しては入力ａ、 ｂの和が２５５を越えたら
”ｏｖｅｒ ｆｌｏ−という誤動作であることが登録
されている。８ＢＩＴ定数倍器に対しては人力ａと定数
にの積が２５５を越えたらｏｖｅｒ ｆｌｏ−という
誤動作であることが登録されている。セレクターに対し
ては人力Ｓがｘ （ｕｎｋｎ。
動作項目の一例として８ＢＩＴ加算器、８ＢＩＴ定数倍
器、セレクターに対する誤動作項目である。８ＢＩＴ加
算器に対しては入力ａ、 ｂの和が２５５を越えたら
”ｏｖｅｒ ｆｌｏ−という誤動作であることが登録
されている。８ＢＩＴ定数倍器に対しては人力ａと定数
にの積が２５５を越えたらｏｖｅｒ ｆｌｏ−という
誤動作であることが登録されている。セレクターに対し
ては人力Ｓがｘ （ｕｎｋｎ。
ｗｎ）であったら”ｃａｎ’ｔ ５ｅｌｌｅｃｔ”と
いう誤動作であることが登録されている。
いう誤動作であることが登録されている。
第１Ｏ図は検出するべき誤動作項目として誤動作検出手
段２３に登録された誤動作項目を示したものであり第８
図に示した誤動作状態検査範囲指定されたシンボルの誤
動作項目が登録されている。
段２３に登録された誤動作項目を示したものであり第８
図に示した誤動作状態検査範囲指定されたシンボルの誤
動作項目が登録されている。
第１１図は誤動作状態表示手段２４の表示例であり、時
刻ｔｏｏｏにおいてシンボル２で”ｏｖｅｒ ｆｌｏ
ｗ’が発生しその時刻のシンボル２の入力状態は、ａ
＝１２０：ｂ＝１５１であることが示されている。
刻ｔｏｏｏにおいてシンボル２で”ｏｖｅｒ ｆｌｏ
ｗ’が発生しその時刻のシンボル２の入力状態は、ａ
＝１２０：ｂ＝１５１であることが示されている。
第９図の様に登録されている誤動作項目を定義した記述
の中で、誤動作状態検査範囲指定手段２５によって誤動
作状態を検査する機能シンボルとして第８図に示したよ
うに指定された機能シンボルに対する誤動作項目が誤動
作検出手段２３に第１０図のように登録される０機能記
述登録手段２１に第７図のように登録された機能記述は
、シミュレータ２２に人力されシミュレーションが実行
される。誤動作検出手段２３では第１Ｏ図のように誤動
作状態が登録されている機能シンボルのシミュレーショ
ン実行時の状態を逐次シミュレータから取り込み誤動作
状態を定義した記述と比較し誤動作状態の有無を検出す
る。例えば、第１０図に対する誤動作検出手段２３の動
作の一例としては、シンボル２の人力ａ、ｂの状態を常
に検査しａとｂとの和が２５５を上回った場合’ｏｖｅ
ｒ ｆｌｏｗ”という誤動件名の誤動作状態が発生し
たことを検出する。誤動作状態が発生した場合、誤動作
状態表示手段２４において、誤動作状態が発生した時刻
と誤動作状態名と誤動作状態が発生した機能シンボルと
誤動作状態が発生した機能シンボルの状態とを表示する
。例えば、第７図シンボル２に対する誤動作が発生した
場合、誤動作状態表示手段２４では第１１図のように表
示する。
の中で、誤動作状態検査範囲指定手段２５によって誤動
作状態を検査する機能シンボルとして第８図に示したよ
うに指定された機能シンボルに対する誤動作項目が誤動
作検出手段２３に第１０図のように登録される０機能記
述登録手段２１に第７図のように登録された機能記述は
、シミュレータ２２に人力されシミュレーションが実行
される。誤動作検出手段２３では第１Ｏ図のように誤動
作状態が登録されている機能シンボルのシミュレーショ
ン実行時の状態を逐次シミュレータから取り込み誤動作
状態を定義した記述と比較し誤動作状態の有無を検出す
る。例えば、第１０図に対する誤動作検出手段２３の動
作の一例としては、シンボル２の人力ａ、ｂの状態を常
に検査しａとｂとの和が２５５を上回った場合’ｏｖｅ
ｒ ｆｌｏｗ”という誤動件名の誤動作状態が発生し
たことを検出する。誤動作状態が発生した場合、誤動作
状態表示手段２４において、誤動作状態が発生した時刻
と誤動作状態名と誤動作状態が発生した機能シンボルと
誤動作状態が発生した機能シンボルの状態とを表示する
。例えば、第７図シンボル２に対する誤動作が発生した
場合、誤動作状態表示手段２４では第１１図のように表
示する。
以上のように第２の実施例によれば、誤動作項目があら
かじめ登録されている機能シンボルライブラリ中の機能
シンボルを用いて論理回路の機能を図的に記述し、誤動
作状態を検査する範囲を指定することによって、誤動作
状態を検査することが指定された範囲内の機能シンボル
に対してのみシミュレーション中に上記誤動作が発生し
た場合、自動的に、誤動作が起きた時刻と誤動作が起き
た機能シンボルと誤動作発生時の該機能シンボルの状態
が表示されるので、論理回路の機能検証におけるデバッ
グ作業を容易に行なえる。
かじめ登録されている機能シンボルライブラリ中の機能
シンボルを用いて論理回路の機能を図的に記述し、誤動
作状態を検査する範囲を指定することによって、誤動作
状態を検査することが指定された範囲内の機能シンボル
に対してのみシミュレーション中に上記誤動作が発生し
た場合、自動的に、誤動作が起きた時刻と誤動作が起き
た機能シンボルと誤動作発生時の該機能シンボルの状態
が表示されるので、論理回路の機能検証におけるデバッ
グ作業を容易に行なえる。
発明の効果
以上のように本発明は、シミュレータを備えた論理回路
の機能検証方法において、誤動作状態があらかじめ誤動
作項目として登録されている機能シンボルを登録した誤
動作項目登録済み機能シンボルライブラリと、誤動作項
目登録済み機能シンボルライブラリ中の機能シンボルを
用いて論理回路の機能を記述し登録する機能記述登録手
段と、シ藁ニレージョン実行時に、機能シンボルの状態
と登録された誤動作状態とを比較し誤動作状態を検出す
る誤動作検出手段と、誤動作状態が発生した場合、誤動
作状態が発生した時刻と誤動作状態が発生した機能シン
ボルと誤動作状態が発生した機能シンボルの状態とを表
示する誤動作状態表示手段とを設けることにより、誤動
作項目があらかじめ登録されている機能シンボルライブ
ラリ中の機能シンボルを用いて論理回路の機能を図的に
記述することによって、シミュレーション中に誤動作が
発生した場合、自動的に、誤動作が起きた時刻と誤動作
が起きた機能シンボルと誤動作発生時の機能シンボルの
状態を表示されるので、論理回路の機能検証におけるデ
バッグ作業を容易に行なえる。
の機能検証方法において、誤動作状態があらかじめ誤動
作項目として登録されている機能シンボルを登録した誤
動作項目登録済み機能シンボルライブラリと、誤動作項
目登録済み機能シンボルライブラリ中の機能シンボルを
用いて論理回路の機能を記述し登録する機能記述登録手
段と、シ藁ニレージョン実行時に、機能シンボルの状態
と登録された誤動作状態とを比較し誤動作状態を検出す
る誤動作検出手段と、誤動作状態が発生した場合、誤動
作状態が発生した時刻と誤動作状態が発生した機能シン
ボルと誤動作状態が発生した機能シンボルの状態とを表
示する誤動作状態表示手段とを設けることにより、誤動
作項目があらかじめ登録されている機能シンボルライブ
ラリ中の機能シンボルを用いて論理回路の機能を図的に
記述することによって、シミュレーション中に誤動作が
発生した場合、自動的に、誤動作が起きた時刻と誤動作
が起きた機能シンボルと誤動作発生時の機能シンボルの
状態を表示されるので、論理回路の機能検証におけるデ
バッグ作業を容易に行なえる。
第１図は本発明の第１の実施例における論理回路の機能
検証方法の構成国、第２図は誤動作項目登録済み機能シ
ンボルライブラリ中のシンボルを用いてた機能の記述の
機能記述登録手段への登録例を示したブロック図、第３
図はあらかじめ登録されている検証項目の一例を示した
説明図、第４図は誤動作検出手段で検査されるべき誤動
作項目を示した説明図、第５図は誤動作状態表示手段の
表示例を示した説明図、第６図は本発明の第２の実施例
における論理回路の機能検証方法の構成国、第７図は誤
動作項目登録済み機能シンボルライブラリ中のシンボル
を用いてた機能の記述の機能記述登録手段への登録例を
示したブロック図、第８図は機能記述登録手段に対する
誤動作状態検査範囲指定手段の指定例を示したブロック
図、第９図はあらかじめ登録されている検証項目の一例
を示した説明図、第１０図は誤動作検出手段で検査され
るべき誤動作項目を示した説明図、第１１図は誤動作状
態表示手段の表示例を示した説明図である。 １Ｏ１２０・・・・・・誤動作項目登録済み機能シンボ
ルライブラリ、１１．２１・・・・・・機能記述登録手
段、１２．２２・・・・・・シミュレータ、１３．２３
・・・・・・誤動作検出手段、工４．２４・・・・・・
誤動作状態表示手段、２５・・・・・・誤動作状態検査
範囲指定手段。
検証方法の構成国、第２図は誤動作項目登録済み機能シ
ンボルライブラリ中のシンボルを用いてた機能の記述の
機能記述登録手段への登録例を示したブロック図、第３
図はあらかじめ登録されている検証項目の一例を示した
説明図、第４図は誤動作検出手段で検査されるべき誤動
作項目を示した説明図、第５図は誤動作状態表示手段の
表示例を示した説明図、第６図は本発明の第２の実施例
における論理回路の機能検証方法の構成国、第７図は誤
動作項目登録済み機能シンボルライブラリ中のシンボル
を用いてた機能の記述の機能記述登録手段への登録例を
示したブロック図、第８図は機能記述登録手段に対する
誤動作状態検査範囲指定手段の指定例を示したブロック
図、第９図はあらかじめ登録されている検証項目の一例
を示した説明図、第１０図は誤動作検出手段で検査され
るべき誤動作項目を示した説明図、第１１図は誤動作状
態表示手段の表示例を示した説明図である。 １Ｏ１２０・・・・・・誤動作項目登録済み機能シンボ
ルライブラリ、１１．２１・・・・・・機能記述登録手
段、１２．２２・・・・・・シミュレータ、１３．２３
・・・・・・誤動作検出手段、工４．２４・・・・・・
誤動作状態表示手段、２５・・・・・・誤動作状態検査
範囲指定手段。
Claims (2)
- （１）シミュレータを備えた論理回路の機能検証方法に
おいて、誤動作状態があらかじめ誤動作項目として登録
されている機能シンボルを登録した誤動作項目登録済み
機能シンボルライブラリと、前記誤動作項目登録済み機
能シンボルライブラリ中の機能シンボルを用いて論理回
路の機能を記述し登録する機能記述登録手段と、シミュ
レーション実行時に前記機能シンボルの状態と前記登録
された誤動作状態とを比較し誤動作状態を検出する誤動
作検出手段と、誤動作状態が発生した場合に誤動作状態
が発生した時刻と誤動作状態が発生した機能シンボルと
誤動作状態が発生した機能シンボルの状態とを表示する
誤動作状態表示手段とを備え、前記誤動作項目登録済み
機能シンボルライブラリ中の機能シンボルを用いて論理
回路の機能を図的に記述し前記機能記述登録手段に登録
し、前記機能記述登録手段の機能の記述をシミュレータ
に入力しシミュレーションを実行し、前記誤動作検出手
段において図的記述において配置された機能シンボル毎
の各誤動作項目と前記機能シンボル毎のシミュレーショ
ン実行時の状態とを比較し、誤動作状態が発生した場合
、前記誤動作状態表示手段に誤動作が発生した時刻と誤
動作が発生した機能シンボルと誤動作状態が発生した機
能シンボルの状態とを表示することを特徴とする論理回
路の機能検証方法。 - （２）シミュレータを備えた論理回路の機能検証方法に
おいて、誤動作状態があらかじめ誤動作項目として登録
されている機能シンボルを登録した誤動作項目登録済み
機能シンボルライブラリと、前記誤動作項目登録済み機
能シンボルライブラリ中の機能シンボルを用いて論理回
路の機能を記述し登録する機能記述登録手段と、前記機
能記述中の任意の機能シンボルに対して誤動作状態を検
査するか否かを指定する誤動作状態検査範囲指定手段と
、シミュレーション実行時に、前記機能シンボルの状態
と上記登録された誤動作状態とを比較し誤動作状態を検
出する誤動作検出手段と、誤動作状態が発生した場合、
誤動作状態が発生した時刻と誤動作状態が発生した機能
シンボルと誤動作状態が発生した機能シンボルの状態と
を表示する誤動作状態表示手段とを備え、前記誤動作項
目登録済み機能シンボルライブラリ中の機能シンボルを
用いて論理回路の機能を図的に記述し上記機能記述登録
手段に登録し、前記機能記述中の任意の機能シンボルに
対して誤動作状態を検査するか否かを前記誤動作状態検
査範囲指定手段によって指定し、前記機能記述登録手段
の機能の記述をシミュレータに入力しシミュレーション
を実行し、前記誤動作検出手段において図的記述におい
て前記誤動作状態検査範囲指定手段によって指定された
機能シンボル毎の各誤動作項目と前記機能シンボル毎の
シミュレーション実行時の状態とを比較し、誤動作状態
が発生した場合、前記誤動作状態表示手段に誤動作が発
生した時刻と誤動作が発生した機能シンボルと誤動作状
態が発生した機能シンボルの状態とを表示することを特
徴とする論理回路の機能検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177502A JPH0719267B2 (ja) | 1989-07-10 | 1989-07-10 | 論理回路の機能検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177502A JPH0719267B2 (ja) | 1989-07-10 | 1989-07-10 | 論理回路の機能検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0341563A true JPH0341563A (ja) | 1991-02-22 |
| JPH0719267B2 JPH0719267B2 (ja) | 1995-03-06 |
Family
ID=16032028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1177502A Expired - Lifetime JPH0719267B2 (ja) | 1989-07-10 | 1989-07-10 | 論理回路の機能検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719267B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161965A (ja) * | 2009-01-15 | 2010-07-29 | Technological Institute Of Organic Function | 栽培ボックスの改良 |
-
1989
- 1989-07-10 JP JP1177502A patent/JPH0719267B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161965A (ja) * | 2009-01-15 | 2010-07-29 | Technological Institute Of Organic Function | 栽培ボックスの改良 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0719267B2 (ja) | 1995-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1998055879A1 (en) | Method and apparatus for test generation during circuit design | |
| US11216606B1 (en) | Method and system for functional safety verification using fault relation rules | |
| JP2006318447A (ja) | 選択的に有効にされるチェッカーを用いた設計検証システムおよび方法 | |
| US20050229121A1 (en) | Verification of integrated circuit tests using test simulation and integrated circuit simulation with simulated failure | |
| Da Silva et al. | Combining fault analysis technologies for ISO26262 functional safety verification | |
| US6691078B1 (en) | Target design model behavior explorer | |
| Abdelatty et al. | Fault: Open-source eda’s missing dft toolchain | |
| US8320662B2 (en) | Distinguishing colors of illuminated objects using machine vision | |
| US20040044976A1 (en) | Static timing analysis and performance diagnostic display tool | |
| Nacif et al. | The Chip is Ready. Am I done? On-chip Verification using Assertion Processors. | |
| US6944837B2 (en) | System and method for evaluating an integrated circuit design | |
| Nacif et al. | An assertion library for on-chip white-box verification at run-time | |
| JPH0455776A (ja) | 論理集積回路の故障診断装置 | |
| JP2563583B2 (ja) | 論理回路の機能検証方法 | |
| JP2000322283A (ja) | 電子計算機の障害検出方法 | |
| JPH0719267B2 (ja) | 論理回路の機能検証方法 | |
| El-Kharashy et al. | A novel assertions-based code coverage automatic cad tool | |
| JP3146254B2 (ja) | 論理回路シミュレ−ション結果表示装置 | |
| JPS61241672A (ja) | Ｉｃ試験装置 | |
| JP3161345B2 (ja) | Ｉｄｄｑ異常を有する故障ブロック特定化方式 | |
| JP2563584B2 (ja) | 論理回路の機能検証方法 | |
| JPH0696153A (ja) | 論理回路検証装置 | |
| JP2525913Y2 (ja) | Ｌｓｉ論理シミュレーション装置 | |
| WO2024213254A1 (en) | Verifying functional safety of an integrated circuit | |
| JPH0341565A (ja) | 論理回路の機能検証方法 |