JPH0341861B2 - - Google Patents

Description

【発明の詳細な説明】 〔目次〕 以下の順序で本発明を説明する。

産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段（第１図） 作 用 実施例 (1) 構成の説明（第２図） (2) 動作の説明（第３図、第４図） 発明の効果 〔産業上の利用分野〕 本発明は磁気デイスク等の不揮発性メモリを退
避用として用い、通常は半導体メモリ等の高速ア
クセス可能なメモリにデータを移し、高速アクセ
スメモリを用いて主制御部がメモリアクセスを行
うメモリサブシステムにおいて、当該データの正
当性を保証するためのエラー制御方式に関し、特
にデータの受渡し中にエラーチエツクを行うこと
のできるメモリのエラー制御方式に関する。

一般にコンピユータ（CPU）に直結する外部
記憶装置においては、安価で不揮発性なメモリで
ある磁気デイスク装置が用いられているが、近年
の半導体メモリの低価格化に伴い、安価な揮発性
の半導体メモリが用いられるようになつてきた。
この半導体メモリを用いる場合には、揮発性であ
るが故に不揮発性メモリをデータの保存（退避）
用に設ける必要があり、このため高価な不揮発性
半導体メモリより安価な磁気デイスク装置がこの
不揮発性メモリと用いられており、電源投入時や
切断時に、磁気デイスクと半導体メモリとの間で
データの受渡しが行われる。

〔従来の技術〕

例えば、第５図Ａに示すメモリサブシステムに
おいては、主制御部であるデイレクタ１及びアダ
プタ２がCPUからの指示で半導体メモリで構成
されたトラツクメモリ３をアクセスするように構
成されており、一方、トラツクメモリ３は転送バ
ス６を介し転送用の転送（ストリングサービス）
プロセツサ５及び退避用の磁気デイスク装置４と
に接続され、転送プロセツサ５はデイレクタ１の
指示で動作するためアダプタ２とバス７によつて
接続されている。

そして、電源切断時には、デイレクタ１からア
ダプタ２、バス７を介して与えられるセーブ
（save）命令によつて転送プロセツサ５がトラツ
クメモリ３内のデータを転送バス６を介して磁気
デイスク装置４へ図の実線SVの如く転送して保
存退避せしめ、一方、電源投入時には同様にデイ
レクタ１のリストア（restore）命令によつて転
送プロセツサ５が磁気デイスク装置４内のデータ
を転送バス６を介してトラツクメモリ３へ図の点
線RSの如く転送して再記憶せしめるようにして
いる。

このようなメモリサブシステムでは、トラツク
メモリ３は論理ドライブと称されるメモリユニツ
ト３ａ〜３ｍで構成され、磁気デイスク装置４の
各トラツクTR1〜TRmNの内容が順次格納され
る。又、CPUやデイレクタ１が磁気デイスク装
置と同様の手順でトラツクメモリ３をアクセスで
きるよう、第５図Ｂに示す如くトラツクメモリ３
でも各トラツクｐはCKDフオーマツトで書込み
が行われる。

〔発明が解決しようとする問題点〕

このような従来のメモリサブシステムにおいて
は、データの受渡しは単なる転送であるため、デ
ータのエラーチエツクは行われておらず、デイレ
クタ１がトラツクメモリ３の内容を読出した時に
いちいちエラーチエツクを行い、エラーが発見さ
れてエラー処理を行つていた。

このため、実際にアクセスしてエラーチエツク
を行つてみないとエラーが検出できず、アクセス
に時間がかかつてしまいアクセスの高速性を阻害
するという問題は生じていた。

本発明は、データの受渡し時にエラーチエツク
を行つて、予めエラーを検出することができ、主
制御部のアクセスの高速性を保証することができ
るメモリのエラー制御方式を提供することを目的
とする。

〔問題点を解決するための手段〕

第１図は本発明の原理説明図であり、図中、第
５図Ａで示したものと同一のものは同一の記号で
示してある。

転送プロセツサ５はエラーチエツク部５ａを有
し、データの受渡し時に転送データのエラーチエ
ツクを行う。又、転送用プロセツサ５には、エラ
ーログメモリ８が接続され、転送用プロセツサ５
がエラーチエツク７によつてエラーを検出した時
に、エラーのあつたエラーアドレスを図の一点鎖
線LGの如くログメモリ８に格納するようにして
いる。更に転送用プロセツサ５は、バス７を介
し、電源投入後のデータ転送完了後ログメモリ８
にログされたエラーアドレスを図の一点鎖線ET
の如くデイレクタ１へ通知し、適切な処置をとら
せるように構成されている。

〔作用〕

本発明では、電源投入時と電源切断時のトラツ
クメモリ（第２のメモリ）３と磁気デイスク装置
（第１のメモリ）４との間のデータの受渡し時に
転送プロセツサ（転送制御部）５がエラーチエツ
クを行つて、ログメモリ８にログしておき、電源
投入後のデータ転送完了後主制御部（デイレク
タ）１にログメモリ８の内容を通知して、主制御
部１にアクセス前にエラーアドレスを知らしめ主
制御部１がエラーのあるデータの読込みを防止
し、高速性を保証しようとするものである。

〔実施例〕

以下、本発明を実施例により詳細に説明する。

(1) 構成の説明 第２図は、本発明の一実施例ブロツク図であ
り、第２図Ａはその全体ブロツク図、第２図Ｂ
はログメモリ８の構成図である。

図中、第５図及び第１図で示したものと同一
のものは同一の記号で示してあるが、更に詳述
すると、デイレクタ１は上位装置（CPU等）
からのコマンドを解析し、コマンドによりアダ
プタ２に命令を行う制御装置であり、アダプタ
２はデイレクタ１からの命令を解読し、トラツ
クメモリ３のアクセス、データの読出し、書込
み、及び転送プロセツサへのコマンドの受渡し
を行うアダプタ制御機構であり、トラツクメモ
リ３は揮発性半導体メモリでｍ個の論理デバイ
スを構成し、各々のデバイスは通常の磁気デイ
スク装置と同様CKDフオーマツトで構築され
ている。磁気デイスク装置４は、固定ブロツク
フオーマツト（例えば、１ブロツク256バイト）
でデータを格納するFBAタイプのものであり、
転送用プロセツサ５は、サブシステムの電源投
入及び切断時にトラツクメモリ３と磁気デイス
ク４との間のデータの受渡しを制御するプロセ
ツサであり、ログメモリ８は、サブシステムの
電源投入及び切断時データの受渡しでエラーが
発生した箇所をログしておくものであり、サブ
システムが電源切断時でもバツテリによりデー
タが保持できる、例えばバツテリ−バツクアツ
プ付Ｃ−MOSメモリで構成される。

ログメモリ８は、第２図Ａに示す如く、各論
理ドライブ３ａ〜３ｍに対応してｎケのエラー
アドレスを格納するセーブエラーログエリア８
０ａ〜８０ｍとリストアエラーログエリア８１
ａ〜８１ｍとで構成され、各セーブエラーログ
エリア８０ａ〜８０ｍはサブシステムの電源切
断時トラツクメモリ３で発生したエラーアドレ
スを論理デバイス毎にｎ段まで格納し、各リス
トアエラーログエリア８１ａ〜８１ｍは、サブ
システムの電源投入時磁気デイスク装置４で発
生したエラーアドレスを論理デバイス毎にｎ段
まで格納するものである。尚、セーブエラーロ
グエリア８０ａ〜８０ｍは、格納されたエラー
アドレスからｋバイト（ｋは転送バイト単位）
の範囲でエラーが発生していることを示し、リ
ストアエラーログエリア８１ａ〜８１ｍは、格
納されたエラーアドレスから１ブロツク分（こ
の例では256バイト）の範囲でエラーが発生し
ていることを示している。

(2) 動作の説明 次に、第２図実施例構成の動作について、第
３図処理フロー図及び第４図のエラー展開説明
図を用いて説明する。

先づ、電源切断時の動作について第３図Ｂに
より説明する。

サブシステムの電源が切断されると、デイ
レクタ１からアドレス２、バス７を介し転送
プロセツサ５にセーブコマンドが与えられ、
セーブ動作が開始される。

転送プロセツサ３はトラツクメモリ３を論
理ドライブ３ａ〜３ｍの順で各論理ドライブ
３ａ〜３ｍ内の各トラツクの内容を２バイト
単位でバス６より読出し、エラーチエツク
（例えば、パリテイチエツク）を行つて磁気
デイスク４へ１ブロツク（256バイト）単位
でバス６より書込む。

エラーチエツクの結果エラーが見付からな
ければ、データ転送完了かを判定し、完了で
きなければ、ステツプへ戻る。

一方、エラーチエツクの結果エラーが見付
かると、そのトラツクメモリ３の読出したア
ドレスをエラーログメモリ８へ書込み、デー
タ転送完了かを判定し、完了でなければステ
ツプへ戻る。

ステツプ、でデータ転送完了、即ち、
トラツクメモリ３の全バイト数の読出し、書
込みが終了すると、エラーチエツク及びセー
ブを完了する。

次に、電源投入時の動作について第３図Ａに
より説明する。

サブシステムの電源が投入されると、デイ
レクタ１からアダプタ２、バス７を介し転送
プロセツサ５にてリストアコマンドが与えら
れ、セーブ動作が開始される。

転送プロセツサ３は、磁気デイスク装置４
をトラツク１からトラツクmNまで１ブロツ
ク（256バイト）づつバス６を介して読出し
て、前述と同様にパリテイチエツク等エラー
チエツクを行つてトラツクメモリ３の対応す
る論理ドライブ３ａ〜３ｍの対応するトラツ
ク位置TR1〜TRmNへバス６より書込む。

エラーチエツクの結果エラーが見付からな
ければ、データ転送完了かを判定し、完了で
なければ、ステツプへ戻る。

一方、エラーチエツクの結果エラーが見付
かると、対応トラツクメモリ３の書込みアド
レスをエラーログメモリ８へ書込み、データ
転送完了かを判定し、完了でなければステツ
プへ戻る。

ステツプ、でデータ転送完了、即ち、
磁気デイスク装置４の全トラツクの読出し、
書込みが終了すると、エラーチエツク及びリ
ストアを完了する。

次に、転送プロセツサ５は、バス７、アダ
プタ２を介してデイレクタ１へ対して割込み
を発生する。

デイレクタ１は転送プロセツサ５からの割
込みを検出すると、転送プロセツサ５へセー
ブ／リストア処理の結果を知るコマンドを発
行する。これによつて転送プロセツサ５はロ
グメモリ８の状態を調べ、セーブエラーログ
エリア８０ａ〜８０ｍ、リストアエラーログ
エリア８１ａ〜８１ｍにエラーが存在するこ
とを知ると、その旨を同様にしてデイレクタ
１へ通知する。

デイレクタ１は、その後通知コマンドを転
送プロセツサ５へ発し、転送プロセツサ５
は、ログメモリ８の内容を通知する。

デイレクタ１は通知されたログメモリ８の
内容を調査し、エラーアドレスに基づくエラ
ー範囲に応じて次のエラー処理を行う。

エラー範囲がトラツクｐのデイレクトリ
に相当する場合には、トラツクメモリ３の
当該トラツクｐの正常領域（例えばカウン
ト部Ｃ）に使用禁止フラグpfを書き込み、
トラツクｐへの全ての読込処理を禁止す
る。

エラー範囲がトラツクｐのレコードｑの
カウント部Ｃに相当する場合には、レコー
ドｑへの読込処理を禁止するため、デイレ
クトリにレコードｑへのアクセス禁止フラ
グqfを書き、レコードｑへの全てのアクセ
スをエラーにする。又は、レコード（ｑ−
１）のカウント部Ｃ（図示せず）に禁止フ
ラグqfを書込む。

エラー範囲がトラツクｐのレコードｑの
キー部／データ部Ｋ／Ｄに相当する場合に
は、レコードｑのキー部／データ部Ｋ／Ｄ
への読込処理を禁止するため、レコードｑ
のカウント部Ｃにキー部又はデータ部のア
クセス禁止フラグkfを書き、レコードｑの
キー部又はデータ部の全てのアクセスをエ
ラーにする。

上述の、、が重なつた場合も、これらを
組合せたものとする。このようにしてトラツクｐ
内の制御情報であるデイレクトリ、カウント部に
禁止フラグが立てられ、エラーが示される。

又、１つの論理ドライブ内でエラーログメモリ
８の最大ｎケのエラーが生じた時には、デイレク
タ１はその論理ドライブの読込処理を禁止する。

このようなトラツクメモリ３へのエラー処理を
しておけば、エラーログメモリ８を参照せずに、
デイレクタ１は単にトラツクメモリ３をアクセス
して、エラーフラグによつてエラーとエラーの範
囲を知ることができ、参照処理を省略でき、高速
アクセスが可能となり、又エラーの範囲も極小化
でき、他のデータへの影響を最小限とすることが
できる。

尚、通常のアクセスは、デイレクタ１がシーク
命令を得アクセスメモリ３の論理デバイスを選択
し、次にリード又はライト命令を得てトラツクｐ
のデイレクトリを読出し、トラツク全体の制御情
報を得、これから指示されたレコードの位置を得
て対応するレコードを読出す又は書込むものであ
る。

上述の実施例では、第１のメモリに磁気デイス
クを用いたが不揮発性メモリであれば良く、又、
第２のメモリのフオーマツトもCKDフオーマツ
トに限られない。

以上本発明を一実施例により説明したが、本発
明は本発明の主旨に従い種々の変形が可能であ
り、本発明からこれらを排除するものではない。

〔発明の効果〕

以上説明した様に、本発明によれば、電源投
入、切断時にエラーチエツクしいるから、未然に
エラーが発見でき、主制御部の第２のメモリへの
アクセスの際エラーのあるデータのアクセスを防
止でき、アクセスの高速性を阻害することがない
という効果を奏し、係るメモリシステムの高速性
を充分発揮できる。

又、主制御部が第２のメモリへのアクセス時に
エラー範囲が判明するので、破壊されたエラーの
範囲を極小化して判別することができ、破壊され
ないデータもエラーとみなすことを防止すること
ができるという効果も奏し、更にデータの受渡し
時に自動的に行われるから、主制御部の負担もな
く、容易に実現しうるという効果も奏する。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明
の一実施例構成図、第３図は第２図構成の処理フ
ロー図、第４図は第３図処理のエラー処理説明
図、第５図は従来の方式の説明図である。 図中、１……デイレクタ（主制御部）、３……
トラツクメモリ（第２のメモリ）、４……磁気デ
イスク（第１のメモリ）、５……転送制御部、６
……転送バス、８……ログメモリ。

Claims (1)

1. 【特許請求の範囲】 １ データを退避格納するための第１のメモリ
   と、 該データを格納する第２のメモリと、 該第２のメモリをアクセスする主制御部と、 電源投入時に該第１のメモリから該第２のメモ
   リへデータを転送せしめ、電源切断時に該第２の
   メモリから該第１のメモリへデータ転送せしめて
   データの再記憶及び保存を行う転送制御部と、 該転送制御部が該データ転送時に行うエラーチ
   エツクにより検出したエラーをログしておくログ
   メモリとを有し、 該転送制御部が該データ転送時転送データのエ
   ラーチエツクを行つて、検出したエラーを該ログ
   メモリにログしておき、該電源投入後の該データ
   転送終了後該ログメモリの内容を該主制御部へ通
   知することを特徴とするメモリのエラー制御方
   式。