JPH0342777Y2 - - Google Patents
Info
- Publication number
- JPH0342777Y2 JPH0342777Y2 JP14315285U JP14315285U JPH0342777Y2 JP H0342777 Y2 JPH0342777 Y2 JP H0342777Y2 JP 14315285 U JP14315285 U JP 14315285U JP 14315285 U JP14315285 U JP 14315285U JP H0342777 Y2 JPH0342777 Y2 JP H0342777Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- pulse
- signal
- trapezoidal wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000001960 triggered effect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案はビデオテープレコーダ、ビデオデイス
クプレーヤ等において水平同期信号等を検出する
同期信号検出回路に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a synchronization signal detection circuit for detecting horizontal synchronization signals and the like in video tape recorders, video disk players, and the like.
本考案は同期信号検出回路において、入力され
る同期信号の周波数を電圧に変換する周波数電圧
変換器と、電圧が台形波状に変化する信号を発生
する台形波発生回路と、周波数電圧変換器の出力
と台形波発生回路の出力を比較する比較器と、同
期信号と比較器の出力に対応して、台形波発生回
路をリセツトする第1のリセツトパルスを発生す
る第1のリセツトパルス発生回路と、比較器の出
力に対応してゲートパルスを出力するゲートパル
ス発生回路と、ゲートパルスに対応して入力され
る同期信号をゲートするゲート回路と、ゲートパ
ルスと第1のリセツトパルスにより制御され、台
形波発生回路をリセツトする第2のリセツトパル
スを発生する第2のリセツトパルス発生回路とを
設け、第1のリセツトパルスだけでなく第2のリ
セツトパルスによつても台形波発生回路をリセツ
トするようにし、もつてドロツプアウト等により
同期信号が欠落した場合においても、正確にゲー
トパルスを発生することができるようにしたもの
である。
This invention is a synchronization signal detection circuit, which includes a frequency-voltage converter that converts the frequency of an input synchronization signal into a voltage, a trapezoidal wave generation circuit that generates a signal whose voltage changes in a trapezoidal waveform, and an output of the frequency-voltage converter. a comparator for comparing the output of the trapezoidal wave generating circuit with the output of the trapezoidal wave generating circuit; a first reset pulse generating circuit that generates a first reset pulse for resetting the trapezoidal wave generating circuit in response to the synchronizing signal and the output of the comparator; A gate pulse generation circuit outputs a gate pulse in response to the output of the comparator, a gate circuit gates a synchronization signal input in response to the gate pulse, and a trapezoidal generator is controlled by the gate pulse and the first reset pulse. A second reset pulse generation circuit is provided to generate a second reset pulse for resetting the wave generation circuit, and the trapezoidal wave generation circuit is reset not only by the first reset pulse but also by the second reset pulse. Even if the synchronization signal is lost due to dropout or the like, the gate pulse can be generated accurately.
第4図は従来の同期信号検出回路のブロツク図
である。同図において1は入力信号に含まれる同
期信号によりトリガされ、所定幅のパルスを出力
するモノマルチバイブレータ(MMV)、2はそ
の出力信号の周波数を電圧に変換する周波数電圧
(F−V)変換器であり、両者により同期信号の
周波数に対応した電圧が生成され、比較器3の非
反転入力端子に入力されるようになつている。4
は比較器3の出力によりセツトされ、同期信号に
よりリセツトされるフリツプフロツプであり、そ
の出力によりトリガされるモノマルチバイブレー
タ5とともに、電圧が台形波状に変化する台形波
信号を発生する台形波発生回路6をリセツトする
リセツトパルス発生回路を構成している。台形波
発生回路6が出力する台形波信号は比較器3の反
転入力端子に入力され、周波数電圧変換器2の出
力と比較される。ゲートパルス発生回路としての
モノマルチバイブレータ7は比較器3の出力によ
りトリガされ、所定幅のゲートパルスをゲート回
路8に出力している。ゲート回路8はゲートパル
スに対応して同期信号をゲートするようになつて
いる。
FIG. 4 is a block diagram of a conventional synchronization signal detection circuit. In the figure, 1 is a mono multivibrator (MMV) that outputs a pulse of a predetermined width triggered by a synchronization signal included in the input signal, and 2 is a frequency-voltage (F-V) converter that converts the frequency of the output signal into voltage. Both of them generate a voltage corresponding to the frequency of the synchronizing signal, which is input to the non-inverting input terminal of the comparator 3. 4
is a flip-flop that is set by the output of the comparator 3 and reset by the synchronizing signal, and together with a mono multivibrator 5 triggered by the output, a trapezoidal wave generating circuit 6 generates a trapezoidal wave signal whose voltage changes in a trapezoidal wave shape. It constitutes a reset pulse generation circuit that resets the The trapezoidal wave signal output from the trapezoidal wave generating circuit 6 is input to the inverting input terminal of the comparator 3 and compared with the output of the frequency-voltage converter 2. A monomultivibrator 7 serving as a gate pulse generation circuit is triggered by the output of the comparator 3 and outputs a gate pulse of a predetermined width to the gate circuit 8. The gate circuit 8 is adapted to gate the synchronization signal in response to the gate pulse.
しかして入力信号に含まれる水平同期信号(第
5図a)の立下りエツジによりトリガされ、モノ
マルチバイブレータ1が所定幅のパルスを出力す
る。このパルスの周波数は周波数電圧変換器2に
より電圧に変換され(第5図f)、比較器3の非
反転入力端子に入力される。この電圧は比較器3
において、その反転入力端子に入力されている台
形波発生回路6が出力する台形波信号の電圧(第
5図g)と比較される。その結果比較器3は台形
波信号が周波数電圧変換された信号より大きいと
き低レベルの信号(第5図b)を出力する。 Triggered by the falling edge of the horizontal synchronizing signal (FIG. 5a) included in the input signal, the mono multivibrator 1 outputs a pulse of a predetermined width. The frequency of this pulse is converted into a voltage by the frequency-to-voltage converter 2 (FIG. 5f), and is input to the non-inverting input terminal of the comparator 3. This voltage is comparator 3
, it is compared with the voltage of the trapezoidal wave signal output from the trapezoidal wave generating circuit 6 input to its inverting input terminal (FIG. 5g). As a result, the comparator 3 outputs a low level signal (FIG. 5b) when the trapezoidal wave signal is greater than the frequency-voltage converted signal.
比較器3の出力の立下がりエツジによりセツト
され、入力される水平同期信号の立下りエツジに
よりリセツトされるフリツプフロツプ4は、時間
t1の間高レベル(時間t2の間低レベル)の信号
(第5図c)を出力する。この出力の立下りエツ
ジによりトリガされ、モノマルチバイブレータ5
は所定の幅のリセツトパルス(第5図d)を出力
する。このリセツトパルスが供給されている間、
台形波発生回路6は図示せぬ充放電回路を所定の
固定電圧まで放電する(第5図g)。一方比較器
3の出力の立下りエツジによりトリガされ、モノ
マルチバイブレータ7は所定幅のゲートパルス
(第5図h)をゲート回路8に出力する。従つて
ゲート回路8は水平同期信号(第5図a)が到来
するタイミングにおいてゲートパルスが入力され
てクローズとなり、その他の区間においてオープ
ンになる。その結果入力信号に含まれる水平同期
信号のみがゲート回路8を通過し(第5図i)、
雑音成分は通過できずに除去される。 Flip-flop 4, which is set by the falling edge of the output of comparator 3 and reset by the falling edge of the input horizontal synchronizing signal,
A signal (FIG. 5c) of high level during time t 1 (low level during time t 2 ) is output. Triggered by the falling edge of this output, the mono multivibrator 5
outputs a reset pulse (FIG. 5d) of a predetermined width. While this reset pulse is being supplied,
The trapezoidal wave generating circuit 6 discharges a charging/discharging circuit (not shown) to a predetermined fixed voltage (FIG. 5g). On the other hand, triggered by the falling edge of the output of the comparator 3, the mono-multivibrator 7 outputs a gate pulse of a predetermined width (h in FIG. 5) to the gate circuit 8. Therefore, the gate circuit 8 is closed when the gate pulse is input at the timing when the horizontal synchronizing signal (FIG. 5a) arrives, and is open during the other sections. As a result, only the horizontal synchronizing signal included in the input signal passes through the gate circuit 8 (Fig. 5i),
Noise components cannot pass through and are removed.
〔考案が解決しようとする問題点〕
ところで従来の回路はこのようにフリツプフロ
ツプ4が水平同期信号によりリセツトされる構成
であるため、水平同期信号がドロツプアウト等に
より欠落した場合(第6図a)、フリツプフロツ
プ4はリセツトされないことになる(第6図c)。
その結果モノマルチバイブレータ5がトリガされ
ないので(第6図d)、台形波発生回路6がリセ
ツトされず、その充電電圧は所定の固定レベルま
で上昇する(第6図g)。従つてその後水平同期
信号が到来すると、その立下りエツジでフリツプ
フロツプ4がリセツトされて(第6図c)、モノ
マルチバイブレータ5がリセツトパルスを出力す
る(第6図d)。その結果台形波発生回路6がリ
セツトされ、その台形波信号のレベルが下がり、
比較器3の出力が立上るが(第6図b)、立下り
エツジによりトリガされるモノマルチバイブレー
タ7はこのときトリガされず、ゲートパルスは発
生しない(第6図h)。従つてゲート回路8がク
ローズせず、水平同期信号(第6図a)が存在す
るにも拘らずそれが出力されない(第6図i)。[Problems to be solved by the invention] By the way, since the conventional circuit is configured such that the flip-flop 4 is reset by the horizontal synchronizing signal, if the horizontal synchronizing signal is dropped due to dropout or the like (Fig. 6a), Flip-flop 4 will not be reset (FIG. 6c).
As a result, the mono-multivibrator 5 is not triggered (FIG. 6d), so the trapezoidal wave generating circuit 6 is not reset and its charging voltage rises to a predetermined fixed level (FIG. 6g). Therefore, when the horizontal synchronizing signal arrives thereafter, the flip-flop 4 is reset at its falling edge (FIG. 6c), and the mono multivibrator 5 outputs a reset pulse (FIG. 6d). As a result, the trapezoidal wave generating circuit 6 is reset, and the level of the trapezoidal wave signal is lowered.
Although the output of the comparator 3 rises (FIG. 6b), the monomultivibrator 7, which is triggered by the falling edge, is not triggered at this time and no gate pulse is generated (FIG. 6h). Therefore, the gate circuit 8 is not closed, and even though the horizontal synchronizing signal (FIG. 6a) is present, it is not output (FIG. 6i).
第1図は本考案の同期信号検出回路のブロツク
図であり、第4図における場合と対応する部分に
は同一の符号を付してあり、その詳述は省略す
る。本考案においては台形波発生回路6に、モノ
マルチバイブレータ5と7の出力により制御され
るリセツトパルス発生回路11が出力するリセツ
トパルスが供給されるようになつている。リセツ
トパルス発生回路11は、モノマルチバイブレー
タ5の出力を反転するインバータ12と、モノマ
ルチバイブレータ5と7の出力を入力とするナン
ド回路13と、ナンド回路13の出力によりトリ
ガされ所定幅のパルスを出力するモノマルチバイ
ブレータ14と、インバータ12の出力とモノマ
ルチバイブレータ14の出力の論理和を台形波発
生回路6に出力するオア回路15とより構成され
ている。そして比較器3において、その反転入力
端子に周波数電圧変換器2の出力が、また非反転
入力端子に台形波発生回路6の出力が各々供給さ
れていること、フリツプフロツプ4において、そ
のセツト信号として入力信号の同期信号が、また
リセツト信号として比較器3の出力が、各々用い
られていること、さらにモノマルチバイブレータ
5の出力パルスが低レベルとして出力されること
を除いて、他の構成は第4図における場合と同様
である。
FIG. 1 is a block diagram of a synchronization signal detection circuit according to the present invention, and parts corresponding to those in FIG. 4 are denoted by the same reference numerals, and detailed description thereof will be omitted. In the present invention, the trapezoidal wave generating circuit 6 is supplied with a reset pulse output from a reset pulse generating circuit 11 controlled by the outputs of the mono-multivibrators 5 and 7. The reset pulse generating circuit 11 includes an inverter 12 that inverts the output of the mono multivibrator 5, a NAND circuit 13 which receives the outputs of the mono multivibrators 5 and 7, and a pulse of a predetermined width triggered by the output of the NAND circuit 13. It is composed of a mono multivibrator 14 that outputs an output, and an OR circuit 15 that outputs the logical sum of the output of the inverter 12 and the output of the mono multivibrator 14 to the trapezoidal wave generating circuit 6. In the comparator 3, the output of the frequency-voltage converter 2 is supplied to its inverting input terminal, and the output of the trapezoidal wave generating circuit 6 is supplied to its non-inverting input terminal.In the flip-flop 4, the output is supplied as the set signal. The other configuration is that the output of the comparator 3 is used as the synchronization signal and the reset signal, respectively, and that the output pulse of the mono multivibrator 5 is output as a low level. This is the same as in the figure.
しかしてその作用を説明する。入力信号に含ま
れる水平同期信号(第2図a)の立下りエツジに
よりトリガされるモノマルチバイブレータ1が出
力する所定幅のパルスが周波数電圧変換器2によ
り電圧に変換され、比較器3の反転入力端子に供
給される(第2図f)。比較器3の非反転入力端
子には台形波発生回路6が出力する台形波信号が
供給され、周波数電圧変換器2により電圧に変換
された信号と比較されるので、比較器3は台形波
信号が周波数電圧変換された信号より大きいとき
高レベルの信号を出力する(第2図b)。フリツ
プフロツプ4は水平同期信号の立下りエツジによ
りセツトされ、比較器3の出力の立下りエツジに
よりリセツトされる(第2図c)。モノマルチバ
イブレータ5はフリツプフロツプ4の出力の立上
りエツジによりトリガされ、所定幅のリセツトパ
ルス(第2図d)を出力する。このリセツトパル
スはインバータ12により反転され(第2図j)、
オア回路15を介して台形波発生回路6に入力さ
れる(第2図m)。このリセツトパルスにより台
形波発生回路6がリセツトされる(第2図g)。
The effect will now be explained. A pulse of a predetermined width output by the mono multivibrator 1, which is triggered by a falling edge of the horizontal synchronizing signal (Fig. 2 a) included in the input signal, is converted into a voltage by the frequency-voltage converter 2, and the pulse is inverted by the comparator 3. is supplied to the input terminal (FIG. 2f). The trapezoidal wave signal output from the trapezoidal wave generating circuit 6 is supplied to the non-inverting input terminal of the comparator 3, and is compared with the signal converted into voltage by the frequency-voltage converter 2. When the signal is larger than the frequency-voltage converted signal, a high level signal is output (FIG. 2b). Flip-flop 4 is set by the falling edge of the horizontal sync signal and reset by the falling edge of the output of comparator 3 (FIG. 2c). The monomultivibrator 5 is triggered by the rising edge of the output of the flip-flop 4 and outputs a reset pulse (FIG. 2d) of a predetermined width. This reset pulse is inverted by the inverter 12 (FIG. 2j),
The signal is input to the trapezoidal wave generating circuit 6 via the OR circuit 15 (FIG. 2m). This reset pulse resets the trapezoidal wave generating circuit 6 (FIG. 2g).
一方比較器3の出力の立上りエツジによりモノ
マルチバイブレータ7がトリガされ、所定幅のゲ
ートパルス(第2図h)をゲート回路8に出力す
る。このゲートパルスが供給されている間ゲート
回路8はクローズになり、入力信号に含まれる水
平同期信号を通過させる(第2図i)。 On the other hand, the monomultivibrator 7 is triggered by the rising edge of the output of the comparator 3, and outputs a gate pulse of a predetermined width (h in FIG. 2) to the gate circuit 8. While this gate pulse is being supplied, the gate circuit 8 is closed and allows the horizontal synchronizing signal contained in the input signal to pass (FIG. 2i).
モノマルチバイブレータ7が出力するゲートパ
ルスはナンド回路13にも入力される。他方の入
力にモノマルチバイブレータ5の出力が供給され
ているナンド回路13の出力は、両入力がともに
高レベルのとき低レベルとなるから、モノマルチ
バイブレータ7の出力が立上つたとき立下り、モ
ノマルチバイブレータ5の出力が立下がつたとき
立上がることになる(第2図k)。このナンド回
路13の出力の立上りエツジによりトリガされ、
モノマルチバイブレータ14は所定幅のリセツト
パルスを出力する(第2図l)。このリセツトパ
ルスもオア回路15を介して台形波発生回路6に
供給される。しかしながらモノマルチバイブレー
タ14が出力するリセツトパルスの幅は、モノマ
ルチバイブレータ5が出力するリセツトパルスの
幅より短くなるように設定されている。その結果
通常動作時においては、モノマルチバイブレータ
14が出力するリセツトパルスは、同じタイミン
グで発生するモノマルチバイブレータ5が出力す
るリセツトパルスにより実質的にマスクされる。 The gate pulse output from the mono multivibrator 7 is also input to the NAND circuit 13. The output of the NAND circuit 13, whose other input is supplied with the output of the mono multivibrator 5, will be at a low level when both inputs are at high levels, so it will fall when the output of the mono multivibrator 7 rises; It will rise when the output of the mono multivibrator 5 stops falling (Fig. 2k). Triggered by the rising edge of the output of this NAND circuit 13,
The mono-multivibrator 14 outputs a reset pulse of a predetermined width (FIG. 2l). This reset pulse is also supplied to the trapezoidal wave generating circuit 6 via the OR circuit 15. However, the width of the reset pulse output from the mono multivibrator 14 is set to be shorter than the width of the reset pulse output from the mono multivibrator 5. As a result, during normal operation, the reset pulse output from the mono multivibrator 14 is substantially masked by the reset pulse output from the mono multivibrator 5, which occurs at the same timing.
ところで水平同期信号が欠落した場合(第3図
a)、フリツプフロツプ4はセツトされない(第
3図c)。従つてモノマルチバイブレータ5はト
リガされず、リセツトパルスを出力しないので、
その出力は高レベルになつたままとなる(第3図
d)。一方台形波発生回路6が出力する台形波信
号の電圧が上昇し(第3図g)、周波数電圧変換
器2の出力(第3図f)より大きくなると、比較
器3の出力が低レベルから高レベルに反転し(第
3図b)、この立上りエツジによりモノマルチバ
イブレータ7がトリガされ、所定の幅のゲートパ
ルスを出力する(第3図h)。従つてゲート回路
8がクローズするが水平同期信号は欠落している
ので出力されない(第3図i)。 However, if the horizontal synchronizing signal is missing (FIG. 3a), the flip-flop 4 is not set (FIG. 3c). Therefore, the mono multivibrator 5 is not triggered and does not output a reset pulse.
Its output remains at a high level (Figure 3d). On the other hand, when the voltage of the trapezoidal wave signal outputted by the trapezoidal wave generating circuit 6 increases (Fig. 3g) and becomes larger than the output of the frequency-voltage converter 2 (Fig. 3f), the output of the comparator 3 changes from the low level. It is inverted to a high level (FIG. 3b), and this rising edge triggers the monomultivibrator 7 to output a gate pulse of a predetermined width (FIG. 3h). Therefore, the gate circuit 8 is closed, but since the horizontal synchronizing signal is missing, it is not output (FIG. 3i).
モノマルチバイブレータ7が出力するゲートパ
ルスはナンド回路13にも供給される。このとき
他方の入力には高レベルの信号がモノマルチバイ
ブレータ5から入力されているので、ナンド回路
13はゲートパルスが供給される間低レベルの信
号を出力する(第3図k)。ナンド回路13の出
力が立上つたときモノマルチバイブレータ14が
トリガされ、所定の幅のリセツトパルスを出力す
る(第3図l)。オア回路15の他方の入力は低
レベルとなつているので、このリセツトパルスが
オア回路15を通過し、台形波発生回路6に入力
される(第3図m)。従つて台形波発生回路6の
出力がリセツトされ、所定の固定レベルまで低下
する(第3図g)。その結果その後水平同期信号
が到来したとき上述した場合と同様に動作して、
ゲートパルスが発生する。 The gate pulse output from the mono-multivibrator 7 is also supplied to the NAND circuit 13. At this time, since a high level signal is input from the mono multivibrator 5 to the other input, the NAND circuit 13 outputs a low level signal while the gate pulse is supplied (FIG. 3k). When the output of the NAND circuit 13 rises, the mono multivibrator 14 is triggered and outputs a reset pulse of a predetermined width (FIG. 3l). Since the other input of the OR circuit 15 is at a low level, this reset pulse passes through the OR circuit 15 and is input to the trapezoidal wave generating circuit 6 (FIG. 3m). Therefore, the output of the trapezoidal wave generating circuit 6 is reset and lowered to a predetermined fixed level (FIG. 3g). As a result, when the horizontal synchronization signal arrives, it operates in the same way as in the case described above.
A gate pulse is generated.
以上の如く本考案は同期信号検出回路におい
て、入力される同期信号の周波数を電圧に変換す
る周波数電圧変換器と、電圧が台形波状に変化す
る信号を発生する台形波発生回路と、周波数電圧
変換器の出力と台形波発生回路の出力を比較する
比較器と、同期信号と比較器の出力に対応して、
台形波発生回路をリセツトする第1のリセツトパ
ルスを発生する第1のリセツトパルス発生回路
と、比較器の出力に対応してゲートパルスを出力
するゲートパルス発生回路と、ゲートパルスに対
応して入力される同期信号をゲートするゲート回
路と、ゲートパルスと第1のリセツトパルスによ
り制御され、台形波発生回路をリセツトする第2
のリセツトパルスを発生する第2のリセツトパル
ス発生回路とを設け、第1のリセツトパルスだけ
でなく第2のリセツトパルスによつても台形波発
生回路をリセツトするようにしたので、ドロツプ
アウト等により同期信号が欠落した場合において
も、正確にゲートパルスを発生させることができ
る。
As described above, the present invention provides a synchronization signal detection circuit that includes a frequency-voltage converter that converts the frequency of an input synchronization signal into a voltage, a trapezoidal wave generation circuit that generates a signal whose voltage changes in a trapezoidal waveform, and a frequency-voltage converter. A comparator that compares the output of the trapezoidal wave generator with the output of the trapezoidal wave generating circuit, and corresponding to the synchronization signal and the output of the comparator,
A first reset pulse generation circuit generates a first reset pulse to reset the trapezoidal wave generation circuit, a gate pulse generation circuit outputs a gate pulse in response to the output of the comparator, and an input pulse in response to the gate pulse. a gate circuit that gates the synchronization signal generated by the trapezoidal wave generator, and a second gate circuit that is controlled by the gate pulse and the first reset pulse and resets the trapezoidal wave generating circuit.
A second reset pulse generation circuit is provided to generate a reset pulse, and the trapezoidal wave generation circuit is reset not only by the first reset pulse but also by the second reset pulse. Even when a signal is lost, a gate pulse can be generated accurately.
第1図は本考案の同期信号検出回路のブロツク
図、第2図及び第3図はそのタイミングチヤー
ト、第4図は従来の同期信号検出回路のブロツク
図、第5図及び第6図はそのタイミングチヤート
である。
1,5,7……モノマルチバイブレータ、2…
…周波数電圧変換器、3……比較器、4……フリ
ツプフロツプ、6……台形波発生回路、8……ゲ
ート回路、11……リセツトパルス発生回路、1
4……モノマルチバイブレータ。
Fig. 1 is a block diagram of the synchronous signal detection circuit of the present invention, Figs. 2 and 3 are its timing charts, Fig. 4 is a block diagram of a conventional synchronous signal detection circuit, and Figs. 5 and 6 are its timing charts. This is a timing chart. 1, 5, 7...Mono multivibrator, 2...
...Frequency voltage converter, 3...Comparator, 4...Flip-flop, 6...Trapezoidal wave generation circuit, 8...Gate circuit, 11...Reset pulse generation circuit, 1
4...Mono multivibrator.
Claims (1)
周波数電圧変換器と、電圧が台形波状に変化する
信号を発生する台形波発生回路と、該周波数電圧
変換器の出力と該台形波発生回路の出力を比較す
る比較器と、該同期信号と該比較器の出力に対応
して、該台形波発生回路をリセツトする第1のリ
セツトパルスを発生する第1のリセツトパルス発
生回路と、該比較器の出力に対応してゲートパル
スを出力するゲートパルス発生回路と、該ゲート
パルスに対応して入力される該同期信号をゲート
するゲート回路と、該ゲートパルスと該第1のリ
セツトパルスにより制御され、該台形波発生回路
をリセツトする第2のリセツトパルスを発生する
第2のリセツトパルス発生回路とを有することを
特徴とする同期信号検出回路。 A frequency-voltage converter that converts the frequency of an input synchronization signal into a voltage, a trapezoidal wave generation circuit that generates a signal in which the voltage changes in a trapezoidal waveform, an output of the frequency-voltage converter, and an output of the trapezoidal wave generation circuit. a first reset pulse generation circuit that generates a first reset pulse for resetting the trapezoidal wave generation circuit in response to the synchronization signal and the output of the comparator; a gate pulse generation circuit that outputs a gate pulse in response to the output; a gate circuit that gates the synchronization signal that is input in response to the gate pulse; controlled by the gate pulse and the first reset pulse; A synchronous signal detection circuit comprising: a second reset pulse generation circuit that generates a second reset pulse for resetting the trapezoidal wave generation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14315285U JPH0342777Y2 (en) | 1985-09-19 | 1985-09-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14315285U JPH0342777Y2 (en) | 1985-09-19 | 1985-09-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6251865U JPS6251865U (en) | 1987-03-31 |
| JPH0342777Y2 true JPH0342777Y2 (en) | 1991-09-06 |
Family
ID=31052562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14315285U Expired JPH0342777Y2 (en) | 1985-09-19 | 1985-09-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342777Y2 (en) |
-
1985
- 1985-09-19 JP JP14315285U patent/JPH0342777Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6251865U (en) | 1987-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6051312B2 (en) | Horizontal scanning frequency multiplier circuit | |
| JPS626393B2 (en) | ||
| KR870003486A (en) | Digital time difference measuring device | |
| US3339157A (en) | Phase locking start circuit for a variable frequency oscillator | |
| JPH033307B2 (en) | ||
| KR910020692A (en) | Digital signal detector | |
| JPH01268220A (en) | Pulse generation circuit | |
| US5231509A (en) | Burst gate pulse generating device for use in image signal reproducing system | |
| JPS6113312B2 (en) | ||
| JPS5764170A (en) | Zero cross detecting circuit | |
| JPH066835A (en) | Horizontal frequency measurement circuit | |
| JPH0441628Y2 (en) | ||
| JP2596183B2 (en) | Vertical blanking pulse output device | |
| JPS5829636Y2 (en) | Periodic signal deletion compensation device | |
| JPS6090481A (en) | Master clock generator | |
| JPH02148975A (en) | Vertical synchronizing circuit | |
| JPS5613505A (en) | Dropout detecting circuit of reproducing device of recorded information | |
| KR930018515A (en) | Head switching control circuit | |
| JPH0131353B2 (en) | ||
| JPS54133307A (en) | Recorder of video signal | |
| JPH0271638A (en) | Timing signal generator | |
| JPS60247847A (en) | Drive control device | |
| JPS59198554A (en) | Control signal generating circuit of magnetic recording and reproducing device | |
| JPS6126871B2 (en) | ||
| JPS6281174A (en) | Countdown synchronization deflection circuit |