JPH0342909A - 電圧変換器 - Google Patents
電圧変換器Info
- Publication number
- JPH0342909A JPH0342909A JP2174613A JP17461390A JPH0342909A JP H0342909 A JPH0342909 A JP H0342909A JP 2174613 A JP2174613 A JP 2174613A JP 17461390 A JP17461390 A JP 17461390A JP H0342909 A JPH0342909 A JP H0342909A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- coupled
- output
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K6/00—Manipulating pulses having a finite slope and not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00353—Modifications for eliminating interference or parasitic voltages or currents in bipolar transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〉
本発明は、電圧変換器に関し、ざらに詳しくは、出力に
現れる電流スパイクを除去するＥＣＬ （エミッタ結合
ロジック）からＴＴＬへの変換器に関する。
現れる電流スパイクを除去するＥＣＬ （エミッタ結合
ロジック）からＴＴＬへの変換器に関する。
（従来の技術）
周知のように、今日の複合システムの多くは、互いに関
連する一連の機能を果たすため、異なるロジック群の集
積回路を混合して使用し、またはこれらをマツチングさ
せている。１例として、１つのロジック群、すなわちＥ
ＣＬで作られた信号は、他のロジック群、例えばＴＴＬ
と互換性のあるレベルに変換され、ざらに処理される。
連する一連の機能を果たすため、異なるロジック群の集
積回路を混合して使用し、またはこれらをマツチングさ
せている。１例として、１つのロジック群、すなわちＥ
ＣＬで作られた信号は、他のロジック群、例えばＴＴＬ
と互換性のあるレベルに変換され、ざらに処理される。
−膜内なＥＣＬからＴＴＬへの変換器は差動ＥＣＬ入力
信号を第１および第２コンプリメンタリ制御電圧に変換
し、それぞれ出力段の上部および下部トランジスタを駆
動する。上部および下部トランジスタのコレクターエミ
ッタ間の導通経路は、正の電源電圧ＶＣＣとグランド電
位との間に直列に結合される。コンプリメンタリ制御電
圧は、−膜内に５ｖと−５，２Ｖｒ動作する電源ｖｃｃ
とｖＥＥとの間にそれぞれ挿入された異なる導通経路で
発生される。この経路を流れる電流は、制御電圧の高速
切り替えを行うため、−膜内に７ミリアンペア（ｍＡ＞
以上に大きくするが、これにはかなりの電力消費が伴う
。
信号を第１および第２コンプリメンタリ制御電圧に変換
し、それぞれ出力段の上部および下部トランジスタを駆
動する。上部および下部トランジスタのコレクターエミ
ッタ間の導通経路は、正の電源電圧ＶＣＣとグランド電
位との間に直列に結合される。コンプリメンタリ制御電
圧は、−膜内に５ｖと−５，２Ｖｒ動作する電源ｖｃｃ
とｖＥＥとの間にそれぞれ挿入された異なる導通経路で
発生される。この経路を流れる電流は、制御電圧の高速
切り替えを行うため、−膜内に７ミリアンペア（ｍＡ＞
以上に大きくするが、これにはかなりの電力消費が伴う
。
（発明が解決しようとする課題）
ロジック遷移の期間中、差動ＥＣＬ入力信号はゼロ点を
通過するので、出力段の上部および下部トランジスタは
同時に起動され、その結果、これらのトランジスタの間
には不必要に大きな電流が流れる。これら電流スパイク
は電源に雑音を誘起し、ロジック切り換えの誤動作を含
め隣接する回路に無数の問題を生じる。動作周波数が高
いほど、雑音の問題も大きくなる。ざらに、出力段トラ
ンジスタの固有のベース放電時間によって、一方のトラ
ンジスタが遮断する前に他方のトランジスタを導通させ
、その結果、再び同時に導通して電流スパイクを生じる
。
通過するので、出力段の上部および下部トランジスタは
同時に起動され、その結果、これらのトランジスタの間
には不必要に大きな電流が流れる。これら電流スパイク
は電源に雑音を誘起し、ロジック切り換えの誤動作を含
め隣接する回路に無数の問題を生じる。動作周波数が高
いほど、雑音の問題も大きくなる。ざらに、出力段トラ
ンジスタの固有のベース放電時間によって、一方のトラ
ンジスタが遮断する前に他方のトランジスタを導通させ
、その結果、再び同時に導通して電流スパイクを生じる
。
したがって、ロジック遷移の期間中に、出力信号に生じ
る電流スパイクを除去する改良したＥＣＬからＴＴＬへ
の変換器が必要である。この改良されたＥＣＬからＴＴ
Ｌへの変換器は、低い静止電流でも動作し、電力消費が
少なくなければならない。
る電流スパイクを除去する改良したＥＣＬからＴＴＬへ
の変換器が必要である。この改良されたＥＣＬからＴＴ
Ｌへの変換器は、低い静止電流でも動作し、電力消費が
少なくなければならない。
したがって、本発明の目的は、改良された電圧変換器を
提供することである。
提供することである。
本発明の他の目的は、出力信号での電流スパイクを生じ
ることなく動作する改良された電圧変換器を提供するこ
とである。
ることなく動作する改良された電圧変換器を提供するこ
とである。
本発明の他の目的は、ＥＣＬ信号を受けて１２ＴＴＬロ
ジック信号にレベルの変換を行う改良された電圧変換器
を提供することである。
ジック信号にレベルの変換を行う改良された電圧変換器
を提供することである。
更に他の目的は、従来の変換器と比較して、低い静止電
流でも動作し電力消費の少ない改良されたＥＣＬからＴ
ＴＬへの変換器を提供することである。
流でも動作し電力消費の少ない改良されたＥＣＬからＴ
ＴＬへの変換器を提供することである。
（課題を解決するための手段〉
上述の目的および他の目的にしたがって、第１出力と第
２出力を有し、入力信号に応答して差動関係にある第１
電流と第２電流を供給する入力段であって、第１電圧と
第２電圧が前記差動関係にある第１電流と第２電流に応
答して前記第１出力と第２出力に発生される前記入力段
と、前記入力段に結合され、前記差動関係にある第１電
流と第２電流の全電流値を所定の大きさに制限する電流
源と、前記入力段の前記第１出力と第２出力に結合され
、そこに生じる前記第１電圧と第２電圧をｆｉｉｌ限す
るクランプ回路と、前記入力段の前記第１出力と第２出
力にそれぞれ結合され、そこに生じる前記第１電圧と第
２電圧に応答して第１制御信号と第２制御信号を供給す
る第１切り替え回路と第２切り替え回路およびそれぞれ
前記第１制御信号と第２制御信号に応答して第１出力信
号レベルと第２出力信号レベルを供給する出力段であっ
て、前記差動関係にある第１電流と第２電流に印加され
た制限によって前記第１制御信号と第２制御信号が同時
に働くことを禁止する出力段を有する改良されたＥＣＬ
からＴＴＬへの変換器が提供される。
２出力を有し、入力信号に応答して差動関係にある第１
電流と第２電流を供給する入力段であって、第１電圧と
第２電圧が前記差動関係にある第１電流と第２電流に応
答して前記第１出力と第２出力に発生される前記入力段
と、前記入力段に結合され、前記差動関係にある第１電
流と第２電流の全電流値を所定の大きさに制限する電流
源と、前記入力段の前記第１出力と第２出力に結合され
、そこに生じる前記第１電圧と第２電圧をｆｉｉｌ限す
るクランプ回路と、前記入力段の前記第１出力と第２出
力にそれぞれ結合され、そこに生じる前記第１電圧と第
２電圧に応答して第１制御信号と第２制御信号を供給す
る第１切り替え回路と第２切り替え回路およびそれぞれ
前記第１制御信号と第２制御信号に応答して第１出力信
号レベルと第２出力信号レベルを供給する出力段であっ
て、前記差動関係にある第１電流と第２電流に印加され
た制限によって前記第１制御信号と第２制御信号が同時
に働くことを禁止する出力段を有する改良されたＥＣＬ
からＴＴＬへの変換器が提供される。
（実施例）
図面を参照して、変換器１０は差動結合したトランジス
タ１６．１８のベースに結合された入力１２．１４を有
し、これらのトランジスタはこれに印加された差動ＥＣ
Ｌ信号に応答する。電流源２０は、トランジスタ１６．
１８の両エミッタと負の動作電位ｖＥＥとの間に結合さ
れ、ここでトランジスタ１６．１８に流れる全電流は電
流源２Ｏを流れる電流の大きさに制限される。バイアス
電位ｖＢＢは、一般的に−２，８ボルトでトランジスタ
２４のベースに供給される。トランジスタ１８．２４の
コレクタとエミッタは図示のように共に結合され、もし
入力１２．１４が不用意に開放される、すなわち不能に
なったなら、これらのエミッタの１つのベース・エミッ
タ間電位（ｖｂｏ）をＶＢ８以下にクランプするフェー
ルセーフ機構を設ける。
タ１６．１８のベースに結合された入力１２．１４を有
し、これらのトランジスタはこれに印加された差動ＥＣ
Ｌ信号に応答する。電流源２０は、トランジスタ１６．
１８の両エミッタと負の動作電位ｖＥＥとの間に結合さ
れ、ここでトランジスタ１６．１８に流れる全電流は電
流源２Ｏを流れる電流の大きさに制限される。バイアス
電位ｖＢＢは、一般的に−２，８ボルトでトランジスタ
２４のベースに供給される。トランジスタ１８．２４の
コレクタとエミッタは図示のように共に結合され、もし
入力１２．１４が不用意に開放される、すなわち不能に
なったなら、これらのエミッタの１つのベース・エミッ
タ間電位（ｖｂｏ）をＶＢ８以下にクランプするフェー
ルセーフ機構を設ける。
トランジスタ２６のコレクタ・エミッタ経路と抵抗３０
は、一般的に５ボルトで動作するｖｃｃ電源導体３１と
トランジスタ１６のコレクタとの間の接続点２８で別個
に結合される。同様に、トランジスタ３２のコレクタ・
エミッタ経路と抵抗３４も、電源導体３１とトランジス
タ１８のコレクタとの間の接続点３６で結合される。抵
抗３８゜４０およびトランジスタ４２のコレクタ・エミ
ッタ経路は、電源導体３１とグランド電位で動作する電
源導体４３との間に直列に結合される。トランジスタ４
２のベースとコレクタはダイオードとして機能するよう
互いに結合され、抵抗４０の接続端子にグランド電位よ
り高いある値の温度補償した電位■ｂｏを発生する。一
般的に１．１ボルトの基準電位が抵抗３８．４０の相互
接続点に発生し、これはトランジスタ２６．３２の両ベ
ースに印加される。トランジスタ４４のコレクタ・エミ
ッタ経路と抵抗４６は電源導体３１と電源導体４３との
間に直列に結合される。トランジスタ４８のコレクタ・
エミッタ経路と抵抗５０も同様に結合される。したがっ
て、トランジスタ２６，４４および抵抗３０．４６を組
み合わせた回路は、トランジスタ３２．４８および抵抗
３４．５０の組み合わせの鏡像であり、それぞれ電流か
ら電圧への変換を行ない、第１および第２コンプリメン
タリ制御電圧をトランジスタ４４．４８のコレクタにそ
れぞれ供給する。
は、一般的に５ボルトで動作するｖｃｃ電源導体３１と
トランジスタ１６のコレクタとの間の接続点２８で別個
に結合される。同様に、トランジスタ３２のコレクタ・
エミッタ経路と抵抗３４も、電源導体３１とトランジス
タ１８のコレクタとの間の接続点３６で結合される。抵
抗３８゜４０およびトランジスタ４２のコレクタ・エミ
ッタ経路は、電源導体３１とグランド電位で動作する電
源導体４３との間に直列に結合される。トランジスタ４
２のベースとコレクタはダイオードとして機能するよう
互いに結合され、抵抗４０の接続端子にグランド電位よ
り高いある値の温度補償した電位■ｂｏを発生する。一
般的に１．１ボルトの基準電位が抵抗３８．４０の相互
接続点に発生し、これはトランジスタ２６．３２の両ベ
ースに印加される。トランジスタ４４のコレクタ・エミ
ッタ経路と抵抗４６は電源導体３１と電源導体４３との
間に直列に結合される。トランジスタ４８のコレクタ・
エミッタ経路と抵抗５０も同様に結合される。したがっ
て、トランジスタ２６，４４および抵抗３０．４６を組
み合わせた回路は、トランジスタ３２．４８および抵抗
３４．５０の組み合わせの鏡像であり、それぞれ電流か
ら電圧への変換を行ない、第１および第２コンプリメン
タリ制御電圧をトランジスタ４４．４８のコレクタにそ
れぞれ供給する。
トランジスタ１６．１８は、差動ＥＣＬ入力信号に応答
して各々ＤＣ電流Ｉと差動電流±Δ■を流す。入力１２
の電圧が入力１４の電圧より高くなるように差動ＥＣＬ
信号が加えられたと仮定すれば、トランジスタ１６はＤ
ＣＣ電流と差動電流子ΔＩを流し、後者の成分は接続点
２８の電圧を降下させてトランジスタ４４を遮断し、こ
のトランジスタのコレクタの第１制御電圧を実質的にｖ
ｃｃに等しくする。接続点２８の電圧がトランジスタ２
６のカットイン（ｃｔ＋ｔｔｎ）電位まで下がるにした
がって、このトランジスタのエミッタ電圧は、通常的０
．４ボルトの基準電位より低いある値ｖｂｏにクランプ
される。一方、トランジスタ１８は抵抗３４を介して電
流Ｉ−ΔＩを流し、この抵抗は接続点３６の電圧を上昇
させてトランジスタ４８を導通させると共にトランジス
タ３２を遮断させ、第２制御電圧をこれの飽和電位まで
減少させる。接続点３６の電圧の上限はトランジスタ４
８のｖｂｏに等しい。差動電流±Δ■はトランジスタ４
４．４８をバイアスおよびアンバイアスすることによっ
て、第１および第２制御電圧を切り換える。
して各々ＤＣ電流Ｉと差動電流±Δ■を流す。入力１２
の電圧が入力１４の電圧より高くなるように差動ＥＣＬ
信号が加えられたと仮定すれば、トランジスタ１６はＤ
ＣＣ電流と差動電流子ΔＩを流し、後者の成分は接続点
２８の電圧を降下させてトランジスタ４４を遮断し、こ
のトランジスタのコレクタの第１制御電圧を実質的にｖ
ｃｃに等しくする。接続点２８の電圧がトランジスタ２
６のカットイン（ｃｔ＋ｔｔｎ）電位まで下がるにした
がって、このトランジスタのエミッタ電圧は、通常的０
．４ボルトの基準電位より低いある値ｖｂｏにクランプ
される。一方、トランジスタ１８は抵抗３４を介して電
流Ｉ−ΔＩを流し、この抵抗は接続点３６の電圧を上昇
させてトランジスタ４８を導通させると共にトランジス
タ３２を遮断させ、第２制御電圧をこれの飽和電位まで
減少させる。接続点３６の電圧の上限はトランジスタ４
８のｖｂｏに等しい。差動電流±Δ■はトランジスタ４
４．４８をバイアスおよびアンバイアスすることによっ
て、第１および第２制御電圧を切り換える。
出力段５４は一般的にＴＴＬ出力駆動回路であり、ダー
リントン結合したトランジスタ５６，５８の対およびト
ランジスタ６０を有する。トランジスタ５６，５８のコ
レクタは互いに結合され、電流制限抵抗６２を介して電
源導体３１に結合される。ＴＴＬ出力段の標準的な慣例
として、抵抗６４とダイオード６６はトランジスタ５６
のベースと′トランジスタ５８のエミッタとの間に図の
ように直列に結合される。トランジスタ５６のエミッタ
とトランジスタ５８のベースも、また抵抗６４とダイオ
ード６６のアノードの相互接続点で互いに結合される。
リントン結合したトランジスタ５６，５８の対およびト
ランジスタ６０を有する。トランジスタ５６，５８のコ
レクタは互いに結合され、電流制限抵抗６２を介して電
源導体３１に結合される。ＴＴＬ出力段の標準的な慣例
として、抵抗６４とダイオード６６はトランジスタ５６
のベースと′トランジスタ５８のエミッタとの間に図の
ように直列に結合される。トランジスタ５６のエミッタ
とトランジスタ５８のベースも、また抵抗６４とダイオ
ード６６のアノードの相互接続点で互いに結合される。
トランジスタ６０のコレクタ・エミッタ導通経路はトラ
ンジスタ５８のエミッタの出力６８と電源導体４３との
間に結合される。
ンジスタ５８のエミッタの出力６８と電源導体４３との
間に結合される。
したがって、第１制御電圧によって、トランジスタ５８
が導通され、トランジスタ５６をバイアスすると共に出
力６８にＴＴＬの信号口を出力する。
が導通され、トランジスタ５６をバイアスすると共に出
力６８にＴＴＬの信号口を出力する。
コンプリメンタリ第２制ａ電圧によって、トランジスタ
６０が遮断され、出力６８をグランド電位から絶縁する
。
６０が遮断され、出力６８をグランド電位から絶縁する
。
ＥＣＬ入力信号を反転すると、トランジスタ１６は抵抗
３０を介して電流Ｉ−ΔＩを流し、接続点２８の電圧を
トランジスタ４４のカットイン電位に上昇させてトラン
ジスタ２６を遮断し、第１制御電圧をトランジスタ４４
の飽和電位まで降下させる。第１制御電圧によって、次
にトランジスタ５６．５８が遮断され、出力６８を開放
する。
３０を介して電流Ｉ−ΔＩを流し、接続点２８の電圧を
トランジスタ４４のカットイン電位に上昇させてトラン
ジスタ２６を遮断し、第１制御電圧をトランジスタ４４
の飽和電位まで降下させる。第１制御電圧によって、次
にトランジスタ５６．５８が遮断され、出力６８を開放
する。
これに対応して、トランジスタ１８は電流■＋ΔＩを流
し、接続点３６の電圧を降下させ、これによってトラン
ジスタ４８を遮断し、トランジスタ６０のｖｂｏに等し
い第２制御電圧を発生する。接続点３６の電圧がトラン
ジスタ３２のカットイン電位まで降下するにしたがって
、このトランジスタ３２のエミッタ電圧は基準電位より
低いある値ｖｂｏにクランプされる。この第２制御電圧
によって、次にトランジスタ６０が導通され、出力６８
をＴＴＬの出力信号りを実現する飽和電位に引き下げる
。
し、接続点３６の電圧を降下させ、これによってトラン
ジスタ４８を遮断し、トランジスタ６０のｖｂｏに等し
い第２制御電圧を発生する。接続点３６の電圧がトラン
ジスタ３２のカットイン電位まで降下するにしたがって
、このトランジスタ３２のエミッタ電圧は基準電位より
低いある値ｖｂｏにクランプされる。この第２制御電圧
によって、次にトランジスタ６０が導通され、出力６８
をＴＴＬの出力信号りを実現する飽和電位に引き下げる
。
上述の電流スパイクを防止する変換器１０の１つの主要
な特性には、第１および第２制御電圧を切り換えるため
にトランジスタ４４．４８を能動的にプル・ダウンする
機能がある。電流源２０を流れる電流は一般的に小さい
値２ｍＡに設定され、その結果、ＥＣＬ信号のゼロクロ
スの期間中、トランジスタ１６．１８は、いずれも接続
点２８゜３６の電圧を低下させてトランジスタ４４．４
８をバイアスしないために、十分に電流を減少させない
可能性がある。したがって、トランジスタ４４．４８は
いずれも導通状態に保持され、第１および第２制御電圧
は低く保たれてトランジスタ６０およびダーリントン対
のトランジスタ５６．５８を動作不能にし、望ましくな
い電流スパイクを防止する。
な特性には、第１および第２制御電圧を切り換えるため
にトランジスタ４４．４８を能動的にプル・ダウンする
機能がある。電流源２０を流れる電流は一般的に小さい
値２ｍＡに設定され、その結果、ＥＣＬ信号のゼロクロ
スの期間中、トランジスタ１６．１８は、いずれも接続
点２８゜３６の電圧を低下させてトランジスタ４４．４
８をバイアスしないために、十分に電流を減少させない
可能性がある。したがって、トランジスタ４４．４８は
いずれも導通状態に保持され、第１および第２制御電圧
は低く保たれてトランジスタ６０およびダーリントン対
のトランジスタ５６．５８を動作不能にし、望ましくな
い電流スパイクを防止する。
同様に重要なことは、１つの論理遷移の期間中、トラン
ジスタ６０が導通する前にトランジスタ５６．５８の両
ベースが放電されなければならないことと、逆の論理遷
移の場合、トランジスタ５６゜５８が導通する前にトラ
ンジスタ６０のベースが放電しなければならないことで
ある。そのために、−膜内にショットキ・トランジスタ
がトランジスタ４４．４８，５６．６０に使用され、こ
れは飽和状態で動作する場合従来のバイポーラ・トラン
ジスタに対して性能を改良するものとして周知である。
ジスタ６０が導通する前にトランジスタ５６．５８の両
ベースが放電されなければならないことと、逆の論理遷
移の場合、トランジスタ５６゜５８が導通する前にトラ
ンジスタ６０のベースが放電しなければならないことで
ある。そのために、−膜内にショットキ・トランジスタ
がトランジスタ４４．４８，５６．６０に使用され、こ
れは飽和状態で動作する場合従来のバイポーラ・トラン
ジスタに対して性能を改良するものとして周知である。
トランジスタ５６．５８のベースは、トランジスタ４４
のコレクタ・エミッタ導通経路を介して直接放電され、
ここでトランジスタ５８はダイオード６６を介して導通
する。同様に、トランジスタ６０のベースは、トランジ
スタ４８のコレクタ・エミッタ導通経路を介してグラン
ド電位に放電される。抵抗３０，３４．３８．４０は、
−方のトランジスタが導通する前に他ののトランジスタ
を遮断させるだめの十分な放電時間を保証するために適
切に選択されなければならない。抵抗３０はトランジス
タ４４のベース駆動電流を制限し、一方抵抗４６はこの
トランジスタを流れるコレクタ電流を制限する。したが
って、第１制御電圧の切り換え時間は、抵抗３０の値を
小さくするか抵抗４６の値を大きくするか、またはこれ
らを組み合ねることによって短縮することが可能である
。抵抗３４．５０はトランジスタ４８の動作と同様の方
法で動作する。したがって、これら抵抗の一般的な値は
括弧内に図示したとおりである。
のコレクタ・エミッタ導通経路を介して直接放電され、
ここでトランジスタ５８はダイオード６６を介して導通
する。同様に、トランジスタ６０のベースは、トランジ
スタ４８のコレクタ・エミッタ導通経路を介してグラン
ド電位に放電される。抵抗３０，３４．３８．４０は、
−方のトランジスタが導通する前に他ののトランジスタ
を遮断させるだめの十分な放電時間を保証するために適
切に選択されなければならない。抵抗３０はトランジス
タ４４のベース駆動電流を制限し、一方抵抗４６はこの
トランジスタを流れるコレクタ電流を制限する。したが
って、第１制御電圧の切り換え時間は、抵抗３０の値を
小さくするか抵抗４６の値を大きくするか、またはこれ
らを組み合ねることによって短縮することが可能である
。抵抗３４．５０はトランジスタ４８の動作と同様の方
法で動作する。したがって、これら抵抗の一般的な値は
括弧内に図示したとおりである。
したがって、開示したものは、ＥＣＬ入力信号を出力信
号に電流スパイクを発生することなくＴＴＬ互換レベル
に変換する新規な電圧変換器である。この説明は例とし
て行われたものであり、本発明は他の入力信号レベルや
出力信号レベルに対しても等しく関連することが理解さ
れる。
号に電流スパイクを発生することなくＴＴＬ互換レベル
に変換する新規な電圧変換器である。この説明は例とし
て行われたものであり、本発明は他の入力信号レベルや
出力信号レベルに対しても等しく関連することが理解さ
れる。
図面は本発明の好適な実施例を示す回路図である。
１０・・・変換器、１２．１４・・・入力、１６．１８
・・・差動トランジスタ、 ２０・・・電８ｉ源、 ２４．２６，３２，４２．４４．４８゜６０・・・トラ
ンジスタ、 ２８．３６・・・接続点、 ３０．３４．３Ｂ、４０，４６，５０，６２゜６４・・
・抵抗、 ３１・・・電源導体Ｖ。ｃｌ ４３・・・グランド電位の電源導体、 ５４・・・出力段、 ５６゜ ５８・ ・ダーリントン・ トランジスタ、 ６６・ ・ ・ダイオード、 ６８・ ・出力。
・・・差動トランジスタ、 ２０・・・電８ｉ源、 ２４．２６，３２，４２．４４．４８゜６０・・・トラ
ンジスタ、 ２８．３６・・・接続点、 ３０．３４．３Ｂ、４０，４６，５０，６２゜６４・・
・抵抗、 ３１・・・電源導体Ｖ。ｃｌ ４３・・・グランド電位の電源導体、 ５４・・・出力段、 ５６゜ ５８・ ・ダーリントン・ トランジスタ、 ６６・ ・ ・ダイオード、 ６８・ ・出力。
Claims (8)
- （１）第１出力および第２出力を有し、入力信号に応答
して差動関係にある第１電流および第２電流を供給する
入力段であって、第１電圧および第２電圧が前記差動関
係にある第１電流および第２電流に応答して前記第１出
力と第２出力に発生される前記入力段； 前記入力段に結合され、前記差動関係にある第１電流お
よび第２電流の全電流値を所定の大きさに制限する電流
源手段： 前記入力段の前記第１出力および前記第２出力に結合さ
れ、そこに生じる前記第１電圧および前記第２電圧を制
限するクランプ手段； 前記入力段の前記第１出力および前記第２出力にそれぞ
れ結合され、そこに生じる前記第１電圧および前記第２
電圧に応答して第１制御信号および第２制御信号を供給
する第１切り換え手段および第２切り換え手段；および 前記第１制御信号および前記第２制御信号にそれぞれ応
答して、第１出力信号レベルおよび第２出力信号レベル
を供給する出力段であつて、前記差動関係にある第１電
流および第２電流に印加された制限によって前記第１制
御信号および前記第２制御信号が同時に働くことを禁止
する出力段；によつて構成されることを特徴とする回路
。 - （２）前記第１切り換え手段は： ベース、エミッタおよびコレクタを有し、前記ベースは
前記入力段の前記第１出力に結合され、前記エミッタは
第２電源導体に結合された第１トランジスタ； 前記コレクタと第１電源導体との間に結合され、第１制
御信号を発生する第１抵抗；および 前記ベースと前記第１電源導体との間に結合される第２
抵抗； によつて構成されることを特徴とする請求項１記載の回
路。 - （３）前記第２切り替え手段は： ベース、エミッタおよびコレクタを有し、前記ベースは
前記入力段の前記第２出力に結合され、前記エミッタは
前記第２電源導体に結合された第２トランジスタ； 前記コレクタと前記第１電源導体との間に結合され、第
２制御信号を発生する第３抵抗；および前記ベースと前
記第１電源導体との間に結合された第４抵抗； によって構成されることを特徴とする請求項２記載の回
路。 - （４）前記クランプ手段は： ベース、エミッタおよびコレクタを有し、前記コレクタ
は前記第１電源導体に結合され、前記エミッタは前記入
力段の前記第１出力に結合された第３トランジスタ； ベース、エミッタおよびコレクタを有し、前記コレクタ
は前記第１電源導体に結合され、前記エミッタは前記入
力段の前記第２出力に結合された第４トランジスタ；お
よび 前記第３トランジスタおよび前記第４トランジスタの前
記ベースに基準電位を供給する基準回路；によって構成
されることを特徴とする請求項３記載の回路。 - （５）前記基準回路は： 前記第２電源導体に結合されたアノードおよびカソード
を有するダイオード手段；および前記第１電源導体と前
記ダイオード手段の前記アノードとの間に直列に結合さ
れた第５抵抗および第６抵抗であって、前記基準電位が
前記第５抵抗と第６抵抗との相互接続点で発生する前記
第５抵抗および前記第６抵抗； によって構成されることを特徴とする請求項４記載の回
路。 - （６）差動入力信号を受け、これから出力信号を発生す
る電圧変換器において、前記電圧変換器は： 第１出力および第２出力を有し、差動入力信号に応答し
てこれらの出力に第１電圧および第２電圧を発生する入
力段； ベース、エミッタおよびコレクタを有し、前記ベースは
前記入力段の前記第１出力に結合され、前記エミッタは
第２電源導体に結合された第１トランジスタ； 前記第１トランジスタの前記コレクタと第１電源導体と
の間に結合された第１抵抗であつて、第１制御信号が前
記第１トランジスタの前記コレクタで発生される前記第
１抵抗； ベース、エミッタおよびコレクタを有し、前記ベースは
前記入力段の前記第２出力に結合され、前記エミッタは
前記第２電源導体に結合された第２トランジスタ； 前記第２トランジスタの前記コレクタと前記第１電源導
体との間に結合された第２抵抗であって、第２制御信号
が前記第２トランジスタの前記コレクタで発生される前
記第２抵抗；および 前記第１電源導体と第２電源導体との間に直列に結合さ
れた第３トランジスタおよび第４トランジスタを有し、
各々が前記第１制御信号および前記第２制御信号にそれ
ぞれ応答して出力信号を発生する出力段であつて、前記
第１トランジスタおよび前記第２トランジスタが差動入
力信号の遷移期間中前記第３トランジスタおよび前記第
４トランジスタのベースを迅速に放電させ、これらのト
ランジスタが同時に導通することを防止する出力段； によって構成されることを特徴とする電圧変換器。 - （７）前記入力段の前記第１出力および前記第２出力に
結合され、そこに生じる前記第１電圧および前記第２電
圧を制限するクランプ手段；前記第１トランジスタの前
記ベースと前記第１電源導体との間に結合され、前記第
３トランジスタのベース放電速度を調整する第３抵抗；
および前記第２トランジスタの前記ベースと前記第１電
源導体との間に結合され、前記第４トランジスタのベー
ス放電速度を調整する第４抵抗； によつてさらに構成されることを特徴とする請求項６記
載の電圧変換器。 - （８）前記クランプ手段は： ベース、エミッタおよびコレクタを有し、前記コレクタ
は前記第１電源導体に結合され、前記エミッタは前記入
力段の前記第１出力に結合された第５トランジスタ； ベース、エミッタおよびコレクタを有し、前記コレクタ
は前記第１電源導体に結合され、前記エミッタは前記入
力段の前記第２出力に結合された第６トランジスタ；お
よび 前記第５トランジスタおよび前記第６トランジスタの前
記ベースに基準電位を供給する基準回路；によって構成
されることを特徴とする請求項７記載の電圧変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/374,722 US4998029A (en) | 1989-07-03 | 1989-07-03 | Dual supply ECL to TTL translator |
| US374,722 | 1989-07-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0342909A true JPH0342909A (ja) | 1991-02-25 |
Family
ID=23477961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2174613A Pending JPH0342909A (ja) | 1989-07-03 | 1990-07-03 | 電圧変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4998029A (ja) |
| EP (1) | EP0406609A3 (ja) |
| JP (1) | JPH0342909A (ja) |
| KR (1) | KR0155995B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0379121A (ja) * | 1989-08-23 | 1991-04-04 | Hitachi Ltd | 半導体集積回路装置 |
| US5216296A (en) * | 1989-09-18 | 1993-06-01 | Fujitsu Limited | Logic circuit having sharper falling edge transition |
| KR930003010B1 (ko) * | 1990-08-10 | 1993-04-16 | 삼성전자 주식회사 | Mos 드라이버회로 |
| JP2528028B2 (ja) * | 1990-08-22 | 1996-08-28 | 三菱電機株式会社 | レベル変換回路 |
| EP0590818A3 (en) * | 1992-10-02 | 1994-05-11 | Nat Semiconductor Corp | Ecl-to-bicmos/cmos translator |
| JP2734426B2 (ja) * | 1995-09-20 | 1998-03-30 | 日本電気株式会社 | レベル変換回路 |
| DE10039438C2 (de) * | 2000-08-11 | 2002-06-20 | Infineon Technologies Ag | Zweistufiger Operationsverstärker |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3974402A (en) * | 1975-03-26 | 1976-08-10 | Honeywell Information Systems, Inc. | Logic level translator |
| JPS5636230A (en) * | 1979-09-03 | 1981-04-09 | Hitachi Ltd | Level converting circuit |
| US4356409A (en) * | 1979-06-29 | 1982-10-26 | Hitachi, Ltd. | Level conversion circuit |
| JPS5922414B2 (ja) * | 1980-10-08 | 1984-05-26 | 富士通株式会社 | ラインドライバ回路 |
| FR2599911B1 (fr) * | 1986-06-06 | 1988-08-12 | Radiotechnique Compelec | Circuit convertisseur de niveaux logiques a trois etats |
-
1989
- 1989-07-03 US US07/374,722 patent/US4998029A/en not_active Expired - Lifetime
-
1990
- 1990-06-18 EP EP19900111451 patent/EP0406609A3/en not_active Withdrawn
- 1990-06-28 KR KR1019900009620A patent/KR0155995B1/ko not_active Expired - Lifetime
- 1990-07-03 JP JP2174613A patent/JPH0342909A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US4998029A (en) | 1991-03-05 |
| EP0406609A3 (en) | 1991-12-11 |
| EP0406609A2 (en) | 1991-01-09 |
| KR910003930A (ko) | 1991-02-28 |
| KR0155995B1 (ko) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0137844B1 (en) | Ttl-ecl input translation with and/nand function | |
| JPH03149920A (ja) | 電圧変換器 | |
| JPH0342909A (ja) | 電圧変換器 | |
| JPH0879050A (ja) | ＢｉＣＭＯＳ論理回路 | |
| US5323068A (en) | Low power low temperature ECL output driver circuit | |
| KR900007923B1 (ko) | 음성출력증폭기 | |
| US5349253A (en) | Logic translator interfacing between five-volt TTL/CMOS and three-volt CML | |
| US6323683B1 (en) | Low distortion logic level translator | |
| JPH02288607A (ja) | 演算増幅器用出力段 | |
| EP0715405B1 (en) | Amplifier circuit and method | |
| JPH0595271A (ja) | エミツタ結合論理回路 | |
| US6518842B1 (en) | Bipolar rail-to-rail input stage with selectable transition threshold | |
| US6323700B2 (en) | Double input buffer for track-and-hold amplifier | |
| US4803442A (en) | Low power buffer amplifier | |
| US5349287A (en) | Low power comparator having a non-saturating current mirror load | |
| IE910093A1 (en) | Signal level converter | |
| EP0147635A2 (en) | Gate having reduced miller capacitance | |
| US6222391B1 (en) | Semiconductor integrated circuit | |
| US4797581A (en) | Circuit for converting tri-state signals into binary signals | |
| US5708393A (en) | High voltage operational amplifier output stage | |
| JPS58114510A (ja) | 電力増幅器 | |
| US5015887A (en) | A-B buffer circuit with TTL compatible output drive | |
| JP3713916B2 (ja) | レベルシフト回路 | |
| KR930007838Y1 (ko) | 전류 셀 회로 | |
| JP2646721B2 (ja) | レベル変換回路 |