JPH0343785A - アクティブマトリックス液晶ディスプレイの駆動方法 - Google Patents

アクティブマトリックス液晶ディスプレイの駆動方法

Info

Publication number
JPH0343785A
JPH0343785A JP17843089A JP17843089A JPH0343785A JP H0343785 A JPH0343785 A JP H0343785A JP 17843089 A JP17843089 A JP 17843089A JP 17843089 A JP17843089 A JP 17843089A JP H0343785 A JPH0343785 A JP H0343785A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
signal
voltage
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17843089A
Other languages
English (en)
Inventor
Hiroaki Ishitani
石谷 普朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17843089A priority Critical patent/JPH0343785A/ja
Publication of JPH0343785A publication Critical patent/JPH0343785A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、アクティブマトリックス液晶ディスプレイの
駆動方法、特に、それぞれ電界効果トランジスタを介し
て接続した液晶セルをマトリックス状に配したアクティ
ブマトリックス液晶ディスプレイ画面の駆動方法に関す
る。
[従来の技術] 第4図は電界効果トランジスタアクティブマトリックス
液晶パネルモジュールの等価回路である。
図において、マトリックス状に配された液晶セル(1)
、各液晶セル(1)と並列になされている記憶用コンデ
ンサ(2)、各液晶セル(1)毎にその一方の電極(ド
レイン電極)に接続されて設けられている電界効果トラ
ンジスタ(3)が示され、これらの3つの素子にて一画
素を構成している。マトリックスの各列毎に電界効果ト
ランジスタ(3)のソース電極に共通に接続された複数
のX電極(4)、並びにマトリックスの各行毎に電界効
果トランジスタ(3)のゲート電極に共通接続された複
数のY電極(5)が設けられている。
またY電極(5)に順次走査パルスを印加する走査回路
(6)、映像信号をサンプリングしホールドすることに
より1水平走査線分の映像信号をX電極数の並列の映像
信号に変換しX電極(4)に印加する直並列変換回路(
7)、液晶をドライブするために増幅・交流化された前
記映像信号を直並列変換回路(7)へ供給するための交
流化映像信号入力端子(12)、全ての液晶セル(1)
の他方の電極に共通接続された共通電極(8)が設けら
れている。
次に、第4図の電界効果トランジスタアクティブマトリ
ックス液晶パネルモジュールを駆動する方法について説
明する。今、Y電極のi行目の電極をYlとするとY電
極(5)の各電極、例えばYl−Y4の電極には第5図
のYl−Y4のようなタイミングの波形信号が走査回路
(6)により印加されている。この走査パルスが電界効
果トランジスタ(3)のゲートに加わるときその選択さ
れた行の全ての電界効果トランジスタ(3)のゲートに
加わるとその選択された行の全ての電界効果トランジス
タ(3)はオン状態となり、X電極(4)から並列映像
信号に応じた電荷が電界効果トランジスタ(3)を介し
て記憶用コンデンサ(2)に充電される。そして、電界
効果トランジスタ(3)がオフ状態になっても、次に書
き込まれるまでの1フレームの期間、記憶用コンデンサ
(2)に蓄えられた電荷により液晶に映像信号に対応し
た電圧が印加され続けるため、各液晶セルの透過光が映
像信号により制御され表示できることになる。
なお、液晶に同極性の電圧を印加し続けると寿命が短く
なるという属性があるため、液晶に印加する電圧の極性
が逆になっても同じ透過光特性を有していることを利用
して、第5図のS (Vグレイスケールの場合)のよう
に基準電位VCにJIJシて画素電極の電位がフレーム
同期で反転するようにしている。このため、映像信号処
理において交流化する際には第6図に示すような特性に
している。すなわち、人力信号vOに対し、出力信号S
がVc±(d+bVO)のように、正極性時と負極性時
でドライブ信号が基準電位Vcを中心として、対称とな
っている。
ここで、第5図にはSの信号波形の他に第4図の共通電
極(8)に印加する共通電極電位V COMのレベルが
示されている。本来、電界効果トランジスタアクティブ
マトリックス液晶パネルモジュールの等価回路が第4図
に示す通りであれば、V Cot(とVCは一致するも
のである。しかし、現実には、液晶パネル部の等価回路
が種々の要因で、より複雑になっており、この影響で、
第5図に示すようにΔVCなる差をとらなければならな
くなっている。この理由を、第7図、第8図を用いて説
明する。
第7図は現実に近い電界効果トランジスタアクティブマ
トリックス7夜品パネルの1画素の等価回路である。電
界効果トランジスタ(3)及び容量がCa+の記憶用コ
ンデンサ(2)、共通電極(8)は第4図と同様であり
、電界効果トランジスタ(3)のソース及びゲートは、
それぞれ第4図のX電極(4) 、Y電極(5)に接続
されてる。また、Cec(9)及びRee(10)はそ
れぞれ、第4図の液晶セル(1)の等価回路で、液晶セ
ル(1)の容量分と抵抗分に相当している。更にCgd
(11)はゲートとドレインの重なりにより生じる、ゲ
ート・ドレインカップリング容量である。
第8図は、第7図の等価回路に基づく動特性を説明する
図であり、ドレイン電圧の実時間の波形を示している。
まず、ゲート選択期間(ゲートがONの期間)は、正極
性、負極性側共に、ソース電圧に応じた電位に記憶用コ
ンデンサCm  (2)及び液晶セル(1)の容量成分
Cec(9)が充電される。次に、ゲートがOFFにな
った瞬間、ゲートパルスの振幅Vgが記憶用コンデンサ
Cm(2)及び液晶セル(1)の容量成分Cec(9)
の並列容量とゲートドレインカップリング容量Cdg(
11)により分圧される分、すなわち、CI!+  +
Cee+Cdg だけ電位が図示のようにシフトする。そして、ゲートが
OFFとなるほぼ1フレームの期間、液晶セル(1)の
抵抗成分Rec(10)により放電され、ΔVRだけ、
電位が低下し、上記のサイクルが繰返されることになる
。従って、液晶を理想的に近い状態で交流駆動するには
、第8図のドレイン電圧の実時間波形のほぼセンターに
共通電極(8)の電位をもってくる必要があり、このた
め、図示のように、実際の共通電極電位V COMを交
流化を行う際の基準電位Vcより、上記ゲートドレイン
カップリング容fficgdによる降下分ΔVgd及び
液晶セル(1)の抵抗骨Recによる降下分ΔVRを考
慮した分ΔVCだけ低めに設定している。
次に、この発明が問題としている電界効果トランジスタ
のOFF特性が画質に与える影響について述べる。
第9図は、横軸に時刻t1縦軸にラインアドレスをとっ
た場合、フレーム同期で正極性あるいは負極性に交流化
された映像信号が各ラインに書込まれる瞬間から次に書
込まれる瞬間までの極性がどのようになっているかを示
している。(説明を簡略化するため、パネルの画素構成
は6ラインからなるものとし、第1ラインを最上部のラ
イン、第6ラインを最下部のラインとする。)第9図よ
り、例えば、第1ライン(画面上部)では正極性に書込
まれた後には、X?[S極(4)に供給される信号は次
にこのラインが書込まれるまで常に正極性であり、また
、負極性に書込まれた後では、X電極(4)に供給され
る信号は次にこのラインが書込まれるまで常に負極性で
あることが読み取れる。一方、第6ライン(画面下部)
では、第1ラインの状況とは逆に例えば、第6ラインが
正極性に書込まれた後には、XflS極(4)に供給さ
れる信号は直ちに負極性に変化し、この状況は次にこの
ラインが書込まれるまで続く。また、第6ラインが負極
性に書込まれた場合には、X電極(4)に供給される信
号は直ちに正極性に変化し、この状況が次にこのライン
が書込まれるまで続くことになる。
従って、画面下部では、上部に比べ、ドレイン−ソース
間の電圧が高い状態が続く傾向にあり、この傾向は画面
上部から下部に向うほど、強くなることがわかる。しか
し、電界効果トランジスタ(3)はその原理上、ソース
−ドレイン間の電圧が高くなれば、OFF期間の漏れ電
流1 OFFが増大することになり、この影響で各画素
の電圧が1フレームの期間どのように変動するかを第1
0図に示す。なお、第10図では説明を簡略化するため
、第8図で説VしたΔVgd及び液晶セル(1)の抵抗
骨Recによる電位降下ΔVRについては、本発明と直
接的な関係がないため、この効果は無視して説明する。
第10図の上段は、X電極(4)の電圧、中段は、上部
ラインの画素(ドレイン)電極の電圧、下段は、下部ラ
インの画素(ドレイン)電極の電圧のそれぞれの変動の
様子を、横軸に時間をとって表現している。図中、上段
のX電極(4)信号中に記入した共通電極の電位V C
OMは先にも述べたようにΔVgdの影響を無視し、V
COM−Vcとしている。また、ソースに供給される信
号は、正極性側Vc + (d+bVO) 、負極性側
VC−(d+bVO)なる自ピーク信号とし、電界効果
を介して各画素に書込まれる瞬間は、上記電位までチャ
ージ又はディスチャージされるものとする。
まず、第10図の中段(上部ラインの画素信号)に着目
すると、上部ラインに書込まれる瞬間、V COM±(
d+bVO)なる電位となり、その後、X電極(4)に
供給される信号の極性は、1フレームの間、書込まれた
瞬間の極性と大半が同一であり、ソース・ドレイン間の
電位差が小さいため、1 OFFは十分低く、従って、
画素電位もほとんど変動しない。(ソース信号の極性が
変化してから、上部ラインが選択されるまでのわずかな
時間、I OFFの増加による影響は若干出る。)次に
、第10図の下段(下部ラインの画素信号)に着目する
と、下部ラインが書込まれた瞬間、V COM±(d+
bVo)となるが、その後、まもなく、X電極(4)の
信号の極性が反転するため、1フレ一ム間の大半の期間
がソース・ドレイン間の電位差が大きい状態となり、I
 OFFの増大の影響で、図のように画素電位が変動す
る。
第11図は画面上部及び下部の画素(ドレイン)電極−
共通電極間の電位差の絶対値の時間変動を示している。
液晶は、その両端の電位差の実効値に比例して応答する
ため、画面上下で、第11図のような差があると、画面
下部の実効値が上部に比べ小さいこととなり、垂直輝度
傾斜として現れ、著しく、画質を劣化することとなる。
従来、この種の問題に対する対策として第12図に示す
ように、各画素の交流化周明が1フレームとなることを
考慮しつつ、ライン周期でも、その極性が反転するよう
な駆動方式をとっていた。
なお、第12図の図の見方は、第9図のそれと同様であ
る。このような駆動によれば、第1ラインでも、第6ラ
インでも、各画素電位に対して、その逆極性の信号が、
X電極(4)に、はぼ等しい期間供給されることになり
、その様子を第13図に示している。図の見方は、第1
0図のそれと同様である。上部ライン及び下部ライン共
、1フレームのうち、各ラインに書込まれた極性と逆極
性の信号がX電極(4)に供給される期間、r opp
の増大の影響が出ることを示している。
第11図と同様に、画素(ドレイン)電極と共通電極間
の電位差の絶対値の時間変動の様子を上部ライン及び下
部ラインについて示したのが第14図である。このよう
な方法によれば、画面上部と下部で、図のように各画素
の電位変動の様子はほとんど同一となるため、前述の垂
直輝度傾斜は解消される。
[発明が解決しようとする課題] 従来のアクティブマトリックス液晶ディスプレイの駆動
方法は、以上のような構成であったため、X電極に供給
する信号は、ライン同期で反転する高周波信号(フレー
ム反転に比べ)となる。一般に、パネルのX電極の負荷
容量はドライバIC出力インピーダンスに対し、無視で
きる程小さいものではなく、このように、X電極信号が
高周波化することは、その実効値低下を招き、これを補
償するには、実効値が低下してもよいように、事前に大
振幅の信号を供給する必要があった。これが、映像信号
処理部や直並列変換回路のダイナミックレンジの増大、
ひいては消費電力の増大を招くのみにとどまらず、特に
直並列変換回路では、コンパクト実装上の問題点となっ
ていた。
この発明は、係る問題点を解決することを課題としてな
されたものであり、ソース信号を高周波化することなく
、垂直輝度傾斜を解消することができるアクティブマト
リックス液晶ディスプレイの駆動方法を得ることを目的
とする。
[課題を解決するための手段] この発明に係るアクティブマトリックス液晶ディスプレ
イの駆動方法は、X電極に印加されるX電極信号がフレ
ーム周期毎に反転し、一の反転から次の反転までの時間
において液晶セル両端の電位差の絶対値が漸増するよう
に、共通電極に電圧が印加されることを特徴とする。
[作用] この発明においては共通電極に加える電圧は、書込みの
際の液晶セル両端の電位差の絶対値の平均値が、画面上
部より下部の方が相対的に大きくなるように印加される
。これにより、ドレイン電極の電位変動が画面上部と下
部で異なっても、液晶の実効値応答性から、垂直輝度傾
斜が補償される。
[実施例] 以下、この発明の一実施例を図について説明する。但し
、液晶パネルモジュールの構成については、第4図の従
来例と同様であり、ゲート、ソース側の駆動手段及び交
流化特性についでも、それぞれ、従来の第5図及び第6
図と同様であるので省略する。
第1図において、上段の図が、正、負両極性のピーク値
がVc±(d+bVO)なる白ピーク信号を、通常のフ
レーム反転で交流化処理されたソース信号であり、従来
の第10図の上段と同様の信号である。なお、この交流
化の方法は当然のことながら、従来の第9図に示す方法
と同様である。
ここで、従来例と異なる駆動手段は、上記フレーム反転
されたソース信号に合せて、第1図の下段に示したよう
な漸増信号を共通電極に供給することである。
次に動作について説明する。なお、従来例でも述べたよ
うに、1画素の詳細な等価回路は第7図のようになって
おり、この結果、ゲートドレインカップリング容icg
dや液晶セル(1)の抵抗分Recによる影響による第
8図に示したΔVgdやΔVRの変動が生じるが、本発
明と直接的な関わりがないため、ここでは、説明を簡略
化するため、ΔVgdやΔVRの変動はないものと仮定
して説明する。
第2図は、従来の第10図と対応した図であり、上段は
第1図のX電極信号と共通電極の信号を同時に示してお
り、中段は、上部ラインの画素電極の電圧、下段は下部
ラインの画素電極の電圧のそれぞれの変動の様子をそれ
ぞれ、横軸に時間をとって表現している。なお、中段、
下段の図中、点線で示したのが、各時刻の共通電極の電
圧を示しており、第2図上段のそれと、同様の信号であ
る。
まず、中段の上部ラインの画素電圧変動について説明す
る。上部ラインが書込まれた瞬間、V COM±(d+
bVO)なる電位となり、その後、X電極に供給される
信号の極性は、1フレームの間、書込まれた瞬間の極性
と大半が同一であり、ソース・ドレイン間の電位差が小
さいため、I OFFによる画素電極の電圧変動はほと
んど生じない。しかしながら、書込み期間以外は電界効
果トランジスタ(3)はOFF状態で、画素電極は回路
的には、オーブンの状態と等価であるので、共通電極電
圧の変動が液晶セル(1)の容量分Cecsコモン容量
Cm等を通じて、直接圧わり、図の中段のような変動と
なっている。
次に第2図の下段(下部ラインの画素電極の電圧変動)
について説明する。下部ラインが書込まれた瞬間、V 
COM±(d+bVO)なる電位となるが、その後、間
もなく、X?!S極の信号の極性が反転するため、1フ
レ一ム間の大半の期間が、ソース・ドレイン間の電位差
が大きい状態となり、I OFFの増大の影響が出、共
通電極電位の変動がなければ、第10図の下段のような
、保持期間の下降特性が現れる。しかし、上述したよう
に、共通電極電位の変動が液晶セル(1)の容量分Ce
csコモン容it Cm等を通じ、直接加算されるため
、結果的に第2図の下段のような変動となる。
第3図は、第2図の場合の画面上部及び下部の画素(ド
レイン)電極−共通電極間の電位差の絶対値の時間変動
を示している。この図かられかるように、画素(ドレイ
ン)電極−共通電極間のAC的な電位差の変動の様子は
、第11図の従来例と同様である。しかしながら、書込
み時点での、共通電極電位が、画面上部に書込まれる時
刻と画面下部に書込まれる時刻では異なるため、画素(
ドレイン)電極と共通電極間のDC的な電位差は、第1
1図と異なっている。この結果、第3図の点線にも示し
たように、画面上部と下部で、その平均レベルが同一と
することができる。ここでは、コモン電極に印加する信
号を鋸歯状波とし、保持期間の下降特性も、リニアとし
たため、その平均値が上部と下部で同一となったが、I
 OFF等による下降特性を考慮して画面上部と下部で
、その実効値が等しくなるようにコモン電極に加える信
号を工夫し、そのDC的な電位差をコントロールすれば
、液晶の実効値応答性から、ソース信号を高周波化(ラ
イン反転)することなく、垂直輝度傾斜を補償できるこ
とになる。
なお、上記実施例では、ソース信号のフレーム反転する
位相を、垂直帰線期間として、説明したが、例えば、こ
の位相が画面の中央であれば、正面の中央を境として輝
度傾斜が生じるが、この場合も、反転されるソース信号
のタイミングに対して、第1図のような関係のタイミン
グの共通信号を供給すれば、同様の効果を奏することは
明白である。
上記の通りこの実施例によれば、X電極(4)に印加さ
れる信号がフレーム周期毎に反転し、の反転から次の反
転までの時間において液晶セル(1)の両端の電位差の
絶対値が漸j曽するように前記共通電極(8)に電圧が
印加されるため、液晶両面の垂直輝度傾斜をなくするこ
とができる。
[発明の効果コ この発明には以上説明した通り、垂直輝度傾斜を解消で
き、信号処理回路及び直並列変換回路のダイナミックレ
ンジを上げることなく、垂直輝度傾斜に対する画質を改
善できる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるアクティブマトリッ
クス液晶ディスプレイの駆動方法において用いる共通電
極信号の説明図、第2図はこの発明による駆動方法にお
ける信号曲線図、第3図はこの発明の実施例によるディ
スプレイ上下部の電位差比較図、第4図はアクティブマ
トリックス液晶ディスプレイモジュールの構成図、第5
図は液晶ディスプレイの表示原理を示す説明図、第6図
は液晶ディスプレイの電圧極性説明図、第7図は画素の
電気的等価回路図、第8図は従来の駆動方式による画素
の電位変動説明図、第9図は従来のフレーム反転駆動方
法による垂直輝度傾斜発生原理説明図、第10図は従来
のフレーム反転駆動方法による信号曲線図、第11図は
従来のフレーム反転駆動方法によるディスプレイの電位
差比較図、第12図は従来のライン反転駆動方法による
垂直輝度傾斜改善原理説明図、第13図は従来のライン
反転方式の信号曲線図、第14図は従来のライン反転駆
動方法のディスプレイの電位差比較図である。 図において、(1)は液晶セル、(2)は記憶用コンデ
ンサ、(3)は電界効果トランジスタ、(4)はX電極
、(5)はY電極、(6)は走査回路、(7)は直並列
変換回路、(8)は共通電極、(9)は液晶セルの容量
成分、(10)は液晶セルの抵抗成分、(11)はゲー
トドレインカップリング容量である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. マトリックス状に配された複数の液晶セルの一方の電極
    がそれぞれ対応する電界効果トランジスタのドレイン電
    極に接続され、これらの複数の電界効果トランジスタの
    ソース電極がマトリックスの各列毎に共通接続されさら
    にX電極に接続され、前記電界効果トランジスタのゲー
    ト電極がマトリックスの各行毎に共通接続されさらにY
    電極に接続され、前記各液晶セルの他方の電極に共通電
    極が接続されたアクティブマトリックス液晶ディスプレ
    イの駆動において、前記X電極に供給されるX電極信号
    がフレーム周期毎に反転し、一の反転から次の反転まで
    の時間において、前記液晶セル両端の電位差の絶対値が
    漸増するように前記共通電極に電圧が印加されることを
    特徴とするアクティブマトリックス液晶ディスプレイの
    駆動方法。
JP17843089A 1989-07-11 1989-07-11 アクティブマトリックス液晶ディスプレイの駆動方法 Pending JPH0343785A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17843089A JPH0343785A (ja) 1989-07-11 1989-07-11 アクティブマトリックス液晶ディスプレイの駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17843089A JPH0343785A (ja) 1989-07-11 1989-07-11 アクティブマトリックス液晶ディスプレイの駆動方法

Publications (1)

Publication Number Publication Date
JPH0343785A true JPH0343785A (ja) 1991-02-25

Family

ID=16048374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17843089A Pending JPH0343785A (ja) 1989-07-11 1989-07-11 アクティブマトリックス液晶ディスプレイの駆動方法

Country Status (1)

Country Link
JP (1) JPH0343785A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10319369A (ja) * 1997-05-16 1998-12-04 Hitachi Ltd 薄膜トランジスタ液晶表示装置
JP2007120679A (ja) * 2005-10-28 2007-05-17 Sun Wave Ind Co Ltd 板材の接合構造
JP2011150307A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
US8357222B2 (en) 2006-03-28 2013-01-22 Dowa Electronics Materials Co., Ltd. Magnetic metal powder suitable for use in magnetic recording media and method of manufacturing the powder

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10319369A (ja) * 1997-05-16 1998-12-04 Hitachi Ltd 薄膜トランジスタ液晶表示装置
JP2007120679A (ja) * 2005-10-28 2007-05-17 Sun Wave Ind Co Ltd 板材の接合構造
US8357222B2 (en) 2006-03-28 2013-01-22 Dowa Electronics Materials Co., Ltd. Magnetic metal powder suitable for use in magnetic recording media and method of manufacturing the powder
JP2011150307A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
US9852703B2 (en) 2009-12-25 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US10255868B2 (en) 2009-12-25 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
JP2019194736A (ja) * 2009-12-25 2019-11-07 株式会社半導体エネルギー研究所 表示装置

Similar Documents

Publication Publication Date Title
US7193601B2 (en) Active matrix liquid crystal display
JP3248949B2 (ja) マトリクス・ディスプレイ装置
US6876351B2 (en) Liquid crystal display apparatus and driving method therefor
KR0147917B1 (ko) 전력 손실의 감소와 프레임 제어시의 수직 스트라이프 세이드의 감소를 도모한 액정 디스플레이 및 그의 제어 방법
US4635127A (en) Drive method for active matrix display device
JP2505864B2 (ja) デイスプレ―のクロスト―ク減少方法と装置
JP5816251B2 (ja) 表示装置及びその駆動方法
KR100553326B1 (ko) 표시장치의 구동방법 및 표시장치
JP2683914B2 (ja) 表示装置
JP4170666B2 (ja) 液晶表示装置及びその駆動方法
KR100323911B1 (ko) 액티브 매트릭스 표시장치 및 그의 구동방법
JPH08251518A (ja) 駆動回路
KR100678544B1 (ko) 액정 표시 장치
KR20140132600A (ko) 표시 장치 및 그 구동 방법
KR101026809B1 (ko) 임펄시브 구동 액정 표시 장치 및 그 구동 방법
US20090244041A1 (en) Liquid crystal displays
CN105513553A (zh) 像素电路及其驱动方法、显示面板和显示装置
JP3914639B2 (ja) 液晶表示装置
JP2004354742A (ja) 液晶表示装置、液晶表示装置の駆動方法および製造方法
JPH0335218A (ja) 液晶表示装置の駆動方法
KR20060065955A (ko) 표시 장치 및 표시 장치용 구동 장치
JP3128965B2 (ja) アクティブマトリクス液晶表示装置
KR101746685B1 (ko) 액정 표시 장치 및 그 구동 방법
JPH0343785A (ja) アクティブマトリックス液晶ディスプレイの駆動方法
CN101939779B (zh) 液晶显示装置的驱动电路