JPH0343788B2 - - Google Patents
Info
- Publication number
- JPH0343788B2 JPH0343788B2 JP57005709A JP570982A JPH0343788B2 JP H0343788 B2 JPH0343788 B2 JP H0343788B2 JP 57005709 A JP57005709 A JP 57005709A JP 570982 A JP570982 A JP 570982A JP H0343788 B2 JPH0343788 B2 JP H0343788B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- film
- rom
- blown
- stepped portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
Landscapes
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はヒユーズ型半導体記憶装置において、
特にヒユーズ材料としてポリシリコン膜を用いた
ヒユーズ型半導体記憶装置に関する。
特にヒユーズ材料としてポリシリコン膜を用いた
ヒユーズ型半導体記憶装置に関する。
(2) 技術の背景
ヒユーズ型半導体記憶装置（以後ヒユーズ
ROMと省略する）は電気的な接続回路を半導体
装置にマトリツクス状に作りパルス等による過大
電流により所定の部分を溶断して回路を開くか、
又は溶断せずに閉じたまゝにしておくかにより
「１」、「０」の記憶を行なわせるものである。こ
のためヒユーズROMはその構造がきわめて容易
に作れ、この中では通常のヒユーズのみを使用し
たもの、ダイオードをヒユーズとして使用したも
の、トランジスタのエミツタ、ベース、コレクタ
の各回路をヒユーズとして使用したもの等があ
る。
ROMと省略する）は電気的な接続回路を半導体
装置にマトリツクス状に作りパルス等による過大
電流により所定の部分を溶断して回路を開くか、
又は溶断せずに閉じたまゝにしておくかにより
「１」、「０」の記憶を行なわせるものである。こ
のためヒユーズROMはその構造がきわめて容易
に作れ、この中では通常のヒユーズのみを使用し
たもの、ダイオードをヒユーズとして使用したも
の、トランジスタのエミツタ、ベース、コレクタ
の各回路をヒユーズとして使用したもの等があ
る。
このヒユーズROMはその構造が簡単であるこ
とから同一ビツト数の半導体記憶装置とするの
に、他のＰ−ROMに比較して数倍、小さい面積
で間に合わせることが出来る利点をそなえている
のが特徴であり、このヒユーズROMを用いた代
表的例を第１図に示す。X1〜X4は各々のビツト
線であり、Y1〜Y4は各々のワード線２であり、
ビツト線とワード線によりマトリツクス状を形成
し、その交点を３，４，５で示すヒユーズで接続
されている。このヒユーズはポリシリコン膜等の
高濃度不純物を含んだもの、又は金属材料やダイ
オード、トランジスタ等で構成されているものが
通常である。
とから同一ビツト数の半導体記憶装置とするの
に、他のＰ−ROMに比較して数倍、小さい面積
で間に合わせることが出来る利点をそなえている
のが特徴であり、このヒユーズROMを用いた代
表的例を第１図に示す。X1〜X4は各々のビツト
線であり、Y1〜Y4は各々のワード線２であり、
ビツト線とワード線によりマトリツクス状を形成
し、その交点を３，４，５で示すヒユーズで接続
されている。このヒユーズはポリシリコン膜等の
高濃度不純物を含んだもの、又は金属材料やダイ
オード、トランジスタ等で構成されているものが
通常である。
今たとえば、ビツト線X1とワード線Y1はヒユ
ーズ３により、又ビツト線X2とワード線Y2はヒ
ユーズ４の如く多数にわたりそれぞれ接続されて
いる時、この様な状態は情報が「０」であるとし
て、一方ビツト線X3とワード線Y3との間にパル
ス等による過大電流を流しヒユーズ５を溶断さ
せ、この間を開いた状態にし、この様な状態の情
報を反対に「１」の書き込みとする。
ーズ３により、又ビツト線X2とワード線Y2はヒ
ユーズ４の如く多数にわたりそれぞれ接続されて
いる時、この様な状態は情報が「０」であるとし
て、一方ビツト線X3とワード線Y3との間にパル
ス等による過大電流を流しヒユーズ５を溶断さ
せ、この間を開いた状態にし、この様な状態の情
報を反対に「１」の書き込みとする。
この様にヒユーズROMは任意のマトリクスア
レイの位置をそれぞれ溶断させ電気的に断線させ
るだけの構造で原理的には至つて簡単であり、多
数のマトリツクスアレイを組む事により大きなビ
ツト数の記憶装置を作ることが出来る。
レイの位置をそれぞれ溶断させ電気的に断線させ
るだけの構造で原理的には至つて簡単であり、多
数のマトリツクスアレイを組む事により大きなビ
ツト数の記憶装置を作ることが出来る。
(3) 従来技術の問題点
現在用いられているヒユーズ材料として半導体
装置内に作り付けられるダイオード、トランジス
タは別として配線用材料としてのヒユーズROM
は主にアルミニウム膜又はポリシリコン膜である
が、一般に半導体装置の配線に広く用いられてい
るアルミニウム膜は電気伝導度が良すぎ、その為
に過大なパルス電流を溶断する時に要する欠点が
ある。又この電流を少なくするために、溶断部の
ヒユーズ形状、特に巾を充分細くする必要があり
微細パターン形成及びフオトエツチング精度向上
の問題に及んで来る。又溶断する電流を下げる他
の方法として、アルミウム膜の厚みを減少させる
方法があるが前記のヒユーズ形状の形成時の必要
な膜厚と外部配線とのコンタクトを取る必要な膜
厚とは異り同一膜厚で両者を満足させることは出
来ない。また膜厚を変えたとしても工程の増加、
両者のエツチング制御方法等の問題も出て来て統
一点を見い出し得ることはさらに困難である。
装置内に作り付けられるダイオード、トランジス
タは別として配線用材料としてのヒユーズROM
は主にアルミニウム膜又はポリシリコン膜である
が、一般に半導体装置の配線に広く用いられてい
るアルミニウム膜は電気伝導度が良すぎ、その為
に過大なパルス電流を溶断する時に要する欠点が
ある。又この電流を少なくするために、溶断部の
ヒユーズ形状、特に巾を充分細くする必要があり
微細パターン形成及びフオトエツチング精度向上
の問題に及んで来る。又溶断する電流を下げる他
の方法として、アルミウム膜の厚みを減少させる
方法があるが前記のヒユーズ形状の形成時の必要
な膜厚と外部配線とのコンタクトを取る必要な膜
厚とは異り同一膜厚で両者を満足させることは出
来ない。また膜厚を変えたとしても工程の増加、
両者のエツチング制御方法等の問題も出て来て統
一点を見い出し得ることはさらに困難である。
(4) 発明の目的
本発明は以上の欠点を除去したものであり、そ
の目的は絶縁膜上の厚さの差で生じる熱伝導率の
差を利用して段差部分でヒユーズ材のフローによ
り溶断させ、溶断電流を少さくすると共に回路パ
ターンに占有するヒユーズROMの面積を少さく
しようとするものである。
の目的は絶縁膜上の厚さの差で生じる熱伝導率の
差を利用して段差部分でヒユーズ材のフローによ
り溶断させ、溶断電流を少さくすると共に回路パ
ターンに占有するヒユーズROMの面積を少さく
しようとするものである。
(5) 発明の構成
即ち本発明のヒユーズROMは、段差部が設け
られた絶縁膜であつて、該段差部の下段側より上
段側の方が膜厚が厚い絶縁膜と、該段差部上に設
けられ、該段差部上にて溶断される厚みを持つヒ
ユーズとを有するものである。
られた絶縁膜であつて、該段差部の下段側より上
段側の方が膜厚が厚い絶縁膜と、該段差部上に設
けられ、該段差部上にて溶断される厚みを持つヒ
ユーズとを有するものである。
(6) 発明の実施例
以下本実施例を第２図により説明すると、まず
シリコンウエハー６のＰ型（100）10Ωｍに初期
酸化膜７をWetO2、1000℃で1μｍ程度付ける。
次に窓開きしゲード酸化膜８をHcl酸化により
300〜1000Åを付ける。ポリシリコン膜９を減圧
CVD法により4000Åの膜厚を付けて窓開き及び
パターニングを行う。このポリシリコン膜９とソ
ース及びドレイン１０、をイオン注入法により、
例えばAsを５×1015dose、150Kevで所定の濃度
及び深さを形成する。次にPSG膜１１を全面に
被膜としてかぶせソート及びドレインの電極窓を
開く。
シリコンウエハー６のＰ型（100）10Ωｍに初期
酸化膜７をWetO2、1000℃で1μｍ程度付ける。
次に窓開きしゲード酸化膜８をHcl酸化により
300〜1000Åを付ける。ポリシリコン膜９を減圧
CVD法により4000Åの膜厚を付けて窓開き及び
パターニングを行う。このポリシリコン膜９とソ
ース及びドレイン１０、をイオン注入法により、
例えばAsを５×1015dose、150Kevで所定の濃度
及び深さを形成する。次にPSG膜１１を全面に
被膜としてかぶせソート及びドレインの電極窓を
開く。
次にアルミニウム膜１２を配線材料としてパタ
ーニングして最後にPSG膜１４を全体に被膜と
してかぶせ完成させる。この時の溶断されるべき
ヒユーズ部分１３は最後のPSG膜によりかぶせ
られて、ヒユーズROMとなり第１図の左側の素
子は選択トランジスタの１例を示した。
ーニングして最後にPSG膜１４を全体に被膜と
してかぶせ完成させる。この時の溶断されるべき
ヒユーズ部分１３は最後のPSG膜によりかぶせ
られて、ヒユーズROMとなり第１図の左側の素
子は選択トランジスタの１例を示した。
上記のポリシリコン膜は減圧CVD法により
4000Åの膜厚に付着し、溶断されるべきヒユーズ
部分の巾Ｗを2.5μｍ、長さを10μｍとした時の、
この時にポリシリコン膜のヒユーズに100ｍＷの
パルス電流を10μs流すことにより容易に溶断が行
われ任意の位置のプログラミングが可能となる。
4000Åの膜厚に付着し、溶断されるべきヒユーズ
部分の巾Ｗを2.5μｍ、長さを10μｍとした時の、
この時にポリシリコン膜のヒユーズに100ｍＷの
パルス電流を10μs流すことにより容易に溶断が行
われ任意の位置のプログラミングが可能となる。
また、本発明の特徴とする所は、絶縁膜上に形
成された溶断されるべきヒユーズの部分が絶縁膜
の上段と下段との部分に分かれ上段の絶縁膜（主
にSiO2）は膜厚が厚いため比較的下段より熱伝
導率が悪いため、ポリシリコン膜の粘性が熱によ
り流動性が増し段差部より下段部に向け流れる様
に移動し溶断させていく方法が行われる。さらに
本発明では最上部に透明なPSGガラス１４が被
膜としてかぶせてあるため溶断したポリシリコン
膜が周囲に飛散して悪影響を及ぼすことがなく、
溶断した部分は白濁して目視出来るため目視検査
には好都合の条件が得られる。
成された溶断されるべきヒユーズの部分が絶縁膜
の上段と下段との部分に分かれ上段の絶縁膜（主
にSiO2）は膜厚が厚いため比較的下段より熱伝
導率が悪いため、ポリシリコン膜の粘性が熱によ
り流動性が増し段差部より下段部に向け流れる様
に移動し溶断させていく方法が行われる。さらに
本発明では最上部に透明なPSGガラス１４が被
膜としてかぶせてあるため溶断したポリシリコン
膜が周囲に飛散して悪影響を及ぼすことがなく、
溶断した部分は白濁して目視出来るため目視検査
には好都合の条件が得られる。
第１図の本発明の１実施例を説明したヒユーズ
ROMのヒユーズ材料をポリシリコン膜に限定し
たが前述した如く溶断されるべきヒユーズ部分が
上段から下段に流動する材料、例えばアルミニウ
ム膜等の金属材料を用いて形成する場合に於ても
本発明の及ぶ所である。
ROMのヒユーズ材料をポリシリコン膜に限定し
たが前述した如く溶断されるべきヒユーズ部分が
上段から下段に流動する材料、例えばアルミニウ
ム膜等の金属材料を用いて形成する場合に於ても
本発明の及ぶ所である。
(7) 発明の効果
以上説明した如く、初期酸化膜の厚いフイール
ド酸化膜に対しゲート酸化膜の薄い酸化膜の両者
の熱伝導率を利用してその段差部分で溶断させた
場合粘性の相違により従来の約半分の消費電力で
行え、さらに溶断個所が縦形であるためヒユーズ
ROM等パターンレイアウトで面積を縮少出来る
利点がある。
ド酸化膜に対しゲート酸化膜の薄い酸化膜の両者
の熱伝導率を利用してその段差部分で溶断させた
場合粘性の相違により従来の約半分の消費電力で
行え、さらに溶断個所が縦形であるためヒユーズ
ROM等パターンレイアウトで面積を縮少出来る
利点がある。
第１図はヒユーズROMの代表的な記憶装置を
示した構成図であり、第２図は本実施例で一点鎖
線左側に選択トランジスタを示しそれに接続され
るヒユーズROMを右側に示した断面図である。 １；ビツト線、２：ワード線、３，４，５；ヒ
ユーズ、６；シリコンウエハー、７；初期酸化
膜、８；ゲート酸化膜、９；ポリシリコン膜、１
０；ゲート、ドレイン領域、１１，１４；PSG
膜、１３；ヒユーズ溶断部。
示した構成図であり、第２図は本実施例で一点鎖
線左側に選択トランジスタを示しそれに接続され
るヒユーズROMを右側に示した断面図である。 １；ビツト線、２：ワード線、３，４，５；ヒ
ユーズ、６；シリコンウエハー、７；初期酸化
膜、８；ゲート酸化膜、９；ポリシリコン膜、１
０；ゲート、ドレイン領域、１１，１４；PSG
膜、１３；ヒユーズ溶断部。
Claims (1)
- 【特許請求の範囲】 １ 段差部が設けられた絶縁膜であつて、該段差
部の下段側より上段側の方が膜厚が厚い絶縁膜
と、 該段差部上に設けられ、該段差部上にて溶断さ
れる厚みを持つヒユーズとを有することを特徴と
するヒユーズ型の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005709A JPS58123759A (ja) | 1982-01-18 | 1982-01-18 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005709A JPS58123759A (ja) | 1982-01-18 | 1982-01-18 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58123759A JPS58123759A (ja) | 1983-07-23 |
| JPH0343788B2 true JPH0343788B2 (ja) | 1991-07-03 |
Family
ID=11618639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57005709A Granted JPS58123759A (ja) | 1982-01-18 | 1982-01-18 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123759A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2541533Y2 (ja) * | 1990-01-11 | 1997-07-16 | 株式会社クラベ | 防曇鏡 |
| EP0563852A1 (en) * | 1992-04-02 | 1993-10-06 | Siemens Aktiengesellschaft | Zag fuse for reduced blow-current applications |
| FR2723663B1 (fr) * | 1994-08-10 | 1996-10-31 | Motorola Semiconducteurs | Dispositifs fusibles a semiconducteur |
| JPH11154706A (ja) * | 1997-11-20 | 1999-06-08 | Mitsubishi Electric Corp | 半導体装置 |
| JP4480649B2 (ja) * | 2005-09-05 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | ヒューズ素子及びその切断方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617060A (en) * | 1979-07-23 | 1981-02-18 | Fujitsu Ltd | Semiconductor device |
| JPS5633853A (en) * | 1979-08-28 | 1981-04-04 | Nec Corp | Semiconductor device |
-
1982
- 1982-01-18 JP JP57005709A patent/JPS58123759A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58123759A (ja) | 1983-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4881114A (en) | Selectively formable vertical diode circuit element | |
| US4876220A (en) | Method of making programmable low impedance interconnect diode element | |
| US4507757A (en) | Avalanche fuse element in programmable memory | |
| US4562639A (en) | Process for making avalanche fuse element with isolated emitter | |
| EP0250078B1 (en) | Programmable low impedance interconnect circuit element | |
| TWI441329B (zh) | 反熔絲記憶格 | |
| US4507756A (en) | Avalanche fuse element as programmable device | |
| US5049970A (en) | High resistive element | |
| JPS59168665A (ja) | 半導体メモリ装置およびその製造方法 | |
| JPS6146980B2 (ja) | ||
| KR880005686A (ko) | 반도체 기억장치 및 그의 제조 방법 | |
| KR0146284B1 (ko) | 반도체 기판상의 가용성 링크 제조방법 | |
| JP2523488B2 (ja) | 半導体記憶装置 | |
| EP0241046A2 (en) | Semiconductor device having fuse-type memory element | |
| JPH0343788B2 (ja) | ||
| US4491857A (en) | Avalanche fuse element with isolated emitter | |
| US4153949A (en) | Electrically programmable read-only-memory device | |
| JPH0778872A (ja) | 半導体集積回路 | |
| EP0089457A2 (en) | Avalanche fuse element as programmable memory | |
| JP2623121B2 (ja) | マスクｒｏｍ | |
| KR950021671A (ko) | 스태틱 반도체기억장치 및 그 제조방법 | |
| JPH0760853B2 (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| WO1997005652A1 (en) | Sram device and production method thereof | |
| JPS6140141B2 (ja) | ||
| JPS59103369A (ja) | 半導体装置 |