JPH0344444B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） この発明は、複数個の基本発振器の並列結合と
して構成された同期化可能な超高周波電力発振器
に関し；また上記電力発振器の二つの実施例、即
ち、線形トポロジ（配置）をとる第１実施例及び
円形トポロジを取る第２実施例に関する。この発
明に係る電力発振器は、レーダもしくは電気通信
装置の超高周波送信用電源として用いられる。 （背景技術） レーダ若しくはマイクロ波電気通信において遠
距離送信が要求される時には、超高周波電力源が
必要となる。この様な電力源は、低電力源を用い
てこれを必要な電力レベルまで増幅するか、もし
くは低電力発振器に同期化された高電力発振器を
用いることによつて得られる。最も多く使用され
る電力段構成部品は、ＸまたはKuバンドで10W
以上で作動させる場合には、真空管及びアバラン
シエ・ダイオードである。真空管技術は歴史が古
く、ある種の利点はあるが、今日の半導体技術と
統合使用するのにはかさばり過ぎる。アバランシ
エ・ダイオードは、単一ポート装置であるので、
直接制御ができずまた同期化させることができな
い。 （発明の概要） この発明は、複数個の基本発振器を並列結合し
て構成された超高周波電力発振器で、その改良点
は次の通りである。 各基本発振器は、共通ドレイン構成に結合され
た電界効果トランジスタ（FET）からなり（即
ち、ドレインは電気的に接地される）、そのソー
スが1/4波長（λg／４、λgは発振周波数の波長と
する）の第１マイクロストリツプ・ラインに接続
され、そのゲートが1/4波長（λg／４）の第２の
マイクロストリツプ・ラインに接続され、 上記基本発振器のゲートに接続された上記第２
マイクロストリツプ・ラインは、上記ゲートに接
続された端部の反対側の端部において相互に接続
され、 そのソースに接続された第１マイクロストリツ
プ・ラインはそのソースに接続された端部と反対
側の端部において相互接続され、上記ソースに接
続され、かつ上記第１マイクロストリツプ・ライ
ンを相互接続した上記端部は当該超高周波電力発
振器からの出力端をなし、 上記ゲートは第１抵抗を介して相互接続され、
上記ソースは第２抵抗を介して相互接続され、 上記第１及び第２抵抗の抵抗値は、当該超高周
波電力発振器の平衡化ならびに寄生振動を抑制す
るように選択されている。 この発明に従つて、２極ダイオードを４極トラ
ンジスタで置換することは、発振器を構成する
種々な半導体装置の同期化を可能にしてより純粋
な波形を発生するばかりでなく、次の効用をもた
らす： 発振部品を２極装置ではなく４極装置とするこ
とによつて、回路のより広範なトポロジが使用可
能になる； 動作電圧を下げることができる； 効率を改善する。アバランシエ・ダイオード
は、低周波の寄生振動を避けるために、バイアス
回路に直列抵抗を持続することが通常必要であ
る；さらに バイアス負荷条件の機能としての臨界的な作動
が減少する。 共通ドレイン結合のFETは、そのゲートに加
えられるインピーダンスの虚数部によつて制御さ
れる周波数で発振する。従つて、単にこのインピ
ーダンスの周波数選択性を確保することによつ
て、例えばドレインから直流的に絶縁された誘電
共振器をゲートに接続することによつて、周波数
安定度の高い発振器を得ることができる。この場
合、ゲートはセルフ・バイアスとなり、ソースに
だけ必要な負バイアス電圧が加えられることにな
る。 同様な発振器を複数個並列に接続することは、
位相ならびに同期化の問題を生じ、特に超高周波
発振器においては非常に高い周波数（ＧHz）が扱
われるので重要な問題となる。これが、ゲート同
士を抵抗によつて相互接続し、またソース同士を
も同様に抵抗によつて相互接続する所以である。
相互接続に用いられる上記の抵抗は基本発振器間
の平衡を保ち、寄生モードの発振を抑制する役目
を果す。 （発明の構成および作用） Fig.１は、在来形のFET発振器の回路図であ
る。図中、FET１は共通ドレイン配列で接続さ
れている；即ち、ドレンＤは電気的アースに接続
され、ソースＳは出力端子となり、ゲートＧはイ
ンピーダンスＺで負荷されている。この様な発振
器は、二つの異つた方法によつて給電またはバイ
アスされる。一つの方法は、点３からFET１の
ゲートＧに負電圧−Ｖを印加し、抵抗Ｒを介して
ソースＳに同じ電圧を加えることである。今一つ
の方法は、点４からソースＳにのみ電圧−Ｖを印
加し、適当な出力負荷をゲートに印加してゲート
をセルフバイアスとする。FETのバイアス用の
回路配置は上記二つの方法で与えられるので、以
下の付図ではバイアス部品が省略されているもの
が多い。従つて、バイアス部品が明記されていな
い場合でも、FETは適当にバイアスされている
ものと考えるものとする。 適当に選定されたインピーダンスＺ（Fig.１、
ブロツク２）は、FETの出力端子に負抵抗を生
じさせ、実負荷によつて発振を持続することを可
能にする。この様な回路においては、発振周波数
はインピーダンスＺの虚数部によつて実質的に制
御される。この様にして、Ｚを周波数選択性にす
ることによつて、例えばゲートに誘電共振器を結
合させることによつて、周波数安定度の高い発振
器を得ることができる。特に有利な動作モード
は、ゲートがドレインから直流的に絶縁され、如
何なるバイアス源にも接続されないことである。
適当な出力負荷を用いると、ゲートは（I_DSS）／
２の値の近くに自動的にバイアスされる。この様
な状況においては、必要な唯一のバイアスはソー
スＳに接続される負電圧である。Fig.２は、この
様な発振セルの回路図であり、ゲートに加えられ
るインピーダンスがドレインから電気的に絶縁さ
れている事を示している。この場合、インピーダ
ンスＺは、FETのゲートに接続された端末の反
対の端末が回路終端となつているマイクロストリ
ツプの長さのインピーダンスである。発振セルの
出力は端子Ｏで表わされ、図示なしの負荷に接続
される。 Fig.３は、この発明に係る２個のFET電力発振
器の回路図である。既に述べた様に、バイアス手
法には二つの異つた方法があるので、トランジス
タのバイアス方法については図中に省略されてい
る。 発振器を構成している各FETは、ゲートを、
他端が開路になつているマイクロストリツプ・ラ
インから得られるインピーダンスＺに接続し；ソ
ースを他のマイクロストリツプ・ラインを介して
共通負荷に接続している。上記マイクロストリツ
プ・ラインの長さは、標準的に約1/4波長である。
即ち、FET１１のゲートＧはマイクロストリツ
プ・ライン２１によつて負荷され；ソースＳはマ
イクロストリツプ・ライン５１を介して共通出力
Ｏに接続されている。同様にFET１２のゲート
Ｇはマイクロストリツプ・ライン・インピーダン
ス２２で負荷され；ソースＳは、マイクロストリ
ツプ・ライン５２を介して共通出力Ｏに接続され
ている。両FETのドレインＤはアースに接続さ
れている。 基本発振セルを相互に結合させるために、マイ
クロストリツプ・ライン２１，２２の開路端を相
互に接続する。同様に、共通出力端子Ｏとソース
を接結するマイクロストリツプ５１，５２の出力
端も相互接続される。さらに、平衡抵抗R₁，R₂
は次の様に接続される：抵抗R₁は二つのFETの
ゲートを相互接続し、抵抗R₂は両FETのソース
を相互接続する。 この現在の構造は対称モードと非対称モードを
備えている。寄生非対称モード発振を含みすべて
の型の非対称発振は、何れも平衡抵抗として働き
発振の寄生モードを抑える働きをする抵抗R₁，
R₂によつて相殺される。この様にして、対称モ
ードにおいては、この回路は、Fig.２に示されて
いるように並列に接続され相互に平衡を保つ型の
二つの発振器と似た働き方をすることになる。非
対称モードは抵抗R₁，R₂によつて抑制され、従
つて、発振セルを並列に相互結合することは、専
ら対称モードにある規則的で平衡した同期化可能
な発振を保証することになる。 Fig.４は、Fig.３の回路図の一般化に対応して
いる。この場合はさらに大放射電力を得る目的で
ｎ個のFETが用いられている。この図（ｎ＝３）
及び次の図に示されているトランジスタの数は、
実用の場合に用いられるトランジスタの数とは何
等直接的な関連を有するものではない。 配置の型によつて、結合されるFETの数とし
て10を標準とする場合もある。図を単純化すると
言う理由だけで図中に示されているｎを小さくし
てある。 トランジスタの数とは別に、Fig.４に示されて
いる内容とFig.３の内容との差異は、第１抵抗R₁
〜R_1oの中点とこれと対応する第２抵抗R₂〜R_2o
の中点とを相互接続する抵抗R₃〜R_3oを備えてい
ることである。Fig.４の各発振セルに対して、抵
抗値2R₃＋（R₁＋R₂）／２が、Fig.１で点３に接
続されている抵抗Ｒに対応する。換言すれば、こ
の発明に係る発振器に前記の第１バイアス法を適
用し、−Ｖボルトをゲートに直接印加し、ソース
には直接印加しないものとすれば、FETソース
はFig.４に示すようにバイアスされる必要があ
る；即ち適当な値の抵抗R₃で、抵抗R₁、及びR₂
の相対応するペアの中点を接続することになる。
また、もし第２バイアス法を用い、−Ｖボルトを
ソースに直接印加するものとすれば、抵抗R₃は
不必要となり、免除されることになる。 バイアス抵抗R₃を、各FETのゲート及びソー
スに直接接続するよりも、上記の様に適当な抵抗
R₁，R₂の中点の間に接続する方が、バイアス電
圧を平衡させると言う意味において、望ましい。 Fig.５は、発振器を直線状に配列したこの発明
の実施例を示している。この図は、上記の説明で
示した様に、発振器の現在の構造のみを示してい
る。発振器が取付けられる基板及び導波管等の周
辺装置は、図を単純化するために省略されてい
る。図の左側は第１線形実施例を示し、右側にそ
の変形を示してある。 Fig.５の左側に示されている第１変形は、複数
個のFETチツプ１１〜１ｎから成り；そのゲー
ト及びソースは、出来るだけ短い接続によつて複
数個のマイクロストリツプ・ラインに接続され
る。ゲート側において、マイクロストリツプ２
１，２２，…，２ｎは、専門家には公知のメタラ
イゼーシヨン手法によつて、誘電体基板８の上に
溶着される。基板は、その上に形成されるマイク
ロストリツプの櫛よりも極くわずか大きくなつて
いる。メタル・ストリツプ６は、ゲート・マイク
ロストリツプを、それがそれぞれの対応する
FETのゲートに接続されている端部の反対側に
ある端部により短絡される。発振器を平衡させ寄
生モードを抑制するための抵抗R₁〜R_1oは、シル
クスクリーニング等適当な方法によつて、マイク
ロストリツプの櫛の歯の間に溶着される。換言す
れば、これらの抵抗はマイクロストリツプ２１，
２２，…，２ｎの間のギヤツプを占める。ゲー
ト・マイクロストリツプが形成された第１基板８
に向き合つて第２基板９があり、この上にソー
ス・マイクロストリツプ５１，５２，…，５ｎが
形成される。抵抗R₂〜R_2oは、同様に、シルクス
クリーニング等適当な方法によつて、相隣るマイ
クロストリツプ間の溝の中に溶着される。第１基
板の場合と同様に、第２基板もその上に形成され
る金属櫛よりも極くわずかに大きいことが必要で
ある。 FET１１，…，１ｎのソース側において、ソ
ース側マイクロストリツプ５１，５２，…，５ｎ
を短絡する方法として二つの方法が可能である。
第１の方法は、Fig.５の左側に示されている様な
方法で、長方形またはマイクロストリツプの形を
した単一のメタル・ストリツプ７で構成される。
この場合、発振器の出力負荷は、例えば導波管内
の放射インピーダンスとなる筈である。ゲート側
の導波管内の可動短絡回路はソースへの伝達イン
ピーダンスを調整することを可能にする：その正
規位置は、FETから約λg／４である、λgは導波
管の誘導波長である。 ソース側のマイクロストリツプを全部短絡する
第２の方法はFig.５の右側に示されており、50Ω
マイクロストリツプ・ラインへ導く１段以上のイ
ンピーダンス変換ステージから成る。この場合、
基板９は、前述の様に平衡抵抗R₂〜R_2oによつて
相互接続されたマイクロストリツプ５１，５２，
…，５ｎの格子を有するが、マイクロストリツプ
の出力端子間の短絡回路は、その断面がステツプ
７１，７２，７３，…で減少して行くマイクロス
トリツプ・ラインで構成される。このようなステ
ージの特定な数はこの発明の特徴でなく、また各
ステージはインピーダンスの変更の役をする。こ
のようなステージは、通常、同軸出力に接続する
ために用いられる。 Fig.６は、この発明に係る複数の電力発振器
を、マイクロ波用導波管に結合する方法を示して
いる。図中において、導波管は、下壁３０上壁３
１及び可動短絡回路３２によつて図式的に表され
ている。この発明に係り、Fig.５に示されている
複数個の発振器は、導波管内部の下壁３０の上に
装着されている。各発振器は、Fig.５の左側に示
されている様に放射型出力を有する。Fig.６は断
面図であり、従つて、それぞれの基板８，９に取
付けられた二つのマイクロストリツプに短いリー
ド線で接続されている各発振器の１個のFET１
１だけが示されている。前の図面におけると同様
に、この発明に直接関係しない事で図面を複雑化
しない様に、FETバイアス回路は省略されてい
る。種々な電力発振器モジユールは相互に半波長
λg／２だけ相互に離されている。第１発振器モ
ジユールがこれに次ぐモジユールを同期化させ
る。各モジユールが他のモジユールと実質的に同
じ電力を供給することを確実にするために、導波
管インピーダンスは出口に近づくに従つて降下す
る。このことは、少くとも、電力発振モジユール
が取付けられている下壁３０に向き合つている上
壁３１がステツプ形状を備え、そのステツプはモ
ジユールの一つと向き合い、各段毎に導波管イン
ピーダンスを修正して行く。 Fig.７は、円形配置また円形トポロジを採用し
たこの発明の第２実施例の平面図である。Fig.８
は、Fig.７の発振器の軸方向断面図である。この
実施例を理解するためには、Fig.７とFig.８を一
緒に使用する必要がある。 メタル・サポート４０は電気的アースと熱の処
理装置の両用の役目を果す。内方及び外方同心ワ
ツシヤ４１，４２は、誘電体製で、メタル・サポ
ート４０に固定される。内方即ち中心ワツシヤ４
１は、Fig.３のマイクロストリツプ２１または５
１に対応する複数のメタルストリツプ４３からな
る星型腐食回路用の基板である。星の中心４５
は、同軸ケーブルによつてバイアスされ、Fig.３
の短絡回路６または７に対応する。外方のリング
形のワツシヤ４２は、Fig.３のマイクロストリツ
プ５１または２１に対応するラジアル・ストリツ
プ４４と、Fig.３の短絡回路７または６に対応す
る周辺リング４６の両方から成る回路を支える基
板である。FETチツプ１１，１２，１３，…は、
メタル・サポート４０に接続した基板を有し、各
FETのドレインはこのメタル・サポートによつ
てアースに接続される。各FETのソース及びゲ
ートは、できるだけ短いリード線でマイクロスト
リツプ４３，４４に接続される。抵抗性溶着４
７，４８は同心ワツシヤの相対向する縁にふちど
りされ；溶着４７は内方ワツシヤ４１上のマイク
ロストリツプ４３を相互接続し、溶着４８は外方
ワツシヤ４２上のマイクロストリツプ４４を相互
接続する。これらの抵抗性溶着は抵抗R₁，R₂に
対応し、ゲートを相互接続し、ソースを相互接続
する。 これまで、Fig.７のマイクロストリツプ４３，
４４はFig.３のマイクロストリツプ２１，５１に
対応すると不確定に表現して来た。これはFig.７
及び８の円形トポロジに使用可能な二つの接続構
成に対応するものである。 第１のケースにおいては、FETチツプは、ソ
ースが内方基板４１の中心回路に接続され、ゲー
トは外方ワツシヤ４２の外方回路に接続されるよ
うに配置される。電力発振器からの出力は中心同
軸ケーブル４５を介して行なわれ、マイクロスト
リツプ４３はFig.３のマイクロストリツプ５１に
対応し、抵抗性溶着４７はFig.３の抵抗R₂に対応
する。同様に、ゲートが外方回路に接続されるの
で、マイクロストリツプ４４はマイクロストリツ
プ２１に対応し、抵抗性溶着４８は抵抗R₁に対
応することになる。この配置を用いると、発振器
の周波数は外方ワツシヤ４２上の回路の大きさに
よつて固定されることになる。トランジスタ１
１，１２，１３，…、のゲートはそれぞれ1/4波
長のマイクロストリツプに接続され；マイクロス
トリツプの他端はメタル・リング４６によつて短
絡される。ゲートはセルフ・バイアスまたは「フ
ローテイング」となる。回路のソース側と回路の
ゲート側との間にはバイアス抵抗が不必要とな
る。 逆のケースでは、FETソースが外方ワツシヤ
に接続され、ゲートが内方ワツシヤに接続され
る。この事は、マイクロストリツプ４４がマイク
ロストリツプ５１に、マイクロストリツプ４３が
マイクロストリツプ２１に、抵抗性溶着４８，４
７が抵抗R₂，R₁にそれぞれ対応することを意味
する。従つて、周波数は同軸ケーブルを介して付
加されるインピーダンスを変えることによつて調
整され、出力は外方リング４６から放射されるこ
とになる。この様な放射電力源を用いると、企図
する用途に対して放射パターンが最適になるよう
に外方回路を最適化することができ；さらに、在
来型のように導波管内へ放射を行う代りに、Fig.
７の回路は、同軸ケーブルを介して発振器を同期
化させることによつて信号位相を決定する走査レ
ーダアンテナの現行のモジユールとして、直接こ
れを使用することができる。この第２のケースに
おいては、ソースが外方ワツシヤ基板４２に接続
されているので、また外方リング４６を介して必
要なバイアスを供給することが容易でないので、
内方基板４１に接続している同軸ケーブル４５に
よつてバイアスが供給されることになるであろ
う。この場合には、バイアス方式はFig.１におい
て点３に接続して示されている型式になる。抵抗
Ｒは、対向する抵抗性溶着４７，４８の中点を相
互接続する複数個の抵抗R₃（図には１個だけ示さ
れている）によつて与えられる。抵抗R₃は腐食
型でも溶着型でも良い。言うまでもなく、FET
の数だけの抵抗R₃が存在する。 Fig.８の軸方向断面図において、図を見易くす
るために、種々な材料層が相互にわずかに離れて
表されているが、言うまでもなく、実際の回路で
はこれらの層は物理的に密着している。 ２、３、もしくは４個のFETを用いたこの発
明の実施例についての上記の説明は、この発明が
この様な小数のFETに限定されることを意味す
るものと受け取られてはならない。この発明は、
複数個のFETの並列結合に関し、標準的な実用
回路においては８個もしくは10個を並列に結合す
るであろう。 この発明に係る電力発振器は、数ＧHzの波を放
射することを必要とする如何なる電子装置にも適
用可能であり、特に、マイクロ波電気通信及びレ
ーダに適用可能である。

【図面の簡単な説明】

第１図は、在来型の基本発振器の回路図を示
す。第２図は、在来型によつてゲートを誘電共振
器に接続したFETの回路図を示す。第３図は、
この発明に係る発振器の回路図で、２個のFET
から成る例を示している。第４図は、第３図をｎ
個のFETからなる場合に一般化したものである。
第５図は、この発明を線形配列に適用した実施例
の二つの変形の平面図を示す。第６図は、第５図
に示されている線形配列の発振器を複数個結合し
た装置の横方向断面図である。第７図は、円形配
列にこの発明を適用した実施例の横方向断面図で
ある。第８図は、第７図の実施例の軸方向断面図
である。

Claims (1)

1. 【特許請求の範囲】 １ 複数個の基本発振器を並列に結合して構成さ
   れる超高周波電力発振器において、 各基本発振器は、共通接地されるドレイン配置
   の電界効果トランジスタを有し、そのソースが1/
   ４波長（λg／４、λgは発振周波数の波長とする）
   の第１マイクロストリツプ・ラインに接続され、
   そのゲートが1/4波長λg／４の第２マイクロスト
   リツプ・ラインに接続され、 上記基本発振器のゲートに接続された上記第２
   マイクロストリツプ・ラインは、上記ゲートの接
   続点と反対側の端部において相互接続され、 上記ソースに接続された第１マイクロストリツ
   プ・ラインは上記ソースの接続点の反対側の端部
   を介して相互接続され、また、 上記ソースに接続された上記第２マイクロスト
   リツプ・ラインの相互接続された上記端部は当該
   超高周波電力発振器からの出力端を構成し、 上記ゲートは第１抵抗を介して相互接続され、 上記ソースは上記第２抵抗を介して相互接続さ
   れ、更に上記第１及び第２抵抗の値は当該超高周
   波電力発振器の平衡化ならびに寄生発振を抑制す
   るように選択されることを特徴とする超高周波電
   力発振器。 ２ 上記発振器は線形配列をなし、かつ、その上
   に複数の電界効果トランジスタが第１及び第２誘
   電体基板の間に１列に取付けられた１枚の金属ベ
   ース・プレートから成り、 上記第１誘電体基板は、上記第１マイクロスト
   リツプ・ラインの一方の端部がそれぞれ対応する
   上記電界効果トランジスタのゲートに接続され、
   第１抵抗を介して隣の各マイクロストリツプ・ラ
   インと接続するように、並列に配置され、また、 上記第１マイクロストリツプ・ラインの反対側
   の端部がメタル・ストリツプによつて相互接続さ
   れる複数個の上記第１マイクロストリツプ・ライ
   ンを搭載し、 上記第２基板は、上記第２マイクロストリツ
   プ・ラインの一方の端部がそれぞれ対応する上記
   電界効果トランジスタのソースに接続し、それぞ
   れ上記第２抵抗を介して隣の各マイクロストリツ
   プ・ラインと接続するように並置され、また、 上記第２マイクロストリツプ・ラインの反対側
   の端部は当該電力発振器の出力端を構成するメタ
   ル・ストリツプで相互接続されている当該第２マ
   イクロストリツプ・ラインを搭載していることを
   特徴とする特許請求の範囲第１項記載の超高周波
   電力発振器。 ３ 当該超高周波電力発振器の出力インピーダン
   スは、１ステツプ毎にインピーダンス変換の１ス
   テージを構成するステツプ・パターンの金属化を
   行なうことによつて整合されたことを特徴とする
   特許請求の範囲第２項記載の超高周波電力発振
   器。 ４ 当該超高周波電力発振器は円形配列をなすよ
   うに同心型の第１及び第２誘電体基板の間に複数
   個の電界効果トランジスタを円形にその上に取付
   けた１枚の金属ベース・プレートから成り、 上記第１基板は円形、かつその中心の相互接続
   点から放射状に延び、かつ腐食され、星形に配列
   された複数個のマイクロストリツプからなり、ま
   た相隣るマイクロストリツプの端末を相互接続す
   るために基板の周辺に取付けられた第１抵抗から
   成る回路を搭載し、 上記中心相互接続点は同軸プラグに接続され、
   上記電界効果トランジスタは上記マイクロストリ
   ツプの周辺端の近くに配置され、 上記第２誘電体基板は円環状をなし、かつ基板
   の内縁から外縁に向かつて放射状に延びた腐食マ
   イクロストリツプからなる回路を搭載し、 上記マイクロストリツプの外周端部は金属化さ
   れた導体を介して上記外周縁に相互接続され、 上記マイクロストリツプの内周端部は、基板の 上記内縁に沿つて取付けられた第２抵抗を介し
   て相互接続され、 第２基板のマイクロストリツプの内周端末は第
   １基板の対応するマイクロストリツプの外周端部
   を接近して配置され、さらに 電界効果トランジスタは、そのドレイン電極を
   金属ベース・プレートに接続して、他の二つの電
   極の中の第１電極をそれぞれ第１基板上の最も近
   いマイクロストリツプに接続し、その第２電極を
   それぞれ第２基板の最も近いマイクロストリツプ
   に接続したことを特徴とする特許請求の範囲第１
   項記載の超高周波電力発振器。 ５ 各電界効果トランジスタは、そのソース電極
   を中心の第１基板に接続し、そのゲート電極を外
   方の第２基板に接続して、上記発振器からの電力
   出力を上記同軸プラグを介して外部に導くことを
   特徴とする特許請求の範囲第４項記載の超高周波
   電力発振器。 ６ 各電界効果トランジスタはそのソース電極を
   その外方に設置した第２基板に接続し、そのゲー
   ト電極をその内方に設置した第１基板に接続し、
   当該超高周波電力発振器から放射される電力を上
   記外方に配置した上記基板の外縁に沿つたメタラ
   イゼーシヨン部に印加し、内方に配置した上記基
   板周辺の各第１抵抗と上記第２基板の内縁の対応
   する上記第２抵抗との間に付加抵抗を接続して、
   上記付加抵抗は上記ソース電極へバイアス電圧を
   印加するようにしたことを特徴とする特許請求範
   囲第４項記載の超高周波電力発振器。