JPH0344461B2 - - Google Patents
Info
- Publication number
- JPH0344461B2 JPH0344461B2 JP2049384A JP2049384A JPH0344461B2 JP H0344461 B2 JPH0344461 B2 JP H0344461B2 JP 2049384 A JP2049384 A JP 2049384A JP 2049384 A JP2049384 A JP 2049384A JP H0344461 B2 JPH0344461 B2 JP H0344461B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- capacitor
- voltage
- current source
- variable current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/50—Systems for transmission between fixed stations via two-conductor transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
＜関連する技術分野＞
本発明は２本の伝送線を介して電源が供給され
ると共に、この２本の伝送線を流れる電流を測定
すべきプロセス量に対応させるように構成した、
２線式伝送器に関するものである。
ると共に、この２本の伝送線を流れる電流を測定
すべきプロセス量に対応させるように構成した、
２線式伝送器に関するものである。
＜従来技術＞
従来、プロセス計装等において広く用いられて
いる２線式伝送器の典型的な構成例を第１図に示
す。T1，T2は伝送器の出力端子で、２本の伝送
線l1，l2により、遠隔点において負荷RLを介して
直流電源EBより給電されている。１はプロセス
量Ｐを電圧の入力信号Viに変換する変換回路、２
は演算増幅器でその非反転入力端子に抵抗R1を
介して入力信号Viを、又スパン設定用の抵抗R2
を介して帰還信号Vfを受け、これら両信号の差
に関連して発生する電圧降下とVR1で与えられる
ゼロ点設定電圧Vsとの差を増幅する。R3，R4は
VR1に対し一定電圧Vzより適当な電流を供給す
るための抵抗、３は出力電流Ipを制御する出力ト
ランジスタで、ベースが演算増幅器２の出力に、
コレクタが伝送器の出力端子の一方T1に、エミ
ツタが抵抗R5及び帰還抵抗RFの直列回路を介し
て出力端子の他方T2に接続されている。抵抗R5
とRFの接続点がこの伝送器の共通電位点COMで
ある。出力端子の一方T1と共通電位点COM間に
接続された、定電流回路CC及びツエナーダイオ
ードZDの直列回路は安定化電源回路であり、そ
の一定出力電圧Vzで変換回路１、演算増幅器２，
R3，VR1，R4よりなるゼロ点設定回路が駆動さ
れる。
いる２線式伝送器の典型的な構成例を第１図に示
す。T1，T2は伝送器の出力端子で、２本の伝送
線l1，l2により、遠隔点において負荷RLを介して
直流電源EBより給電されている。１はプロセス
量Ｐを電圧の入力信号Viに変換する変換回路、２
は演算増幅器でその非反転入力端子に抵抗R1を
介して入力信号Viを、又スパン設定用の抵抗R2
を介して帰還信号Vfを受け、これら両信号の差
に関連して発生する電圧降下とVR1で与えられる
ゼロ点設定電圧Vsとの差を増幅する。R3，R4は
VR1に対し一定電圧Vzより適当な電流を供給す
るための抵抗、３は出力電流Ipを制御する出力ト
ランジスタで、ベースが演算増幅器２の出力に、
コレクタが伝送器の出力端子の一方T1に、エミ
ツタが抵抗R5及び帰還抵抗RFの直列回路を介し
て出力端子の他方T2に接続されている。抵抗R5
とRFの接続点がこの伝送器の共通電位点COMで
ある。出力端子の一方T1と共通電位点COM間に
接続された、定電流回路CC及びツエナーダイオ
ードZDの直列回路は安定化電源回路であり、そ
の一定出力電圧Vzで変換回路１、演算増幅器２，
R3，VR1，R4よりなるゼロ点設定回路が駆動さ
れる。
このような構成においては、帰還信号Vfと入
力信号Viの引算を実行するために、帰還抵抗RF
を含めて複数個の精密演算抵抗が必要であり、伝
送器のコストアツプの大きな要因となつている。
又純アナログ構成のため、デイジタル的な出力表
示、デイジタル的信号処理には一旦デイジタル変
換を必要とし、対応しにくい問題がある。
力信号Viの引算を実行するために、帰還抵抗RF
を含めて複数個の精密演算抵抗が必要であり、伝
送器のコストアツプの大きな要因となつている。
又純アナログ構成のため、デイジタル的な出力表
示、デイジタル的信号処理には一旦デイジタル変
換を必要とし、対応しにくい問題がある。
＜発明の目的＞
本発明は、高価な高精度演算抵抗を不要とし、
デイジタル表示、デイジタル信号処理にも対応が
容易な２線式伝送器を実現することを目的とす
る。
デイジタル表示、デイジタル信号処理にも対応が
容易な２線式伝送器を実現することを目的とす
る。
＜発明の概要＞
本発明の構成上の特徴は、出力端子の一方にそ
の一端が接続された可変電流源と、この可変電流
源の他端と上記出力端子の他方間に接続された第
１のコンデンサと、上記出力端子の他方にその一
端が接続された第２のコンデンサと、このコンデ
ンサの他端を上記プロセス量に関連した周波数で
上記出力端子の他方又は上記可変電流源の他方間
に切換接続するスイツチ手段と、上記第１のコン
デンサの端子間電圧を上記周波数よりは長い周期
でサンプルするサンプルホールド回路を有し、こ
のサンプルホールド回路の出力によつて上記可変
電流源の出力を制御するようにした点にある。
の一端が接続された可変電流源と、この可変電流
源の他端と上記出力端子の他方間に接続された第
１のコンデンサと、上記出力端子の他方にその一
端が接続された第２のコンデンサと、このコンデ
ンサの他端を上記プロセス量に関連した周波数で
上記出力端子の他方又は上記可変電流源の他方間
に切換接続するスイツチ手段と、上記第１のコン
デンサの端子間電圧を上記周波数よりは長い周期
でサンプルするサンプルホールド回路を有し、こ
のサンプルホールド回路の出力によつて上記可変
電流源の出力を制御するようにした点にある。
＜実施例＞
以下実施例第２図及び動作説明図第３図に基づ
いて本発明の構成を具体的に説明する。第１図と
同一要素には同一符号を付し、説明を省略する。
CC1は第１図のCCに、ZD1は第１図のZDに対応
する。点線のブロツク４は出力端子の一方T1に
その一端が接続された可変電流源であり、第１図
３に対応する出力トランジスタ４１及び定電流回
路CC2と共にソースフオロワを構成するFET４２
よりなる。Ｑはこの可変電流源４の他端即ち出力
端子である。C1は第１のコンデンサでＱ点と出
力端子の一方T2間に接続され、常時可変電流源
４の出力電流ipで充電される。C2は第２のコンデ
ンサで、一端が出力端子の一方に接続され、他端
がトランジスタスイツチ５を介してＱ点に接続さ
れてipで充電されると共に、トランジスタスイツ
チ６を介して出力端子の一方T2に接続されて充
電電荷を放電する。コンデンサC3はFET４２の
ゲートとＱ点間に接続されたサンプルホールドコ
ンデンサで、Ｑ点の電圧（コンデンサC1の端子
間電圧）Vc1と基準電位Vr間の電位差Vpをサンプ
ルホールドする。定電流回路CC3とツエナーダイ
オードZD2の直列回路はサンプルホールド用基準
電位Vrを発生させる定電圧回路である。７は基
準電位VrとFET４２のゲート間に接続された
FETでサンプルスイツチを形成し、このスイツ
チがオンに制御されたとき、コンデンサC3にVc1
とVrの差電圧Vpがサンプルされる。変換回路１
はプロセス量Ｐに対応した周波数のパルス信号
Pf，fを発生し、この信号によつて点線のブロツ
ク８で示すカレントスイツチを駆動する。８１，
８２はベースにPf，fを受け、共通エミツタが定
電流回路CC4に接続されたトランジスタであり、
CC4の電流をコレクタ抵抗R6又はダイオードＤと
抵抗R7の直列回路に切換えて供給するカレント
スイツチを形成する。コレクタ抵抗R6又はダイ
オードＤと抵抗R7の直列回路に発生する電圧に
よつてトランジスタスイツチ５，６がPf，fによ
り半サイクル毎にオン又はオフに制御される。９
は一定周期のサンプル制御用のパルス信号Psを発
生する発振器である。Psの周期はPfの最大周期よ
りも充分長い時間に設定されている。
いて本発明の構成を具体的に説明する。第１図と
同一要素には同一符号を付し、説明を省略する。
CC1は第１図のCCに、ZD1は第１図のZDに対応
する。点線のブロツク４は出力端子の一方T1に
その一端が接続された可変電流源であり、第１図
３に対応する出力トランジスタ４１及び定電流回
路CC2と共にソースフオロワを構成するFET４２
よりなる。Ｑはこの可変電流源４の他端即ち出力
端子である。C1は第１のコンデンサでＱ点と出
力端子の一方T2間に接続され、常時可変電流源
４の出力電流ipで充電される。C2は第２のコンデ
ンサで、一端が出力端子の一方に接続され、他端
がトランジスタスイツチ５を介してＱ点に接続さ
れてipで充電されると共に、トランジスタスイツ
チ６を介して出力端子の一方T2に接続されて充
電電荷を放電する。コンデンサC3はFET４２の
ゲートとＱ点間に接続されたサンプルホールドコ
ンデンサで、Ｑ点の電圧（コンデンサC1の端子
間電圧）Vc1と基準電位Vr間の電位差Vpをサンプ
ルホールドする。定電流回路CC3とツエナーダイ
オードZD2の直列回路はサンプルホールド用基準
電位Vrを発生させる定電圧回路である。７は基
準電位VrとFET４２のゲート間に接続された
FETでサンプルスイツチを形成し、このスイツ
チがオンに制御されたとき、コンデンサC3にVc1
とVrの差電圧Vpがサンプルされる。変換回路１
はプロセス量Ｐに対応した周波数のパルス信号
Pf，fを発生し、この信号によつて点線のブロツ
ク８で示すカレントスイツチを駆動する。８１，
８２はベースにPf，fを受け、共通エミツタが定
電流回路CC4に接続されたトランジスタであり、
CC4の電流をコレクタ抵抗R6又はダイオードＤと
抵抗R7の直列回路に切換えて供給するカレント
スイツチを形成する。コレクタ抵抗R6又はダイ
オードＤと抵抗R7の直列回路に発生する電圧に
よつてトランジスタスイツチ５，６がPf，fによ
り半サイクル毎にオン又はオフに制御される。９
は一定周期のサンプル制御用のパルス信号Psを発
生する発振器である。Psの周期はPfの最大周期よ
りも充分長い時間に設定されている。
次に動作につき第３図を用いて説明する。第３
図ＡはPfの波形を示し、Ｈレベルではカレントス
イツチ８１はオフ、８２がオンとなり、従つてト
ランジスタスイツチ５がオン、６がオフとなりコ
ンデンサC1，C2は並列接続状態でipで充電され
る。この場合C2の充電電圧Vc2は、CC4の出力をic
とするとき、ダイオードＤによりトランジスタ５
のベース・エミツタ間電圧が補償されるので、
Vc2＝ic・R7となる。次にPfのＬレベルではカレ
ントスイツチが反転し、５がオフ、６がオンとな
つてC2の充電電荷が短時間で放電される。第３
図Ｂはこの放電電流isの波形を示したものであ
り、Pfの周波数ｆが増加するに従い点線で示すよ
うにｆに比例して平均電流が増加する。第３図Ｃ
は第１のコンデンサC1の端子電圧（Ｑ点の電圧）
Vc1を示すもので、Ｂに示すisの増加に対応して
点線で示すようにその平均電圧は低下する。従つ
てサンプル用基準電位Vrとの電位差Vpは増加す
る。第３図Ｄはサンプル制御用パルス信号Psの波
形を示し、Pfの最大周期よりも長い一定周期Ｔを
有する。このパルス信号Psの与えられる時刻t1，
t2，t3でVrとVcの電位差Vpがサンプルされ、コン
デンサC3にホールドされる。第３図Ｅはコンデ
ンサC3のサンプルホールド電圧Vpの変化を示し、
時刻t1でVp1、t2でVp2、t3でVp3のごとくステツ
プ的に上昇する。
図ＡはPfの波形を示し、Ｈレベルではカレントス
イツチ８１はオフ、８２がオンとなり、従つてト
ランジスタスイツチ５がオン、６がオフとなりコ
ンデンサC1，C2は並列接続状態でipで充電され
る。この場合C2の充電電圧Vc2は、CC4の出力をic
とするとき、ダイオードＤによりトランジスタ５
のベース・エミツタ間電圧が補償されるので、
Vc2＝ic・R7となる。次にPfのＬレベルではカレ
ントスイツチが反転し、５がオフ、６がオンとな
つてC2の充電電荷が短時間で放電される。第３
図Ｂはこの放電電流isの波形を示したものであ
り、Pfの周波数ｆが増加するに従い点線で示すよ
うにｆに比例して平均電流が増加する。第３図Ｃ
は第１のコンデンサC1の端子電圧（Ｑ点の電圧）
Vc1を示すもので、Ｂに示すisの増加に対応して
点線で示すようにその平均電圧は低下する。従つ
てサンプル用基準電位Vrとの電位差Vpは増加す
る。第３図Ｄはサンプル制御用パルス信号Psの波
形を示し、Pfの最大周期よりも長い一定周期Ｔを
有する。このパルス信号Psの与えられる時刻t1，
t2，t3でVrとVcの電位差Vpがサンプルされ、コン
デンサC3にホールドされる。第３図Ｅはコンデ
ンサC3のサンプルホールド電圧Vpの変化を示し、
時刻t1でVp1、t2でVp2、t3でVp3のごとくステツ
プ的に上昇する。
このサンプルホールド電圧Vpによつて可変電
流源４の出力電流ipは、 ip＝Vp＋VGS−VBE／R5 (1) の関係で制御される。ここでVGSはFET４２のゲ
ート・ソース間電圧、VBEはトランジスタ４１の
ベース・エミツタ間電圧である。
流源４の出力電流ipは、 ip＝Vp＋VGS−VBE／R5 (1) の関係で制御される。ここでVGSはFET４２のゲ
ート・ソース間電圧、VBEはトランジスタ４１の
ベース・エミツタ間電圧である。
コンデンサC2の充電電圧Vc2は前述のように、
Vc2＝ic・R7 (2)
であるから、単位時間当りの平均電流isは、
is＝Vc2・C2・ｆ＝R7・ic・C2・ｆ (3)
と表わされる。ここで、あるサンプル期間Ｔにお
いてＱ点の電位がΔV変化したとすると、ΔVは、 ΔV＝Ｔ（ip−is）／C1 (3) で表わされる。従つて、サンプルホールド電圧
Vpの変化ΔVpは、 ΔVp＝−ΔV＝Ｔ（is−ip）／
C1 (4) となる。ここで、ΔVpの変化に対するipの変化Δip
は、可変電流源４の伝達関数をＫとしたとき、 Δip＝ΔVp・Ｋ＝KT（is−ip）／C1 (5) となる。そこでKT／C1＝１となるようにＴ又は
C1を選定すれば、次のサンプル周期で系は平衡
する。
いてＱ点の電位がΔV変化したとすると、ΔVは、 ΔV＝Ｔ（ip−is）／C1 (3) で表わされる。従つて、サンプルホールド電圧
Vpの変化ΔVpは、 ΔVp＝−ΔV＝Ｔ（is−ip）／
C1 (4) となる。ここで、ΔVpの変化に対するipの変化Δip
は、可変電流源４の伝達関数をＫとしたとき、 Δip＝ΔVp・Ｋ＝KT（is−ip）／C1 (5) となる。そこでKT／C1＝１となるようにＴ又は
C1を選定すれば、次のサンプル周期で系は平衡
する。
即ち、Pfの周波数ｆの増加又は減少に比例して
Vpが増加又は減少してipを調整することができ
る。従つてプロセス量Ｐのスパンに対応してipの
スパンを決定することが可能であり、（CC1＋CC2
＋CC3＋CC4）を調整して４ｍＡとし、ipのスパ
ンを０〜16ｍＡとすることにより、出力端子を流
れる電流を４〜20ｍＡとする２線式伝送器を実現
することが可能である。ここでスパンの変更は、
変換回路１内において、プロセス量Ｐとパルス信
号Pfの周波数ｆとの関係を変更することで容易で
あり、ゼロ点調整はCC1の変更で可能である。
Vpが増加又は減少してipを調整することができ
る。従つてプロセス量Ｐのスパンに対応してipの
スパンを決定することが可能であり、（CC1＋CC2
＋CC3＋CC4）を調整して４ｍＡとし、ipのスパ
ンを０〜16ｍＡとすることにより、出力端子を流
れる電流を４〜20ｍＡとする２線式伝送器を実現
することが可能である。ここでスパンの変更は、
変換回路１内において、プロセス量Ｐとパルス信
号Pfの周波数ｆとの関係を変更することで容易で
あり、ゼロ点調整はCC1の変更で可能である。
＜発明の効果＞
以上説明したように、本発明によれば高価な高
精度演算抵抗を使用することなく、高精度の２線
式伝送器を実現できる。又プロセス量は周波数パ
ルス信号に変換されるので、デイジタル表示及び
信号のデイジタル処理にも対応が容易である。
精度演算抵抗を使用することなく、高精度の２線
式伝送器を実現できる。又プロセス量は周波数パ
ルス信号に変換されるので、デイジタル表示及び
信号のデイジタル処理にも対応が容易である。
第１図は従来の２線式伝送器の一例を示す回路
構成図、第２図は本発明の一実施例を示す回路構
成図、第３図はその動作説明図である。 １……変換回路、４……可変電流源、５，６…
…トランジスタスイツチ、７……FETスイツチ、
８……カレントスイツチ、C1，C2……第１，第
２のコンデンサ、T1，T2……出力端子、l1，l2…
…伝送線、RL……負荷、EB……直流電源。
構成図、第２図は本発明の一実施例を示す回路構
成図、第３図はその動作説明図である。 １……変換回路、４……可変電流源、５，６…
…トランジスタスイツチ、７……FETスイツチ、
８……カレントスイツチ、C1，C2……第１，第
２のコンデンサ、T1，T2……出力端子、l1，l2…
…伝送線、RL……負荷、EB……直流電源。
Claims (1)
- １ 一対の出力端子を有し、この出力端子に接続
される２本の伝送線を介して遠隔点より給電され
ると共に、上記伝送線を流れる電流を測定すべき
プロセス量に対応させるようにした２線式伝送器
において、上記出力端子の一方にその一端が接続
された可変電流源と、この可変電流源の他端と上
記出力端子の他方間に接続された第１のコンデン
サと、上記出力端子の他方にその一端が接続され
た第２のコンデンサと、このコンデンサの他端を
上記プロセス量に関連した周波数で上記出力端子
の他方又は上記可変電流源の他端間に切換接続す
るスイツチ手段と、上記第１のコンデンサの端子
間電圧を上記周波数よりは長い周期でサンプルす
るサンプルホールド回路とを有し、このサンプル
ホールド回路の出力によつて上記可変電流源の出
力を制御することを特徴とする２線式伝送器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049384A JPS60165125A (ja) | 1984-02-07 | 1984-02-07 | ２線式伝送器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049384A JPS60165125A (ja) | 1984-02-07 | 1984-02-07 | ２線式伝送器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60165125A JPS60165125A (ja) | 1985-08-28 |
| JPH0344461B2 true JPH0344461B2 (ja) | 1991-07-08 |
Family
ID=12028678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2049384A Granted JPS60165125A (ja) | 1984-02-07 | 1984-02-07 | ２線式伝送器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60165125A (ja) |
-
1984
- 1984-02-07 JP JP2049384A patent/JPS60165125A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60165125A (ja) | 1985-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4618814A (en) | Voltage-to-current converter circuit | |
| US4783659A (en) | Analog transducer circuit with digital control | |
| EP0683567B1 (en) | Precision analog-to-digital converter with low-resolution and high-resolution conversion paths | |
| JPH0621966B2 (ja) | 電流源装置 | |
| CA2010739C (en) | Bipolar voltage to frequency converter | |
| US4611136A (en) | Signal delay generating circuit | |
| US4694277A (en) | A/D converter | |
| US4868909A (en) | Signal shaping circuit utilizing a magneto-resistor in a voltage divider circuit | |
| JPH0344461B2 (ja) | ||
| US4616332A (en) | Apparatus for converting analog-format signals to pulse-format signals | |
| US4987320A (en) | Multiphase multiplier | |
| US4588983A (en) | Instantaneous gain changing analog to digital converter | |
| EP0113975B2 (en) | Controllable sweep generator | |
| JPS62185174A (ja) | 電子式電力量計 | |
| JPH089618Y2 (ja) | サーミスタ温度変換回路 | |
| US4968890A (en) | Charged particle beam-dosimeter | |
| JPH0537248Y2 (ja) | ||
| SU855534A1 (ru) | Устройство дл измерени сопротивлени посто нному току | |
| SU896633A1 (ru) | Аналоговый интегратор | |
| JPS60164899A (ja) | ２線式伝送器 | |
| SU752753A1 (ru) | Мультивибратор | |
| SU1037285A1 (ru) | Функциональный преобразователь | |
| SU938172A1 (ru) | Устройство дл измерени напр жени | |
| KR810000965B1 (ko) | 샘플 앤드 홀드(Sample and Hold)회로 | |
| JPS5837898A (ja) | ピ−クホ−ルド回路 |