JPH0344957A - 半導体チップ実装用セラミック基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体チップを直接に実装するセラミック基板に関し。

該セラミック基板に設けられたバイアホールに。

５ｒＪ（ｃｕ）、銀（Ａｇ）あるいは金（Ａｕ）等の低
抵抗金属から成る導電層の形成を可能とすることを目的
とし。

セラミック粉末を主成分として含有するグリーンシート
の所定位置に貫通孔を形成する工程と。

バインダと該バインダが気化する温度より高く且つ該セ
ラミック粉末の焼結温度より低い温度で気化する形状保
持物質とを含有するペーストを該貫通孔内に充填する工
程と、該ペーストが充填された複数の該グリーンシート
を各々の間において対応する貫通孔が一致するようにし
て重ね合わせたのち加圧して積層する工程と、積層され
た該？！数のグリーンシートを焼成して該貫通孔内にお
ける該形状保持物質を気化させるとともに咳セラＳ　７
り粉末を焼結させてセラミック基板を形成する工程と、
該セラミック基板における該貫通孔を充填する金属層を
形成する工程を含むように構成する。

〔産業上の利用分野〕

本発明は、半導体チップを直接に実装するセラミック基
板に関する。

（従来の技術〕 半導体装置の高密度実装のために、複数の半導体チップ
を基板に直接にボンディングして単位回路を構成し、こ
のような基板をプリント配線基板等の外部回路に接続し
て目的の回路を形成する方法がある。半導体チップがボ
ンディングされる基板としては、動作中の半導体チップ
から発生する熱の放散を高めるために、セラミ・ツク基
板が用いられる。この目的に対する代表的なセラ旦ツタ
材料としてはアル多す（ＡＩＺＯ−ｔ）であるが、より
熱伝導性のすぐれた材料として、窒化アルミ（ＡＩＮ）
が注目されている。窒化アルくは、半導体チップのシリ
コンと熱膨張率が近いという長所もある。

上記セラミック基板の構造を、第４図の断面図（ａ）お
よび平面図（ハ）とその部分拡大図（Ｃ）に模式的に示
す。セラミック基板４は、　２００ｍｍ四方程度の大き
さを有しており、多数の貫通孔（Ｖｉａ−ｈｏｌｅ：バ
イアホール）５が設けられている。これらバイアホール
の内部には１例えばタングステン等の金属から戒る導電
層６が形成されている。また、上記セラミック基板４の
一表面上には、半導体チップ３０に設けられているパッ
ド（図示省略）に対応するパッド２４と、これらパッド
２４と前記バイアホールとの接続あるいはセラミック基
板４上における他の半導体チップとの接続を行うための
配線パターン１１が形成されている。一方、上記セラミ
ック基にして、半導体チップ３０に形成されている回路
は。

これらバイアホール５を通じて１人出力ピン１４に接続
され、さらにこれら入出力ピン１４を通じてプリント配
線基板等の図示しない外部回路に接続され、信号や電力
の授受を行う。

〔発明が解決しようとする課願］ 上記セラミック基板は、一般に、セラミック粉末を主成
分として収るグリーンシートを焼成して製造されるが、
−枚のグリーンシートで数ｍｍ程度の厚さのセラミック
基板を得ようとすると反りが大きくなったり、厚さが不
均一になったり、あるいは、ひび割れが生じたりする。

したがって３寸法の大きなセラミック基板を！！造する
場合には。

数／１０１程度の厚さのグリーンシートを数ないしｌＯ
枚徨度を重ね合わせたのち加圧積層したものを焼結する
方法が採られる。

上記セラミック基板に対するバイアホールの形成加工を
容易にするために５通常、あらかしめグリーンシートに
バイアホールに相当する貫通孔を打抜いておく。このよ
うな貫通孔は、複数のグリーンシートを重ね合わせて加
圧積層する場合、その内部が空洞のままであると潰れて
閉じてしまう。

従来は１貫通孔の内部にタングステン等の高融点金属粉
末から戒るペーストを充填したのち、積層する方法が採
られていた。したがって、積層時の加圧によって貫通孔
が漬れることはなかった。また、上記高融点金属とセラ
ミック基板とを同一工程で焼結して貫通孔内部に導電層
を形成できる利点もあった。

しかしながら、タングステン等の高融点金属は。

比較的抵抗が高く、このようなセラコツタ基板を用いて
構成した回路の信号遅延や電力消費が太くなる問題があ
った。このため、バイアホール内部の導電層を、銅（Ｃ
ｕ）や銀（＾ｇ）あるいは金（Ａｕ）等の低抵抗材料を
用いて形成することが望まれていた。

ところが、これらの低抵抗材料の融点は、一般に上記セ
ラミック基板の焼結温度よりかなり低いため、これら低
抵抗材料から成るペーストを貫通孔内に充填してセラミ
ック基板と同時に焼結すると。

低抵抗材料が表面張力によって球状となって、バイアホ
ール内に所望の導電層が形成されない問題がある。

したがって、上記低抵抗材料から成る導電層の形成は、
セラミック基板の焼結完了後に行わなければならばず１
　このことは、セラミック基板の原形であるグリーンシ
ートの加圧積層時にバイアホールが潰れて閉じてしまう
問題に対して、タングステン等の高融点金属粉末から成
るペーストをバイアホールに充填する従来の方法に代わ
る解決方法が必要となる。

本発明は上記の要求に応え得る新規な方法を提供するこ
とを目的とする。

〔課題を解決するための手段〕

上記目的は、セラミック粉末を主成分として含有するグ
リーンシートの所定位置に貫通孔を形成する工程と、バ
インダと該バインダが気化する温度より高く且つ該セラ
稟ツタ粉末の焼結温度より低い温度で気化する形状保持
物質とを含有するペーストを該貫通孔内に充填する工程
と、該ペーストが充填された複数の該グリーンシートを
各々の間において対応する貫通孔が一致するようにして
重ね合わせたのち加圧して積層する工程と、積層された
該複数のグリーンシートを焼成して該貫通孔内における
該形状保持物質を気化させるとともに該セラミック粉末
を焼結させてセラ藁ツタ基板を形成する工程と、該セラ
ミック基板における該貫通孔を充填する金属層を形成す
る工程を含むことを特徴とする本発明に係る半導体チッ
プ実装用セラミック基板の製造方法によって達成される
。

（作　用） グリーンシートに設けられた貫通孔内に１例えばテレフ
タル酸の粉末を主成分とするペーストを充填した状態で
グリーンシートを重ね合わせ、加圧して積層したのち、
所定温度で焼結する。テレフタル酸は、３００°Ｃで昇
華する固体物質である。

したがって、テレフタル酸のような物質を主成分として
成るペーストを充填した貫通孔は、積層時の加圧によっ
て潰れない。また、セラミック基板の焼結時の温度上昇
過程において、グリーンシート中のバインダが気化ない
しは熱分解してグリーンシートが塑性を失うまで前記貫
通孔の形状を保持し、そののち気化して消失する。した
がって。

焼成されたセラミック基板に所望の形状・寸法のバイア
ホールが残される。こののち、ｉ同（Ｃｕ）やｉ艮（４
ｇ）あるいは金（Ａｕ）等から成るペーストをバイアホ
ール内に充填し、所定温度で焼結することにより、バイ
アホール内に低抵抗の導電層が形成される。

〔実施例〕

以下本発明の実施例を図面を参照して説明する。

第１図は本発明のセラミック基板の製造工程の実施例に
おける要部断面図であって、第１図（ａ）に示すように
１例えば窒化アルミニウム（ＡＩＮ）粉末を主成分とし
て含有する厚さ０．６ｍｍのグリーンシート１を所定寸
法に裁断する。グリーンシート１は、バインダとしてポ
リビニルブチラールを、また、溶剤としてエタノールを
含有する。

次いで、第１図（ｂ）に示すように、上記グリーンシー
トｌに１例えば打抜き法により、複数の貫通孔２を形成
したのち、第１図（Ｃ）に示すように１貫通孔２内に、
テレフタル酸粉末を主成分として含有するペースト３を
充填する。この充填方法としては５例えば周知のスクリ
ーン印刷法を用いればよい。

上記ペーストの組成例は次のＩＢりである。

テレフタル酸（１〜３メツシユ）８０〜９０重量部バイ
ンダ（エチルセルロース）　　１〜５７１部溶剤（テル
ピネオール）　　２　１０〜２０重量部その他　　　　
　　　　　　　０−０．５重量部貫通孔２にペースト３
を充填し、５０’Ｃで乾燥して溶剤を除去したグリーン
シート■の例えば１０枚を５第１図（ｄ）に示すように
、それぞれの貫通孔２が対応するようにして重ね合わせ
、圧力８０Ｋｇ／ｃｍ”で加圧した状態で５０°Ｃで加
熱する。これにより。

グリーンシート１は互いに密着して積層される。

上記のように積層されたグリーンシート１を、まず、脱
脂を目的として、窒素雰囲気中、　４５０　’Ｃで５時
間熱処理する。この温度まで上昇する間にまずグリーン
シート１中のバインダが気化ないしは熱分解し、ペース
ト３中のテレフタル酸が昇華して消失する。

次いで１８００″Ｃに昇温し１時間保持する。グリーン
シート１中のＡＩＮ粉末は、　１７００〜１８００°Ｃ
で焼結する。その結果、第１図（ｅ）に示すように、各
グリーンシート１はＡＩＮが焼結した厚さ約５ｍｍの一
枚のセラミック基Ｆｉ４となり、各々のグリーンシート
１の前記貫通孔２は連続したバイアホール５となる。上
記により１例えば直径０．１ｍｍを有するバイアホール
５を相互間距離０．４５ｍｍで形成することが可能であ
る。

上記ののち、バイアホール５内に、銅（Ｃｕ）粉末等を
主成分として含有するペーストを充填し、これを所定温
度で焼成して、第１図Ｃｆ）に示すように。

Ｃｕ等の粉末が焼結して成る導電Ｎ６がバイアホール５
内に形成される。導電層６を構成する低抵抗材料粉末の
焼結温度は、　Ｃｕ粉末の場合９００°Ｃ１銀（Ａｇ）
粉末の場合８５０°Ｃ２金ｎｕ）ＦＡ末の場合９５０°
Ｃであり、いずれもセラミック基板４の焼結温度よりか
なり低い。

以後、セラごンク基板４の両面を２例えば周知のパフ研
磨等によって研磨し、平滑面とする。

第２図は上記本発明に係るセラ旦ツタ基板４に複数の半
導体チップを実装する例を説明するための模式的要部断
面図である。

上記のようにして表面研磨したセラミック基板４の一′
表面に１例えば真空蒸着あるいはスパッタリング等の周
知の薄膜技術を用いて、銅（Ｃｕ）　薄膜を堆積し−９
これを周知のりソゲラフ技術を用いて配線パターン１１
に形成する。Ｃｕｌ膜とセラミック基板４表面との接着
力を高めるためにチタン（Ｔｉ）あるいはクロム（Ｃｒ
）等から成る下地層を必要に応じて介在させることは周
知の通りである。

セラミック基板４の裏面には５人出力ピン（Ｉ１０ピン
）１４を接続するためのメタライズ層１２を形成する。

このメタライズ層１２は、上記配線パターン１１を構成
するＣｕ薄膜と同時または個別に堆積されたＣｕｌ膜等
をパターンニングして形成されたもので１個々のバイア
ホール５上に直接形成してもよく、あるいは、バイアホ
ール５上からバイアホール５近傍のセラミック基板４表
面に延在する構造としてもよい。前者の場合には、バイ
アホール５上に直接配置された入出力ピン１４＋により
例示される構造となり、後者の場合には、バイアホール
５からずれた位置に配置された入出力ピン１４．により
例示される構造となる。通常１人出力ピン１４は等ピッ
チで配置されるが、後者の構造によればバイアホール５
は必ずしも人出力ピン１４に対応して等ピッチで形成す
る必要はない。

配線パターン１１が形成されたセラミック基板４表面に
、絶縁層２１と配線パターン２２とから成る多層配線構
造２０を形成する。絶縁層２１は５周知の薄膜技術を用
いて堆積されたＳｉＯ□やＳｉ３Ｎ４等の無機絶縁層で
あってもよく、あるいは１例えばポリイミド樹脂溶液を
塗布・ベーキングして成る有機絶縁層でもよい。多層配
線構造２０は、絶縁層２１にスルーホール２３を形成し
たのち、その表面にＣｕ薄膜を堆積し、これをエツチン
グして所定の配線パターン２２に加工する工程を繰り返
すことにより形成される。各層の配線パターン２２間の
相互接続はスルーホール２３内壁面に堆積した上記Ｃｕ
薄膜によって行われる。

多層配線構造２０の最上層の絶縁層２１表面には。

半導体チップ３０に設けられているバッド（図示省略）
に対応するバッド２４を形成する。バッド２４は配線パ
ターン２２を構成するのと同しＣ＋Ｂ］膜をパターンニ
ングして形成され、スルーホール２３を通して下層の配
線パターン２２に接続される。半導体チップ３０に設け
られている前記バンドとこれに対応するバ・ンド２４と
を１例えば周知のＴＡＢ（Ｔａｐｅ　Ａｕｔ。

餠ａｔｅｄ　Ｂｏｎｄｉｎｇ）法によるリード線３■に
よって相互接続する。

セラミツク基板４裏面に形成されている前記メタライズ
Ｊ１１２のそれぞれに、入出力ピン１４を蝋付けする。

人出力ビン１４は９例えば０．６　ｍｍの配列ピッチで
マトリックス状に配置される。

上記のようにして、半導体チップ３０のバットは多層配
線構造２０の配線パターン２２を通じて１図示のように
一つは入出力ピン１４．に接続され、他の一つは入出力
ピン１４３に接続される。セラミック基板４上に配置さ
れている図示しないその他の半導体チップ３０について
も同様である。

本発明は、単一の半導体チップを実装するためのセラミ
ック基板に対しても適用できる。この例を第３図に示す
。図において符号４０は、第１図を参照して説明したの
と同じ工程を経て作製された１、７ｃｍ四方のセラミッ
ク基板であり、　Ｃｕ等の低抵抗材料から成る導電層が
内部に形成されたバイアホール５を有する。セラミック
基板４０の一面には。

第２図と同様の構造を有する多層配線構造４２とパッド
４４が形成されており、その裏面には、バイアホール５
に対応する入出力ビン１４が９例えば０．６ｍｍピッチ
で配置されている。

一個の半導体チップ３０がＴＡＢ方式によりパッド４４
に接続されている。符号４１はＴＡＢ　リード線である
。半導体チップ３０は１例えばコバールから成るスペー
サ４６と表面をメタライズされた窒化アルミニウム製の
ヒートシンク４７とから成る構造内に密閉されている。

本発明によれば、第３図のようなりが小さく、所望の強
度と高熱放散性を有し、かつ、バイアホール内に低抵抗
の導電路が設けられたセラミック基板を得ることができ
る。

なお、上記において、グリーンシートｌに設けられた貫
通孔２内に充填するペーストが含有する形状保持物質は
テレフタル酸に限定されず、セラミック基板４を焼結す
るための焼成工程においてテレフタ・ル酸と同様の熱的
性質および化学的性質を示すものであればよく、また、
ペーストに含有された状態で粉末である必要はなく、ペ
ースト中に均一に溶解する物質であり、ペースト中の溶
剤が消失したのちに固体状となるものであればよい。

さらに、上記実施例においては、　ＡＩＮ（窒化アルミ
ニウム）から成るセラミック基板の製造を例に説明した
が２本発明はＡＩＮ基板に限定されることはなく１例え
ばＡ１□０３（アルミナ）、５ｉＣ（炭化珪素）。

あるいは、　３Ａ１．Ｏ，・Ｓｉｎｇ　（ムライト）等
から成るセラミック基板の製造にも適用可能であること
は言うまでもない。

〔発明の効果〕

本発明によれば、加圧して互いに積層された複数のグリ
ーンシート・を焼成して成るセラミック基板に設けられ
たバイアホールを所定寸法に維持できるため、該バイア
ホール内に銅等の低抵抗材料から収る導電層を形成可能
とする効果がある。これにより、該セラミック基板を用
いて構成される半導体集積回路における信号遅延および
消費重力ならびに熱放散を低減可能となる。

【図面の簡単な説明】

第１図は本発明の実施例の工程における要部断面図。 第２図と第３図は本発明に係るセラミック基板に半導体
チップを実装する例を示す模式的要部断面図。 第４図は半導体チップ実装用のセラミック基板の構造説
明図 である。 図において。 ■はグリーンシート、　　２は貫通孔。 ３はペースト　　４と４０はセラミック基板。 ５はバイアホール、　　６は導電層。 １１と２２は配線パターン、１２はメタライズ層。 １４は人出力ピン、　　２０と４２は多層配線構造。 ２１は絶縁層、２３はスルーホール ２４と４４はパッド、　　３０は半導体チッ゛プ。 ３１と４１はリード線１４６はスペーサ。 ４７はヒートシンク である。 （０，） １ ′＄完明ｌ二よ′５′２フミ・、り基板に対する牛導住
す・７ア突装伊１こ堂の１）第　２　図 本宅８月ｌ：よ８でフミ・ツク基才反を二対すう′４導
停子・、ブ炙喪仔ＩＩＣでの２）第　３　閉

Claims (1)

1. 【特許請求の範囲】 セラミック粉末を主成分として含有するグリーンシート
   の所定位置に貫通孔を形成する工程と、バインダと該バ
   インダが気化する温度より高く且つ該セラミック粉末の
   焼結温度より低い温度で気化する形状保持物質とを含有
   するペーストを該貫通孔内に充填する工程と、 該ペーストが充填された複数の該グリーンシートを各々
   の間において対応する貫通孔が一致するようにして重ね
   合わせたのち加圧して積層する工程と、 積層された該複数のグリーンシートを焼成して該貫通孔
   内における該形状保持物質を気化させるとともに該セラ
   ミック粉末を焼結させてセラミック基板を形成する工程
   と、 該セラミック基板における該貫通孔を充填する金属層を
   形成する工程 を含むことを特徴とする半導体チップ実装用セラミック
   基板の製造方法。