JPH0345010A - 電流源回路 - Google Patents

電流源回路

Info

Publication number
JPH0345010A
JPH0345010A JP1181579A JP18157989A JPH0345010A JP H0345010 A JPH0345010 A JP H0345010A JP 1181579 A JP1181579 A JP 1181579A JP 18157989 A JP18157989 A JP 18157989A JP H0345010 A JPH0345010 A JP H0345010A
Authority
JP
Japan
Prior art keywords
output
current
current source
terminal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1181579A
Other languages
English (en)
Inventor
Takahiro Miki
隆博 三木
Sumitaka Takeuchi
竹内 澄高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1181579A priority Critical patent/JPH0345010A/ja
Publication of JPH0345010A publication Critical patent/JPH0345010A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電流源回路に関し、特に電流源の過渡応答期
間を短縮できる電流源回路に関するものである。
〔従来の技術〕
第7図は従来の電流源回路を示す。lは電流源であり、
一方の端子が定電位、ここでは電源電位に結ばれており
、電流源1のもう一方の端子はスイッチ5を介して端子
3に、端子2はスイッチ5の制御端に結ばれている。電
流源1及びスイッチ5は電流源回路4を構成する。端子
3には抵抗10が接続され、抵抗lOのもう一端は接地
されている。なお、11は端子3に存在する寄生容量で
ある。
次に動作について説明する。
ここでは、端子2にHレベルが印加されたときスイッチ
5がオンし、端子2にLレベルが印加されたときスイッ
チ5がオフするとする。まず端子2がLレベルからHレ
ベルになるとスイッチ5がオンし、電流源1の電流出力
が抵抗10及び寄生容量11に印加される。この時スイ
ッチ5のオン抵抗が零であり、出力電流Ioはただちに
所定の出力レベルI0゜になる場合でも出力電圧はただ
ちに所定の出力1ノベル■。。Rにはならない、即ち、
過渡状態では出力電流によって供給される電荷が寄生容
量の充電のために使われるためである。
次に端子2がHレベルからLレベルになるとスイッチ5
がオフする。この時もスイッチ5のオン抵抗が零であり
、出力電流Ioはただちに零となる場合でも出力電圧は
ただちに零にはならない。
即ち、寄生容量11の放it流が抵抗1oを流れるため
である。
抵抗10に印加される電流i、(t)のラプラス変換結
果を1o(s)とすると、端子3に現れる電圧vo(t
)のラプラス変換結果Vo(s)は次のようになる。
C:寄生容量値 R:抵抗10の抵抗値 vo(o):初期状態での出力電圧値 ここで、スイッチ5がオンするときにはステップ関数を
u(t)  とすると、 t 41 (t) −Ioo u (t)      
  ・(2)vo (o) = O”(3) となる、(2)式のラプラス変換結果及び(2)式を(
1)式に代入し、逆ラプラス変換を行なうと下式が得ら
れる。
Vo (t) = l00R(1−e −””)   
  =(4)またスイッチ5がオフするときには、 io (t) =O・・・(5) Vo (o) = IooR−(6) であり、(5)式のラプラス変換結果及び(6)式を(
1)式に代入し、逆ラプラス変換を行なうと下式が得ら
れる。
Vo (t)  −IooRe−””      ”(
7)以上の動作を第8図に示した。なお、立上り波形及
び立下り波形の最終値からの偏差D(t)は、D(t)
 −l Vo (t) −VO(00)  l    
・(8)で与えられ、立上り、立下りともに、 D (t) ** I OORe −””      
   ・=(9)となる。
ここで、最終値に真に整定する時間はD(■)−0より
論理上無限大の時間を必要とする。また最終値に±ΔV
のウィンドを設け、この範囲内に電圧が収束すれば実質
的に整定していると見なすとすると、(9)式でD(t
)−ΔVとおいて整定時間t satは、 Δ■ となる。
〔発明が解決しようとする課題〕
従来の電流源回路は以上のように構威されているので、
出力電圧が最終値に収束するまでの整定時間が長いなど
の欠点があった。
この発明は上記のような問題点を解消するためになされ
たもので、出力電圧の整定時間が短いものを得ることが
できる電流源回路を得ることを目的とする。
〔課題を解決するための手段] この発明に係る電流源回路は、過渡応答期間に出力電流
値を変化させ、予め定められた出力電流値にさらに余剰
電流を加えた電流値を一定期間出力し、その後余剰電流
の供給を止め、所定の電流値のみを出力するようにした
ものである。
〔作用〕
この発明においては、過渡応答期間に一定期間予め定め
られた出力電流値にさらに余剰電流を加えた電流を出力
する槽底としたから、この余剰電流によって寄生容量の
充放電を加速することができる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図は立上り波形を加速することのできる本発明の一
実施例による電流源回路の槽底を示す。
第1図において、■及び7は電流源で、一方の端子が各
々スイッチ5及び8に接続されており、もう一方の端子
は定電位、ここでは電源電位に各々接続されている。1
と5は主電流源6を構威し、7と8は銅量流源9を槽底
する。スイッチ5及び8の出力側端子は共通に接続され
、を流源回路4の出力端子3に結ばれている。また、端
子2は電流源回路4の駆動端子であり、スイッチ5の制
御端子端、及び制電流源駆動回路12に入力している。
制電流源駆動回路12の出力はスイッチ8の制御端に接
続されている。
以上の電流源回路において、従来例と同じくその出力端
子3に抵抗10が接続され、また寄生容量11が端子3
に存在するとする。
次に動作について説明する。
スイッチ5.8はその制御端に印加される信号S、St
がHレベルのときオンすると仮定する。
まず、端子2の信号SがLからHに変わると、銅量流駆
動回路12の出力信号S1もLからHに変わる。これに
より、スイッチ5.8がオンし、電流?ttAlの出力
I0゜と電流[7の出力■。1の出力の和(Ioo+I
o+)が端子3を介して、抵抗10及び寄生容量11に
印加される。従って、Io。のみが印加されていた従来
例に比べ、単位時間当りに寄生容量11へ供給する電荷
が多いので、出力電圧は速く立ち上がる。次に出力電圧
が目標値100Rに近づいた時、制電流源駆動回路12
の出力信号S1のみが再びLに変わる。これによって出
力電圧植は■。。Rに整定してゆく、このように電流源
回路の出力を過渡応答期間内に変化させた後、元に戻す
ことによって最終出力レベルを変化させることなく、過
渡応答期間を短縮できる。
なお、上記のように制電流源駆動回路12は入力信号S
がHになると、一定期間Hを出力した後再びLを出力す
る機能が必要であるが、その実現例については後述する
また上記第1の実施例は立上り時の整定時間の短縮を実
現した例であるが、立上りと立下りの両方の整定時間の
短縮を目的とした本発明の第2の実施例を第2図に示す
0図中、1〜12は上記第1の実施例と同様の構成であ
る。これに加え、13〜16が立下り整定時間を短縮す
るために設けられたものである。13は電流源であり、
その−端にスイッチ14が接続され、他端は定電位、こ
こでは接地電位に接続されている。13.14で第2の
銅量流源15を形成している。スイッチ14の他端は電
流源回路4の出力端子である端子3に接続されている。
第2の制電流源駆動回路16は入力端が電流源回路4の
制御端子である端子2に接続され、出力端子はスイッチ
14の制御端に接続されている。
次に動作について説明する。
立上り動作については第1の実施例と同じであるので、
立下り動作について述べる。第1の実施例ではスイッチ
8は信号SがLからHに変化するとオンし、一定時間後
には再びオフする。一方、スイッチ5は信号SがHであ
る限りはオンしている。従って、立下りの過渡応答を考
える時の初期状態はスイッチ5がオン、スイッチ8がオ
フしており、端子3の電位はI。ORである0以上のこ
とを考慮すると動作は次のようになる。
信号SがHからLに変化すると、第2の制電流源駆動回
路16の出力S2はLからHに変化する。
これにより、スイッチ5がオフし、スイッチ14がオン
する。また、スイッチ8はオフしたままである。it流
源13の出力をI。、とし、電流の方向を考慮すると、
端子3から電流源方向へtotが流れることになる。従
って、寄生容量11から単位時間当りに放電される電荷
は抵抗を介してのみ放電されていた従来例に比べ増加す
る。即ち、従来例に比べ出力電圧は速く立下る0次に出
力電圧は目標値である零に近づいた時、第2の制電流源
駆動回路16の出力信号S2のみが再びLに変わる。
これによって出力電圧は零に整定してゆく。
このように、電流源回路の出力を過渡応答期間に変化さ
せた後、元に戻すことによって最終出力レベルを変化さ
せることなく、過渡応答期間を短縮することができる。
なお、第2の制電流源駆動回路16の具体的な構成例も
後で述べる。
第3図は本発明の第3の実施例による電流原回路を示す
、100は電圧制御電流源であり、電流経路の一方が定
電圧、ここでは電源電圧に接続されており、もう一方が
端子3に接続されている。
101は制御電圧発生回路であり、出力が電圧制御電流
源100の制御端に、入力が端子2に接続されている。
なお、電圧制御電流源100と制御電圧発生回路101
で電流源回路4を構成している。電流源回路4の出力端
子3にはここでは抵抗10が接続され、抵抗10のもう
一方は接地されている。なお、11は前述の2つの実施
例と同じく端子3の寄生容量である。
次に動作について説明する。
端子2に印加される信号SがLからHに変化した場合、
制御電圧発生回路101の出力VCはVCLからVcH
eに変化し、一定期間VC+4+であった後VCHにな
る。またSがHからLに変化した場合、制御電圧発生回
路101の出力vcはvc)lからV Ct−に変化し
、一定期間v0−であった後VCLになる。
このような電圧変化を発生する回路101の具体的な構
成例は後で述べる。
VcがvcLの場合、電圧制御電流源100の出力は零
、Vellの場合は所定の出力■。。とすると、動作は
以下のようになる。信号SがLからHに変化すると、v
cはvcLからVCN−やに変化する。これに応じて、
電流源100の出力は零からIo。より大きな出力(I
o。+■。、)になり、端子3を介して抵抗10及び寄
生容量11に印加される。従って、■。。のみが印加さ
れていた従来例に比べ単位時間当りに寄生容量へ供給す
る電荷が多いので、出力電圧は速く立ち上がる。
次に出力電圧が目標値I0゜Rに近づいた時、VcがV
CXに変化する。これによって電流源100の出力はI
。。Rに整定してゆく、信号SがHからLに変化すると
、VoはVCNからVCL−に変化する。
これに応じて、電流源100の出力は負の電流■。3を
出力する。即ち、電流方向が端子3から電流源回路4の
方向へ流れていることになる。従って、寄生容量11か
ら単位時間当り放電される電荷は抵抗を介してのみ放電
されていた従来例に比べ増加する。即ち、従来例に比べ
出力電圧は速く立下る0次に出力電圧が目標値である零
に近づいた時vcは■。−からvcLになり、電流源1
00の出力電流は零となる。これによって出力電圧は零
に整定してゆく、このように電流源回路の出力を過渡応
答期間に変化させた後、所定の値に戻すことによって最
終出力レベルを変化させることなく、過渡応答期間を短
縮することができる。
以上の実施例の動作を第4図に示す。
第1の実施例の動作は第2の実施例の立上りの応答に相
当するのでその説明を省略する。また、第2の実施例と
第3の実施例の出力電流及び電圧は1つにまとめた。出
力電圧のプロット図において、200a、200bは従
来例における出力波形である。また!。−■。。+Io
+の期間がtpだけ続くとし、この期間における波形を
201a。
それ以後の波形を202aで示している。また、■。=
−1゜2の期間がt、lだけ続くとし、この期間におけ
る波形を201b、それ以後の波形を202bで示して
いる。また203a及び203bは各々出力電流が■。
。+IO+及び−IO!に保持されたままであると仮定
した時の波形である。
立上り波形においてはステップ関数をu (t)とする
と、 1o(t)=Ioou(t)+Io+u(t)   I
o+u(t−tp)・・−0v0(o) =0    
           =ODである。00式のラプラ
ス変換結果及び00式を(1)式に代入し、逆ラプラス
変換を行なうと下式が得られる。
V (t)  = I ooR(1−e−””)+ I
 o+R(1−e−””) −Q7J(Q<t<tF 
) v (t)  = I ooR(1−e−””)+ I
 o+R(1−e−””)1 o+R(1−e−”−”
””)   (t < t p ) −03)立下り波
形においては、 i6 (t) −1ozu(t) + Iatu(t 
 LM ) ””(+4)Vo  (0)  ” 10
0R−(151である。(14式のラプラス変換結果及
び09式を(1)式に代入し、逆ラプラス変換を行なう
と、to (t) −I ooRe−””)−1oJ(
1−e−””) ・−a6)(0<t<tH) to (t) ”” I 、、Re−””)−I oz
R(1−e−””)+IozR(1−e−′t−”””
)  (t<tN)・・・(!7)となる、 Q21.
03)、 06)、 Q7j式が各々曲線201a20
2a、201b、202bに対応する。
ここで、I O+又は■。、を■。8、t、又は1)I
をt8に置き換えて、立上り波形、立下り波形の偏差D
X (t)を求めると、(8)式より立上り、立下りと
もに DX (t) = RI I ooRe−””)−I 
ox(1−e−””) l ・”08)(0〈tくtx
) DX (t) = RI I oo−1ox(e”′c
”−1) l e−”” =09)(t<tX) となる、ここで波形が最終値に初めて到達する時間1o
を求めるため、08)式でDx(t+)=0とすると、 となる、この時刻を乞えとした場合、即ち、となるよう
な動作をさせた場合、(21)式を09式に代入するこ
とにより、 DX (t)=O(t<tX)   ・・・(22とな
ることがわかる。また(21)式より■。8を大きくす
ればするほど、t8は零に近づくことがわかる。即ち、
信号Sが変化した瞬間に立上りにおいてはIo。+I 
01の出力電流を、立下りにおいては−1゜8の出力電
流を印加し、出力電圧が目m値IooR又は零に到達し
た瞬間、立上りにおいては出力電流をIo。、立下りに
おいては出力電流を零にすることによって、有限時間で
真に整定させることができる。またこの整定時間は電流
値101又はhotを大きくすることによって、いくら
でも小さくできる。
tXがtoと一致しない場合でもt8がある範囲であれ
ば整定時間は短縮できる0本発明の場合、波形が最終値
に近づいた場合の波形の最終値からの偏差は09式で与
えられる。ここで、であれば、 foe>Io。−1,、(et”/el −1) > 
100・(24)弐が成立する。 (24)式と(8)
、09式より、DX (t) <D(t)      
       ・・・(25)が成立する。即ち、(2
3)式が成立する範囲では波形の最終値は本発明実施例
では従来例より常に小さくなり、本発明実施例は整定時
間を短縮していることがわかる。
次に制電流源駆動回路及び制御電圧発生回路の具体的な
構成例を第5図(a)に示す。
制電流源駆動回路12.16はここでは1つの回路にま
とめ、99で示した。また制御電圧発生回路は副型流源
99を用いて101のように構成される。信号Sはイン
バータ310及び遅延回路301に入力し、インバータ
310は反転信号Sa、遅延回路301はSに対しtx
だけ遅れた遅延信号sbを発生する。Sa、SbはN0
R311及びAND312に入力している。NOR31
1の出力S1はSa、!:SbがともにLのときのみH
となるので、第5図(b)の波形図に示すように、Sの
立上りから時間txだけHを持続する信号となる。AN
D312の出力S2はSaとsbがともにHのときのみ
Hとなるので、第5図(b)に示すようにSの立下りか
ら時間txだけHを持続する信号となる0以上が制電流
源駆動回路の構成と動作である。
制御電圧発生回路は上記制電流源駆動回路を含む。30
2,303,304,305は各々VCLvCL−i 
”CMや+VC+4の出力を持つ電圧源であり、各々ス
イッチ306,307,308,309を介して制御電
圧出力端子315に接続されている。
スイッチ308及び307は直接信号31.32によっ
て開閉される。ここでは、スイッチは制御端の信号がH
のときオンすると仮定している。従って、Sl及びS2
がHの期間は第5図(b)に示されるように、vcは各
々VCN +及びvcL−となる。
N0R313には信号Sa及びslが入力しているので
、その出力S3はこれら2つの信号SaとSlがともに
LのときのみHとなり、第5図(b)に示される波形と
なる。従って、この期間はスイッチ309がオンし、■
、はVCHとなる。またN。
R314には信号Sと82が入力しているので、その出
力′S4はこれら2つの信号Sと32がともにLのとき
のみHとなり、第5図し)に示される波形となる。従っ
て、この期間はスイッチ306がオンし、vcは■、L
となる。このようにして、第5図(b)のような波形が
制it圧として端子315から得られる。
なお、遅延回路301の具体的な構成例として第6図の
ようなインバータを偶数個接続したものが広く知られて
いる。インバータの駆動能力を適当に設計することによ
り、所望の遅延が得られる。
またこの遅延回路はこれ以外の構成でもよい。
さらに上記実施例では遅延回路、銅量流S駆動回路、電
流源回路の具体的な構成を示したが、最終的に2値を出
力する電流源であって、過渡応答期間に第3の出力値を
一定期間持続するものであればよく、上記と同様の効果
を奏する。
上記第3の実施例における電圧制御電流源は異なる3つ
又は4つの制御電圧に対して異なる3つ又は4つの出力
電流を出力すれば良く、制御電圧と出力電流の間に特定
の関係、例えば線形関係を持つ必要はない。
〔発明の効果〕
以上のように、この発明によれば、電流源回路において
、過渡応答期間に出力電流値を変化させ、予め定められ
た出力電流値にさらに余剰電流を加えた電流値を一定期
間出力し、その後余剰電流の供給を止め、所定の電流値
のみを出力する構成としたから、この余剰電流によって
寄生容量の充放電を加速することができ、これにより電
圧応答期間を短縮できる効果がある。
【図面の簡単な説明】
第1図、第2図、第3図はこの発明の第1.第2、第3
の実施例による電流源回路の回路図、第4図は実施例の
動作説明図、第5図は副型流源駆動回路及び制御電圧発
生回路を説明するための図、第6図は遅延回路の構成例
を示す図、第7図は従来の電流源回路の構成を示す図、
第8図は従来の電流源回路の動作を説明するための図で
ある。 1は電流源、2は電流源回路の駆動端子(論理信号印加
端子)、3は出力端子、4は電流源回路、6は主電流源
、7.13は副電流源、5,8.14はスイッチ、9.
15は副電流源、10は抵抗、11は寄生容量、12.
16は副型流源駆動手段、100は電圧制御電流源、1
01は制御電圧発生回路。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)電流出力端子を持ち、2値論理信号で駆動され、
    これに応じて予め定められた出力電流を出力する電流源
    回路において、 上記出力端子の電圧の過渡応答期間内に上記予め定めら
    れた出力電流値以外の電流値を出力することを特徴とす
    る電流源回路。
JP1181579A 1989-07-12 1989-07-12 電流源回路 Pending JPH0345010A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1181579A JPH0345010A (ja) 1989-07-12 1989-07-12 電流源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1181579A JPH0345010A (ja) 1989-07-12 1989-07-12 電流源回路

Publications (1)

Publication Number Publication Date
JPH0345010A true JPH0345010A (ja) 1991-02-26

Family

ID=16103275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1181579A Pending JPH0345010A (ja) 1989-07-12 1989-07-12 電流源回路

Country Status (1)

Country Link
JP (1) JPH0345010A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067680A (ja) * 1992-04-03 1994-01-18 Intevep Sa Mfi型ゼオライト系触媒及びその調製・利用方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067680A (ja) * 1992-04-03 1994-01-18 Intevep Sa Mfi型ゼオライト系触媒及びその調製・利用方法

Similar Documents

Publication Publication Date Title
US5245524A (en) DC-DC converter of charge pump type
US20070159233A1 (en) Charge pump power supply circuit
EP0322047A2 (en) Ring oscillator
EP0086090B1 (en) Drive circuit for capacitive loads
US20070290728A1 (en) Circuit and method for slew rate control
US10771027B2 (en) Operational amplifier circuit and current detection device using the same
KR100716521B1 (ko) 레벨 시프트 회로 및 반도체 장치
EP0327160A1 (en) Integrated circuit comprising logic circuits and at least one push-pull stage
EP0354552B1 (en) Analog to digital converter
EP0641078B1 (en) Ring oscillator circuit for VCO with frequency-independent duty cycle
JPH08204526A (ja) スイッチング素子のゲート駆動回路
JPH0345010A (ja) 電流源回路
JPH02119427A (ja) 出力バッファ回路
EP1017172B1 (en) Integrated circuit generating at least a voltage linear ramp having a slow rise
EP0101947A1 (en) Driving circuit
EP0831586B1 (en) Variable delaying circuit
US12525878B2 (en) Shared pump structure that can dynamically adjust its phase ratio and control method thereof
EP0768759A2 (en) Analogue delay circuit
GB2035723A (en) Voltage boosting circuit
US12081120B1 (en) Negative charge pump
KR100243495B1 (ko) 전압비교기
JPS63240208A (ja) 出力バツフア回路
KR100243019B1 (ko) 출력버퍼회로
JP2585554B2 (ja) 電源装置
JP2803700B2 (ja) 論理回路