JPH034534A - 半導体内に平坦な絶縁領域を形成する方法 - Google Patents
半導体内に平坦な絶縁領域を形成する方法Info
- Publication number
- JPH034534A JPH034534A JP2127045A JP12704590A JPH034534A JP H034534 A JPH034534 A JP H034534A JP 2127045 A JP2127045 A JP 2127045A JP 12704590 A JP12704590 A JP 12704590A JP H034534 A JPH034534 A JP H034534A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- trench
- forming
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、一般的に半導体素子に関し、ざらに詳しくは
、半導体構造内に平坦な絶縁領域を形成する方法に関す
る。
、半導体構造内に平坦な絶縁領域を形成する方法に関す
る。
（従来技術）
現在、半導体構造物中に絶縁領域を形成する数多くの方
法がある。しかし、従来の方法には、多くの欠点と欠陥
がある。例えば、従来の凹状の酸化物による絶縁は、一
般的に垂直でない絶縁角度を有し、これは、酸化物の浸
蝕が活性素子領域に対して増加することと関連する。ざ
らに、従来の凹状酸化物による絶縁の方法では、一般的
に処理の方法が大きく相違する。
法がある。しかし、従来の方法には、多くの欠点と欠陥
がある。例えば、従来の凹状の酸化物による絶縁は、一
般的に垂直でない絶縁角度を有し、これは、酸化物の浸
蝕が活性素子領域に対して増加することと関連する。ざ
らに、従来の凹状酸化物による絶縁の方法では、一般的
に処理の方法が大きく相違する。
従来技術の絶縁技術が、シルベストリ他に付与された、
「エツチングおよびリフィル技術を使用した空洞のない
絶縁パターンの形成方法」という名称の１９８５年７月
２日付は米国特許第４，５２６．６３１号に開示されて
いる。トレンチのエツチングに続いて、このトレンチの
側壁上に第１絶縁層が形成される。次に、このトレンチ
には、エピタキシャル・シリコンが部分的に充填される
。
「エツチングおよびリフィル技術を使用した空洞のない
絶縁パターンの形成方法」という名称の１９８５年７月
２日付は米国特許第４，５２６．６３１号に開示されて
いる。トレンチのエツチングに続いて、このトレンチの
側壁上に第１絶縁層が形成される。次に、このトレンチ
には、エピタキシャル・シリコンが部分的に充填される
。
このエピタキシャル・シリコンの上部表面には小平面が
刻まれているので、残りのトレンチを埋めるためとトレ
ンチの上部の領域を覆うため、第２被覆絶縁層を使用す
る。この第２被覆絶縁層の形成に続いて、平坦化のため
のエツチング・バックを行う。
刻まれているので、残りのトレンチを埋めるためとトレ
ンチの上部の領域を覆うため、第２被覆絶縁層を使用す
る。この第２被覆絶縁層の形成に続いて、平坦化のため
のエツチング・バックを行う。
従来技術による他の絶縁領域の形成方法は、日本電子化
学協会の「半導体科学と技術」誌１９８８年１０月号の
２５６２−２５６６頁記載のニーおよびウィットコスキ
による論文「新しいバーズ・ピークの発生しない素子絶
縁技術」に示されている。トレンチのエツチングに続い
て、窒化物層を側壁上に形成する。この形成に続いて、
エピタキシャル・シリコン層がこの電界領域内に選択的
に成長され、電界酸化物を形成するため、完全に熱的シ
リコン酸化物膜に変換される。この論文は、均一な電界
酸化物、バーズ・ピークが浸蝕しないことおよび活性素
子領域の変移の無いことの利点を開示するものである。
学協会の「半導体科学と技術」誌１９８８年１０月号の
２５６２−２５６６頁記載のニーおよびウィットコスキ
による論文「新しいバーズ・ピークの発生しない素子絶
縁技術」に示されている。トレンチのエツチングに続い
て、窒化物層を側壁上に形成する。この形成に続いて、
エピタキシャル・シリコン層がこの電界領域内に選択的
に成長され、電界酸化物を形成するため、完全に熱的シ
リコン酸化物膜に変換される。この論文は、均一な電界
酸化物、バーズ・ピークが浸蝕しないことおよび活性素
子領域の変移の無いことの利点を開示するものである。
しかし、この開示した方法に関連する種々のプロセス制
御上の問題点があり、これは結果の再現を困難にすると
共に、また絶縁領域が平坦でなくなる結果となる。
御上の問題点があり、これは結果の再現を困難にすると
共に、また絶縁領域が平坦でなくなる結果となる。
（発明の概要）
したがって、本発明の目的は、浸蝕の無い垂直側壁を有
する平坦な絶縁領域の形成方法を提供することである。
する平坦な絶縁領域の形成方法を提供することである。
本発明の他の目的は、深さを変更することが可能でおり
、素子内絶縁または素子間絶縁のいずれにも使用可能で
ある平坦な絶縁領域の形成方法を提供することである。
、素子内絶縁または素子間絶縁のいずれにも使用可能で
ある平坦な絶縁領域の形成方法を提供することである。
本発明のざらに他の目的は、幅を変更することが可能で
あり、良好なスケーラビリティ（ＳＣａｌａ−ｂｉｌｉ
ｔｙ）を有する平坦な絶縁領域の形成方法を提供するこ
とにある。
あり、良好なスケーラビリティ（ＳＣａｌａ−ｂｉｌｉ
ｔｙ）を有する平坦な絶縁領域の形成方法を提供するこ
とにある。
上述および他の目的と利点は、本発明の第１の実施例に
よって達成される。この実施例は、その一部として半導
体基板を設けることとその上に半導体層を形成すること
を含む。次に、この半導体層上に誘電体層を形成し、こ
の誘電体層を通って半導体層までトレンチをエツチング
する。次に、トレンチ・ライナーをこのトレンチの側壁
上に形成し、このトレンチ内に多結晶性シリコンを選択
的に形成することによって、このトレンチを埋める。こ
の選択的に形成した多結晶性シリコンは、平坦な絶縁領
域を形成するように、少なくとも部分的に酸化される。
よって達成される。この実施例は、その一部として半導
体基板を設けることとその上に半導体層を形成すること
を含む。次に、この半導体層上に誘電体層を形成し、こ
の誘電体層を通って半導体層までトレンチをエツチング
する。次に、トレンチ・ライナーをこのトレンチの側壁
上に形成し、このトレンチ内に多結晶性シリコンを選択
的に形成することによって、このトレンチを埋める。こ
の選択的に形成した多結晶性シリコンは、平坦な絶縁領
域を形成するように、少なくとも部分的に酸化される。
（実施例）
第１図ないし第９図は、平坦な素子内および素子間絶縁
領域を有する半導体構造部分の製造工程を示した拡大断
面図であり、第１０図は完成した構造の拡大断面図であ
る。素子内絶縁領域は単一素子内の活性領域を分離し、
一方素子間絶縁領域は素子全体を他の素子から分離する
ことに注意するべきである。これらの図の示す絶縁領域
は比較的浅いが、本発明を採用して、絶縁領域をより深
くすることもできる。ざらに、本発明は、浅くて平坦な
絶縁領域と深くて平坦な絶縁領域との組合わせを作るの
に使用することも可能である。
領域を有する半導体構造部分の製造工程を示した拡大断
面図であり、第１０図は完成した構造の拡大断面図であ
る。素子内絶縁領域は単一素子内の活性領域を分離し、
一方素子間絶縁領域は素子全体を他の素子から分離する
ことに注意するべきである。これらの図の示す絶縁領域
は比較的浅いが、本発明を採用して、絶縁領域をより深
くすることもできる。ざらに、本発明は、浅くて平坦な
絶縁領域と深くて平坦な絶縁領域との組合わせを作るの
に使用することも可能である。
まず、半導体基板１０を設ける。本発明では種々の材料
によって構成される半導体基板を採用することが可能で
あるが、本実施例では、ボロンを添加した＜１００＞の
結晶配向を有するＰ型シリコン基板を採用する。次に、
埋込層１２を技術上周知の方法によって基板１０内に形
成する。埋込層１２は、本実施例ではＮ千尋電性型であ
る。この時任意のチャンネル・ストップを注入すること
が可能でおることを理解するべきであるが、これは本実
施例では示していない。
によって構成される半導体基板を採用することが可能で
あるが、本実施例では、ボロンを添加した＜１００＞の
結晶配向を有するＰ型シリコン基板を採用する。次に、
埋込層１２を技術上周知の方法によって基板１０内に形
成する。埋込層１２は、本実施例ではＮ千尋電性型であ
る。この時任意のチャンネル・ストップを注入すること
が可能でおることを理解するべきであるが、これは本実
施例では示していない。
次に、エピタキシャル・シリコン層１４を基板１０およ
び埋込層１２上に形成する。しかし、本発明は、このエ
ピタキシャル・シリコン層がなくても使用可能であるこ
とを理解するべきである。
び埋込層１２上に形成する。しかし、本発明は、このエ
ピタキシャル・シリコン層がなくても使用可能であるこ
とを理解するべきである。
もしエピタキシャル・シリコン層を使用しないならば、
次に、熱酸化物層１６をエピタキシャル・シリコン層１
４上、または直接基板１０と埋込層１２上に形成し、次
に熱酸化物層１６上に窒化物層１８を形成する。窒化物
層１８は技術上周知の多くの方法によって形成すること
が可能でおるが、本実施例ではＬＰＣＶＤ法を使用する
。酸化物層１６の形成に続いて窒化物層１８が形成され
るが、この窒化物層１８は、本実施例ではＰＥＣＶＤ法
によって形成する。熱酸化物層１６、窒化物層１８およ
び酸化物層２０は、浅いシリコン・トレンチのエツチン
グおよびその後に行われる充填酸化の活性領域のシール
のためのハード・マスクを形成することを理解するべき
である。
次に、熱酸化物層１６をエピタキシャル・シリコン層１
４上、または直接基板１０と埋込層１２上に形成し、次
に熱酸化物層１６上に窒化物層１８を形成する。窒化物
層１８は技術上周知の多くの方法によって形成すること
が可能でおるが、本実施例ではＬＰＣＶＤ法を使用する
。酸化物層１６の形成に続いて窒化物層１８が形成され
るが、この窒化物層１８は、本実施例ではＰＥＣＶＤ法
によって形成する。熱酸化物層１６、窒化物層１８およ
び酸化物層２０は、浅いシリコン・トレンチのエツチン
グおよびその後に行われる充填酸化の活性領域のシール
のためのハード・マスクを形成することを理解するべき
である。
酸化物層２０の形成に続いて、１つ以上のトレンチ２２
を構造内にエツチングする。本実施例において、１個の
マスクによる絶縁のためのフォトリソグラフィーの段階
が使用され、全ての工程における寸法上のかたよりと変
化の程度は、このフォトリソグラフィーによって限定さ
れる。本実施例におけるエツチングは、最初に酸化物層
２０、窒化物層１８および熱酸化物層１６を介してエツ
チングすることによって行われ、エピタキシャル・シリ
コン層１４上で停止する。この点における過度のエツチ
ングは重要ではない。次に、エピタキシャル・シリコン
層１４にエツチングを行うため、ＲＩＥを使用する浅い
シリコン・トレンチのエツチングを行う。
を構造内にエツチングする。本実施例において、１個の
マスクによる絶縁のためのフォトリソグラフィーの段階
が使用され、全ての工程における寸法上のかたよりと変
化の程度は、このフォトリソグラフィーによって限定さ
れる。本実施例におけるエツチングは、最初に酸化物層
２０、窒化物層１８および熱酸化物層１６を介してエツ
チングすることによって行われ、エピタキシャル・シリ
コン層１４上で停止する。この点における過度のエツチ
ングは重要ではない。次に、エピタキシャル・シリコン
層１４にエツチングを行うため、ＲＩＥを使用する浅い
シリコン・トレンチのエツチングを行う。
トレンチ２２の形成に続いて、トレンチ２２の側壁上お
よび底部上に熱酸化物層２４を形成する。
よび底部上に熱酸化物層２４を形成する。
これに続いて、トレンチ２２を含む構造の表面上にコン
フォーマル窒化物スペーサ層２６を堆積する。コンフォ
ーマル窒化物スペーサ層２６は、技術上周知の多くの方
法によって形成することが可能であるが、ＬＰＣＶＤ法
およびＰＥＣＶＤ法が好ましい。コンフォーマル窒化物
スペーサ層２６と窒化物層１８との間の良好なシールを
保証するため、窒化物層１８の露出した垂直面から酸化
窒化物を全て除去するため短時間の湿式酸化エツチング
による窒化前に洗浄を行う。
フォーマル窒化物スペーサ層２６を堆積する。コンフォ
ーマル窒化物スペーサ層２６は、技術上周知の多くの方
法によって形成することが可能であるが、ＬＰＣＶＤ法
およびＰＥＣＶＤ法が好ましい。コンフォーマル窒化物
スペーサ層２６と窒化物層１８との間の良好なシールを
保証するため、窒化物層１８の露出した垂直面から酸化
窒化物を全て除去するため短時間の湿式酸化エツチング
による窒化前に洗浄を行う。
第５図において、熱酸化物層２４とコンフォーマル窒化
物スペーサ層２６は、トレンチ２２の側壁上に配設され
るものを除き、異方性エツチングによって除去される。
物スペーサ層２６は、トレンチ２２の側壁上に配設され
るものを除き、異方性エツチングによって除去される。
このエツチングによってトレンチ２２の底部のシリコン
が露出される。この工程では、２つの部分よりなるエツ
チングを使用する。最初に、コンフォーマル窒化物スペ
ーサ層２６をエツチングするため、異方性エツチングを
使用する。トレンチ２２の側壁上に残るコンフォーマル
窒化物スペーサ層２６のこの部分は、その後に行われる
酸化の期間中素子のアイランドをシールするため、窒化
物層１８と酸化物層２０との境界の上方に伸びることが
重要である。このコンフォーマル窒化物スペーサ層２６
のエツチングに続いて、各トレンチ２２の底部上の熱酸
化物層２４の露出部分の湿式エツチングを行う。
が露出される。この工程では、２つの部分よりなるエツ
チングを使用する。最初に、コンフォーマル窒化物スペ
ーサ層２６をエツチングするため、異方性エツチングを
使用する。トレンチ２２の側壁上に残るコンフォーマル
窒化物スペーサ層２６のこの部分は、その後に行われる
酸化の期間中素子のアイランドをシールするため、窒化
物層１８と酸化物層２０との境界の上方に伸びることが
重要である。このコンフォーマル窒化物スペーサ層２６
のエツチングに続いて、各トレンチ２２の底部上の熱酸
化物層２４の露出部分の湿式エツチングを行う。
−度シリコンが各トレンチ２２の底部で露出すると、第
６図に示すように、その上に多結晶シリコン２８を選択
的に形成し、各トレンチ２２を部分的に埋める。各トレ
ンチ２２に形成される多結晶シリコン２８の量は、その
上に形成する酸化物の厚さによって決まる。いずれにし
ても、最終的に埋められたトレンチの表面がエピタキシ
ャル・シリコン・ウェハー１４と同一平面になることが
望ましい。多結晶シリコン２８の選択的形成は、１９８
９年４月２４日に出願され、出願番号３４２．００４の
ライアラ他による「非晶質シリコンと多結晶シリコンの
選択的堆積」という名称の係属出願に開示する方法によ
って行われることを推奨する。この係属出願に開示する
方法によって成長された多結晶シリコンは、平坦な上部
表面を有し、これによってトレンチを平坦に埋めること
が可能になることに沼怠するべきでおる。
６図に示すように、その上に多結晶シリコン２８を選択
的に形成し、各トレンチ２２を部分的に埋める。各トレ
ンチ２２に形成される多結晶シリコン２８の量は、その
上に形成する酸化物の厚さによって決まる。いずれにし
ても、最終的に埋められたトレンチの表面がエピタキシ
ャル・シリコン・ウェハー１４と同一平面になることが
望ましい。多結晶シリコン２８の選択的形成は、１９８
９年４月２４日に出願され、出願番号３４２．００４の
ライアラ他による「非晶質シリコンと多結晶シリコンの
選択的堆積」という名称の係属出願に開示する方法によ
って行われることを推奨する。この係属出願に開示する
方法によって成長された多結晶シリコンは、平坦な上部
表面を有し、これによってトレンチを平坦に埋めること
が可能になることに沼怠するべきでおる。
ライアラ弛の開示する方法は、水素雰囲気中でシランの
ようなガスを含有するシリコンと塩化水素のようなガス
を含有するハロゲンとを反応させることによる多結晶シ
リコンの化学気相成長を含む。この水素はシランの反応
速度を低減してこれをその成分の部分に減少させ、塩化
水素はシリコンとシリコン以外の物質との結合を切るが
、シリコン間の結合は残す。これによって高度に選択的
な堆積を行うことができる。ざらに、この方法に必要な
温度はエピタキシャル・シリコンの形成に必要な温度よ
りもより低く、これによって素子を一般的により低い温
度で組み立てることが可能になる。
ようなガスを含有するシリコンと塩化水素のようなガス
を含有するハロゲンとを反応させることによる多結晶シ
リコンの化学気相成長を含む。この水素はシランの反応
速度を低減してこれをその成分の部分に減少させ、塩化
水素はシリコンとシリコン以外の物質との結合を切るが
、シリコン間の結合は残す。これによって高度に選択的
な堆積を行うことができる。ざらに、この方法に必要な
温度はエピタキシャル・シリコンの形成に必要な温度よ
りもより低く、これによって素子を一般的により低い温
度で組み立てることが可能になる。
多結晶シリコン２８の選択的形成に続いて、窒化物層１
８上に堆積した酸化物＠２０の残りの部分を除去するた
め、湿式エツチングを使用する。
８上に堆積した酸化物＠２０の残りの部分を除去するた
め、湿式エツチングを使用する。
良好な窒化物の選択性を有する酸化物エツチングを使用
しなければならないことを理解するべきである。平坦な
面をより容易に形成できるように、−度多結晶シリコン
２８を選択的に堆積し、酸化物１！２０をエツチングに
よって除去してしまうと、エピタキシャル・シリコン層
１４と同一平面の二酸化シリコン絶縁領域３０を形成す
るため、多結晶シリコン２８は、第７図に示すように部
分的に、または第８図に示すよう完全に酸化される。多
結晶シリコンはエピタキシャル・シリコンよりもはるか
に速い速度で熱によって酸化され、したがって、本発明
は、これが素子の製造により短い時間しか必要としない
点でエピタキシャル・シリコンを使用する従来技術より
も優れていることを当業者は理解すべきである。−度多
結晶シリコン２８が所定量だけ酸化されてしまうと、湿
式エツチングを使用して窒化物層１８と熱酸化物層１６
を除去し、これによって、活性素子のアイランド３１を
露出する。これに続いて、キャップ層３２のような別の
熱酸化物および（または）窒化物を構造上に形成しても
よいが、これは、本実施例では、熱酸化物とＬＰＧＶＤ
窒化物によって構成される。
しなければならないことを理解するべきである。平坦な
面をより容易に形成できるように、−度多結晶シリコン
２８を選択的に堆積し、酸化物１！２０をエツチングに
よって除去してしまうと、エピタキシャル・シリコン層
１４と同一平面の二酸化シリコン絶縁領域３０を形成す
るため、多結晶シリコン２８は、第７図に示すように部
分的に、または第８図に示すよう完全に酸化される。多
結晶シリコンはエピタキシャル・シリコンよりもはるか
に速い速度で熱によって酸化され、したがって、本発明
は、これが素子の製造により短い時間しか必要としない
点でエピタキシャル・シリコンを使用する従来技術より
も優れていることを当業者は理解すべきである。−度多
結晶シリコン２８が所定量だけ酸化されてしまうと、湿
式エツチングを使用して窒化物層１８と熱酸化物層１６
を除去し、これによって、活性素子のアイランド３１を
露出する。これに続いて、キャップ層３２のような別の
熱酸化物および（または）窒化物を構造上に形成しても
よいが、これは、本実施例では、熱酸化物とＬＰＧＶＤ
窒化物によって構成される。
第１１図ないし第１３図は、本発明の種々の実施例の拡
大断面図である。第１１図に示す実施例は、上述のもの
と同様であるが、この図はチャンネル・ストップを有す
る浅い素子間絶縁を示している点が異なる。チャンネル
・ストップ３８は、２つの埋込層４２の間の基板４０中
に注入される。
大断面図である。第１１図に示す実施例は、上述のもの
と同様であるが、この図はチャンネル・ストップを有す
る浅い素子間絶縁を示している点が異なる。チャンネル
・ストップ３８は、２つの埋込層４２の間の基板４０中
に注入される。
酸化物絶縁領域４４は熱によって酸化された選択的多結
晶充填物であり、上に開示したのと同じ方法で形成する
。側壁ライナー４６は、酸化物層４８と窒化物層５０に
よって構成され、ざらに熱酸化物とＬＰＧＶＤ窒化物に
よって構成されるキャップ層５２を構造上に配設する。
晶充填物であり、上に開示したのと同じ方法で形成する
。側壁ライナー４６は、酸化物層４８と窒化物層５０に
よって構成され、ざらに熱酸化物とＬＰＧＶＤ窒化物に
よって構成されるキャップ層５２を構造上に配設する。
再び、選択的多結晶充填物によって、平坦な構造を可能
にする。
にする。
第１２図に示す実施例は、埋込層５６を介して基板５８
内に伸びる深いトレンチ５４を有する。
内に伸びる深いトレンチ５４を有する。
トレンチ５４の下部には、チャンネルφストップ６０が
基板５８に注入される。側壁ライナー６２は、酸化物層
６４と窒化物層６６によって構成される。本実施例では
、選択的に堆積された多結晶シリコン６８は、部分的に
酸化されるのみであり、その結果、平坦な酸化絶縁領域
７０を生成する。
基板５８に注入される。側壁ライナー６２は、酸化物層
６４と窒化物層６６によって構成される。本実施例では
、選択的に堆積された多結晶シリコン６８は、部分的に
酸化されるのみであり、その結果、平坦な酸化絶縁領域
７０を生成する。
再び、キャップ層７２をこの構造上に配設する。
第１３図に示す実施例は、埋込層７６を介して基板７８
内に伸びる深いトレンチ７４を開示する。
内に伸びる深いトレンチ７４を開示する。
チャンネル・ストップ８０がトレンチ７４の下部に注入
されている。側壁ライナー８２は酸化物によって構成さ
れる。本実施例の場合、側壁ライナー８２は、熱酸化物
層８４とＣＶＤ酸化物層８６を有する。窒化物層は側壁
ライナー８２に必要ではないが、その理由は、多結晶シ
リコンが熱によって酸化されないからである。トレンチ
７４は、上述の選択的堆積技術を使用して、部分的に多
結晶シリコン８８によって埋められる。トレンチ７４の
残りの部分は、堆積した酸化物９０によつて埋められる
。キャップ層９２をこの構造上に配設する。キャップ層
９２は、熱酸化物層９４と窒化物層９６によって構成さ
れる。
されている。側壁ライナー８２は酸化物によって構成さ
れる。本実施例の場合、側壁ライナー８２は、熱酸化物
層８４とＣＶＤ酸化物層８６を有する。窒化物層は側壁
ライナー８２に必要ではないが、その理由は、多結晶シ
リコンが熱によって酸化されないからである。トレンチ
７４は、上述の選択的堆積技術を使用して、部分的に多
結晶シリコン８８によって埋められる。トレンチ７４の
残りの部分は、堆積した酸化物９０によつて埋められる
。キャップ層９２をこの構造上に配設する。キャップ層
９２は、熱酸化物層９４と窒化物層９６によって構成さ
れる。
絶縁トレンチとして厳密に機能する本実施例以外に、上
に開示したトレンチによって基板に前面接点を設けるこ
とが可能であることを理解しなければならない。ざらに
、多結晶シリコンによって、エピタキシャル・シリコン
よりもコラムの拡散性がより高くなり、したがって、多
結晶シリコンはより低い温度と短い時間でドーピングで
きる。ざらに、ここで示した実施例は一般的にバイポー
ラ素子に関連する埋込層であるが、井戸を利用すること
も容易であり、また本発明はＭＯＳ素子と組み合わせて
使用することも可能であることを理解しなければならな
い。
に開示したトレンチによって基板に前面接点を設けるこ
とが可能であることを理解しなければならない。ざらに
、多結晶シリコンによって、エピタキシャル・シリコン
よりもコラムの拡散性がより高くなり、したがって、多
結晶シリコンはより低い温度と短い時間でドーピングで
きる。ざらに、ここで示した実施例は一般的にバイポー
ラ素子に関連する埋込層であるが、井戸を利用すること
も容易であり、また本発明はＭＯＳ素子と組み合わせて
使用することも可能であることを理解しなければならな
い。
第１図ないし第９図は、絶縁領域を有する半導体構造部
分の製造工程を順に示した拡大断面図である。 第１０図は、絶縁領域を有する完成した半導体構造の一
部の拡大断面図である。 第１１図ないし第１３図は、本発明の種々の実施例の拡
大断面図である。 （主要符号の説明） １０． １２． １４・ １６． １８． ２０゜ ２２． ２６・ ２８． ３０． ３１ ・ ３２． ３８． ５２． ４０．５８．７８・・・半導体基板、 ４２．５６．７６・・・埋込層、 ・・エピタキシャル・シリコン層、 ２４．８４．９４・・・熱酸化物層、 ５０．６６．９６・・・窒化物層、 ４８．６４．８６．９０・・・酸化物層、５４．７４・
・・トレンチ、 ・・スペーサ窒化物層、 ６８．８８・・・多結晶シリコン、 ４４．７０・・・酸化物絶縁領域、 ・・活性領域のアイランド、 ５２．７２．９２・・・キャップ層、 ８０・・・チャンネル・ストップ、 ７２．９２・・・ライナー
分の製造工程を順に示した拡大断面図である。 第１０図は、絶縁領域を有する完成した半導体構造の一
部の拡大断面図である。 第１１図ないし第１３図は、本発明の種々の実施例の拡
大断面図である。 （主要符号の説明） １０． １２． １４・ １６． １８． ２０゜ ２２． ２６・ ２８． ３０． ３１ ・ ３２． ３８． ５２． ４０．５８．７８・・・半導体基板、 ４２．５６．７６・・・埋込層、 ・・エピタキシャル・シリコン層、 ２４．８４．９４・・・熱酸化物層、 ５０．６６．９６・・・窒化物層、 ４８．６４．８６．９０・・・酸化物層、５４．７４・
・・トレンチ、 ・・スペーサ窒化物層、 ６８．８８・・・多結晶シリコン、 ４４．７０・・・酸化物絶縁領域、 ・・活性領域のアイランド、 ５２．７２．９２・・・キャップ層、 ８０・・・チャンネル・ストップ、 ７２．９２・・・ライナー
Claims (18)
- （１）半導体構造内に平坦な絶縁領域を形成する方法で
あつて； 半導体基板を設ける段階； 前記基板上に半導体層を形成する段階； 前記半導体層上に、少なくとも１層の第１誘電体材料と
少なくとも１層の第２誘電体材料によつて構成される誘
電体層を形成する段階； 前記誘電体層を通つて前記半導体層中までトレンチをパ
ターン化してエッチングする段階；前記トレンチに第１
誘電体材料からなるトレンチ・ライナーを形成する段階
； 前記トレンチの側壁上に配置されたもの以外の前記トレ
ンチ・ライナー層を除去する段階；前記トレンチ内に多
結晶シリコンを選択的に形成する段階；および 前記トレンチ内の少なくとも前記半導体材料の一部を酸
化する段階； によって構成されることを特徴とする方法。 - （２）前記半導体基板が不純物を添加したシリコンによ
つて構成され、前記半導体層がシリコンによつて構成さ
れ、前記第１誘電体材料が酸化物によつて構成され、か
つ前記第２誘電体材料が窒化物によつて構成されること
を特徴とする請求項１記載の方法。 - （３）前記トレンチ・ライナーを形成する段階が、トレ
ンチ内の第１誘電体材料上に第２誘電体材料の層を形成
する段階を含むことを特徴とする請求項２記載の方法。 - （４）前記トレンチの下部にチャンネル・ストップを形
成する段階をさらに含むことを特徴とする請求項２記載
の方法。 - （５）バイポーラ素子に対しては埋込層を形成し、ＭＯ
Ｓ素子に対しては井戸を形成する段階をさらに含むこと
を特徴とする請求項２記載の方法。 - （６）パターン化してエッチングする段階が、半導体層
を通って基板内にトレンチをエッチングする段階を含む
ことを特徴とする請求項２記載の方法。 - （７）絶縁トレンチを介して基板への前面接触が作られ
ることを特徴とする請求項２記載の方法。 - （８）半導体構造内に平坦な絶縁領域を形成する方法で
あつて： 半導体基板を設ける段階； 前記半導体基板上に、少なくとも１層の第１誘電体材料
と少なくとも１層の第２誘電体材料によつて構成される
誘電体層を形成する段階； 前記誘電体層を通つて前記半導体基板中にトレンチをパ
ターン化してエッチングする段階；前記トレンチに第１
誘電体材料からなるトレンチ・ライナーを形成する段階
； 前記トレンチの側壁上に配置されたもの以外の前記トレ
ンチ・ライナー層を除去する段階；前記トレンチ内に多
結晶シリコンを選択的に形成する段階；および 前記トレンチ内の少なくとも前記半導体材料の一部を酸
化する段階； によつて構成されることを特徴とする方法。 - （９）前記半導体基板が不純物を添加したシリコンによ
つて構成され、前記第１誘電体材料が酸化物によって構
成され、かつ前記第２誘電体が窒化物によつて構成され
ることを特徴とする請求項８記載の方法。 - （１０）前記トレンチ・ライナーを形成する段階が、ト
レンチ内の第１誘電体材料上に第２誘電体材料の層を形
成する段階を含むことを特徴とする請求項９記載の方法
。 - （１１）前記トレンチの下部にチャンネル・ストップを
形成する段階をさらに含むことを特徴とする請求項９記
載の方法。 - （１２）バイポーラ・素子に対しては埋込層を形成し、
ＭＯＳ素子に対しては井戸を形成する段階をさらに含む
ことを特徴とする請求項９記載の方法。 - （１３）前記絶縁トレンチを介して基板への前面接触が
作られることを特徴とする請求項９記載の方法。 - （１４）半導体構造内に絶縁領域を形成する方法であつ
て： 半導体基板を設ける段階； 前記基板上にエピタキシャル・シリコン層を形成する段
階； 熱酸化物層と、該熱酸化物層上に配した窒化物層と、前
記窒化物層上に配した他の酸化物層とによって構成され
る誘電体層を、前記エピタキシャル・シリコン層上に形
成する段階； 前記誘電体層を通って前記エピタキシャル・シリコン層
までトレンチをパターン化してエッチングする段階： 前記トレンチに酸化物のトレンチ・ライナー層を形成す
る段階； 前記トレンチを含む基板上に窒化物のコンフオーマル層
を形成する段階； 前記トレンチの側壁上に配置されたもの以外の前記コン
フォーマル層と前記トレンチ・ライナー層を除去する段
階； 前記トレンチ中に多結晶シリコンを選択的に成長させる
段階； 前記誘電体層の上部酸化物層を除去する段階：および 前記トレンチ中に配した多結晶シリコンの少なくとも一
部を酸化する段階； によつて構成される方法。 - （１５）前記トレンチの下部にチャンネル・ストップを
形成する段階をさらに含むことを特徴とする請求項１４
記載の方法。 - （１６）バイポーラ素子に対しては埋込層を形成し、Ｍ
ＯＳ素子に対しては井戸を形成する段階をさらに含むこ
とを特徴とする請求項１４記載の方法。 - （１７）パターン化してエッチングする段階が、エピタ
キシャル・シリコン層を通って基板内にトレンチをエッ
チングすることを特徴とする請求項１４記載の方法。 - （１８）前記絶縁トレンチを介して基板への前面接触が
作られることを特徴とする請求項１４記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35404589A | 1989-05-19 | 1989-05-19 | |
| US354,045 | 1989-05-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH034534A true JPH034534A (ja) | 1991-01-10 |
Family
ID=23391666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2127045A Pending JPH034534A (ja) | 1989-05-19 | 1990-05-18 | 半導体内に平坦な絶縁領域を形成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0398730A1 (ja) |
| JP (1) | JPH034534A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7915453B2 (en) | 2005-12-28 | 2011-03-29 | Kao Corporation | Process for producing tertiary amine |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2498812A1 (fr) * | 1981-01-27 | 1982-07-30 | Thomson Csf | Structure de transistors dans un circuit integre et son procede de fabrication |
| FR2569055B1 (fr) * | 1984-08-07 | 1986-12-12 | Commissariat Energie Atomique | Circuit integre cmos et procede de fabrication de zones d'isolation electriques dans ce circuit integre |
| EP0272491B1 (en) * | 1986-12-22 | 1999-07-28 | Texas Instruments Incorporated | Deep trench isolation with surface contact to substrate |
-
1990
- 1990-05-17 EP EP90305365A patent/EP0398730A1/en not_active Ceased
- 1990-05-18 JP JP2127045A patent/JPH034534A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7915453B2 (en) | 2005-12-28 | 2011-03-29 | Kao Corporation | Process for producing tertiary amine |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0398730A1 (en) | 1990-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5108946A (en) | Method of forming planar isolation regions | |
| US5989978A (en) | Shallow trench isolation of MOSFETS with reduced corner parasitic currents | |
| JPS62105445A (ja) | 半導体デバイス構造の形成方法 | |
| JPS6266647A (ja) | 酸化物分離領域の形成方法 | |
| JPH03155151A (ja) | 半導体構造の製法 | |
| JPH06232061A (ja) | 単結晶領域を選択エピタキシにより形成する方法 | |
| US4900689A (en) | Method of fabrication of isolated islands for complementary bipolar devices | |
| US5432118A (en) | Process for forming field isolation | |
| US6071794A (en) | Method to prevent the formation of a thinner portion of insulating layer at the junction between the side walls and the bottom insulator | |
| US6436791B1 (en) | Method of manufacturing a very deep STI (shallow trench isolation) | |
| US6194253B1 (en) | Method for fabrication of silicon on insulator substrates | |
| JPH06216120A (ja) | 集積回路の電気的分離構造の形成方法 | |
| JPH05849B2 (ja) | ||
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| JPH034534A (ja) | 半導体内に平坦な絶縁領域を形成する方法 | |
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| KR20020088552A (ko) | 실리콘 게르마늄의 선택적 에피택시얼 성장 기술을 사용한트렌치 소자분리 방법 | |
| TW415017B (en) | Method of improving trench isolation | |
| JPS6359538B2 (ja) | ||
| CN100414681C (zh) | 制造具有由充满隔离材料的沟槽组成的场隔离区的半导体器件的方法 | |
| JPH05114646A (ja) | 半導体装置の製造方法 | |
| KR100214530B1 (ko) | 트렌치 소자격리구조 형성방법 | |
| JPH02267963A (ja) | 半導体記憶装置の製造方法 |