JPH0345595U - - Google Patents
Info
- Publication number
- JPH0345595U JPH0345595U JP10740489U JP10740489U JPH0345595U JP H0345595 U JPH0345595 U JP H0345595U JP 10740489 U JP10740489 U JP 10740489U JP 10740489 U JP10740489 U JP 10740489U JP H0345595 U JPH0345595 U JP H0345595U
- Authority
- JP
- Japan
- Prior art keywords
- dot clock
- clock generation
- generation circuit
- circuit
- afc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
第１図は本考案の実施例に係るドツトクロツク
生成回路のブロツク図、第２図は従来のドツトク
ロツク生成回路のブロツク図である。 １……ＣＲＴ表示用出力コネクタ、４……ＰＬ
Ｌ回路、１０……ＡＦＣ回路。
生成回路のブロツク図、第２図は従来のドツトク
ロツク生成回路のブロツク図である。 １……ＣＲＴ表示用出力コネクタ、４……ＰＬ
Ｌ回路、１０……ＡＦＣ回路。
Claims (1)
- 【実用新案登録請求の範囲】 カラーテレビ信号に含まれる水平同期信号に基
づいてドツトクロツクを発生するＰＬＬ回路を備
えたドツトクロツク生成回路において、 前記ＰＬＬ回路の水平同期信号の入力側前段に
自動周波数制御（ＡＦＣ）回路を設けたことを特
徴とするドツトクロツク生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10740489U JPH0345595U (ja) | 1989-09-13 | 1989-09-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10740489U JPH0345595U (ja) | 1989-09-13 | 1989-09-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0345595U true JPH0345595U (ja) | 1991-04-26 |
Family
ID=31656097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10740489U Pending JPH0345595U (ja) | 1989-09-13 | 1989-09-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0345595U (ja) |
-
1989
- 1989-09-13 JP JP10740489U patent/JPH0345595U/ja active Pending