JPH0346199A - 酸化物ブレークダウンｍｏｓヒューズ及びそのメモリカードへの利用 - Google Patents
酸化物ブレークダウンｍｏｓヒューズ及びそのメモリカードへの利用Info
- Publication number
- JPH0346199A JPH0346199A JP2186954A JP18695490A JPH0346199A JP H0346199 A JPH0346199 A JP H0346199A JP 2186954 A JP2186954 A JP 2186954A JP 18695490 A JP18695490 A JP 18695490A JP H0346199 A JPH0346199 A JP H0346199A
- Authority
- JP
- Japan
- Prior art keywords
- breakdown
- oxide
- gate
- fuse
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＭＯＳ（金属／酸化物／半導体）集積回路、
特にそのような回路で使用されるヒュズに関するもので
ある。
特にそのような回路で使用されるヒュズに関するもので
ある。
従来の技術
集積回路におけるヒユーズの使用は広範囲に普及してお
り、特に、読出し専用メモＩＪ（ＲＯＭ）のプログラミ
ングに、または、１つまたは複数のヒユーズのブレーク
ダウン（または溶断）後初期の形態とは異なる回路の形
態を得るために利用されている。これは、例えば、ヒユ
ーズの「ブレークダウン」または「溶断」後、そのヒユ
ーズが特定の回路領域へのアクセスを阻止することがで
きるＩＣカード用集積回路の場合である。集積回路のテ
ストのためには特定の回路領域へアクセス可能でなけれ
ばならず、そのあと、集積回路をカスタム化したり特殊
な要望に適応できなければならないので、通常、ＩＣカ
ードの製造中に回路形態を決定することはできない。特
定の回路領域へのアクセスを阻止しなければならないの
は、その後である。この使用法では、ＩＣカードの安全
性は、ヒユーズの効果的なブレークダウンと密接な関係
がある。
り、特に、読出し専用メモＩＪ（ＲＯＭ）のプログラミ
ングに、または、１つまたは複数のヒユーズのブレーク
ダウン（または溶断）後初期の形態とは異なる回路の形
態を得るために利用されている。これは、例えば、ヒユ
ーズの「ブレークダウン」または「溶断」後、そのヒユ
ーズが特定の回路領域へのアクセスを阻止することがで
きるＩＣカード用集積回路の場合である。集積回路のテ
ストのためには特定の回路領域へアクセス可能でなけれ
ばならず、そのあと、集積回路をカスタム化したり特殊
な要望に適応できなければならないので、通常、ＩＣカ
ードの製造中に回路形態を決定することはできない。特
定の回路領域へのアクセスを阻止しなければならないの
は、その後である。この使用法では、ＩＣカードの安全
性は、ヒユーズの効果的なブレークダウンと密接な関係
がある。
集積回路におけるヒユーズの他の使用は、例えば、冗長
付の大容量メモリ内で使用される。欠陥のある行（また
は列）は、対応するヒユーズのブレークダウン後に補助
の行くまたは列）によって置換される。
付の大容量メモリ内で使用される。欠陥のある行（また
は列）は、対応するヒユーズのブレークダウン後に補助
の行くまたは列）によって置換される。
集積回路、特に、ヒユーズまたは接合のブレークダウン
によって書き込みが行なわれるプログラム可能なメモリ
で使用される公知のヒユーズには様々な種類がある。こ
のヒユーズは、ニッケルクロム合金によって構成される
金属薄層、または、特に信頼性に優れた多結晶シリコン
層の形態であり、高い電力を印加して破壊される。接合
のブレークダウンもまたかなり高い電流でブレークダウ
ン状態が良く制御されていることを必要とする。
によって書き込みが行なわれるプログラム可能なメモリ
で使用される公知のヒユーズには様々な種類がある。こ
のヒユーズは、ニッケルクロム合金によって構成される
金属薄層、または、特に信頼性に優れた多結晶シリコン
層の形態であり、高い電力を印加して破壊される。接合
のブレークダウンもまたかなり高い電流でブレークダウ
ン状態が良く制御されていることを必要とする。
従って、標準的なヒユーズについての主な限界は、高い
ブレークダウン電力、例えば、１０〜２０Ｖで１００〜
２００ｒｎＡの電流を使用することが必要なことである
。現在のところ、この限界は、回路の電力消費を減少さ
せ、内部電圧とダイオードまたは接合のブレークダウン
電圧とを減少させる方向に向かっている集積回路技術の
発展と相客れない。
ブレークダウン電力、例えば、１０〜２０Ｖで１００〜
２００ｒｎＡの電流を使用することが必要なことである
。現在のところ、この限界は、回路の電力消費を減少さ
せ、内部電圧とダイオードまたは接合のブレークダウン
電圧とを減少させる方向に向かっている集積回路技術の
発展と相客れない。
従って、特に、ブレークダウン中に印加される電圧は、
現在のＣＭＯ３集積回路では、数年前の集積回路の場合
よりかなり低くなければならないので、ヒユーズの適切
なブレークダウンまたは溶断を実施することが更に困難
になっている。
現在のＣＭＯ３集積回路では、数年前の集積回路の場合
よりかなり低くなければならないので、ヒユーズの適切
なブレークダウンまたは溶断を実施することが更に困難
になっている。
その他にまだ解決されていない問題がある。例えば、ブ
レークダウンされなければならないヒユーズと並列に配
置されたヒユーズの望ましくないブレークダウンである
。実際、ヒユーズのブレークダウン中、ブレークダウン
制御トランジスタの導通によって、ブレークダウンされ
るべきではないヒユーズの「偶然」のブレークダウンが
起きることがある。この問題を解決する唯一の方法は、
ブレークダウン電圧を小さくすることであるが、これに
よって、ブレークダウンしなければならないヒユーズの
ブレークダウンを実施するのがより困難になる。
レークダウンされなければならないヒユーズと並列に配
置されたヒユーズの望ましくないブレークダウンである
。実際、ヒユーズのブレークダウン中、ブレークダウン
制御トランジスタの導通によって、ブレークダウンされ
るべきではないヒユーズの「偶然」のブレークダウンが
起きることがある。この問題を解決する唯一の方法は、
ブレークダウン電圧を小さくすることであるが、これに
よって、ブレークダウンしなければならないヒユーズの
ブレークダウンを実施するのがより困難になる。
その他の問題は、静電気放電によるヒユーズのブレーク
ダウンを原因とする。実際、このブレークダウンは、今
日、回路の入／出力で必要とされる特性に近い条件下で
起きる。従って、静電気放電によるブレークダウンは５
００Ｖで起こり、一方、入／出力電圧は頻繁に５０００
Ｖに達する。従って、入／出力ピンでヒユーズを使用
して、それらのブレークダウンを実施することは不可能
である。
ダウンを原因とする。実際、このブレークダウンは、今
日、回路の入／出力で必要とされる特性に近い条件下で
起きる。従って、静電気放電によるブレークダウンは５
００Ｖで起こり、一方、入／出力電圧は頻繁に５０００
Ｖに達する。従って、入／出力ピンでヒユーズを使用
して、それらのブレークダウンを実施することは不可能
である。
これらの欠点を解消するために、集積回路の設計者たち
は、論理状態、すなわち、開回路（０〉またはオン（１
）がフローティング〈接続されていない）ゲートに集め
られた電荷の存在または非存在によって決定される電気
的にプログラム可能な（ＥＰＲＯＭまたはＥＥＰＲＯＭ
）ＭＯＳメ％ｌＪセルすなわち「メモリドツト」を開発
し、完成させた。このようなセルのプログラミング、す
なわち、「回路オープン」から「回路オン」状態への変
化は、フローティングゲートで集められるこれら電荷に
よって導通閾値をシフトさせることに等しい。
は、論理状態、すなわち、開回路（０〉またはオン（１
）がフローティング〈接続されていない）ゲートに集め
られた電荷の存在または非存在によって決定される電気
的にプログラム可能な（ＥＰＲＯＭまたはＥＥＰＲＯＭ
）ＭＯＳメ％ｌＪセルすなわち「メモリドツト」を開発
し、完成させた。このようなセルのプログラミング、す
なわち、「回路オープン」から「回路オン」状態への変
化は、フローティングゲートで集められるこれら電荷に
よって導通閾値をシフトさせることに等しい。
２つの論理状態を有するこのようなセルは、不可逆性を
除いて、ヒユーズに等しい。実際は、フローティングゲ
ートで集められた電荷は、例えば、回路を加熱すること
によって、放射線によって、電磁波効果によって、また
は、ソース領域及びドレイン領域とフローティングゲー
トとの間のセルの酸化物薄層に蓄積される電荷によって
上記電荷を相殺することによって、除去される。ＩＣカ
ード型アプリケーションの安全性は、完全に、ヒユーズ
のブレークダウン後にブレークダウン前に存在した論理
状態に戻すことが不可能であるということにかかってい
る。
除いて、ヒユーズに等しい。実際は、フローティングゲ
ートで集められた電荷は、例えば、回路を加熱すること
によって、放射線によって、電磁波効果によって、また
は、ソース領域及びドレイン領域とフローティングゲー
トとの間のセルの酸化物薄層に蓄積される電荷によって
上記電荷を相殺することによって、除去される。ＩＣカ
ード型アプリケーションの安全性は、完全に、ヒユーズ
のブレークダウン後にブレークダウン前に存在した論理
状態に戻すことが不可能であるということにかかってい
る。
発明が解決しようとする課題
本発明の目的は、必要なブレークダウン電力値に関して
標準的なヒユーズの欠点を持たず、安全性に関しては電
荷の蓄積によって初期状態から他の状態にプログラミン
グされるＭＯＳセルの欠点を持たないＭＯＳ（金属／酸
化物／半導体）構造のヒユーズを提供することである。
標準的なヒユーズの欠点を持たず、安全性に関しては電
荷の蓄積によって初期状態から他の状態にプログラミン
グされるＭＯＳセルの欠点を持たないＭＯＳ（金属／酸
化物／半導体）構造のヒユーズを提供することである。
課題を解決するための手段
本発明によると、基板のドーピングによって得られた少
なくとも１つのドープ領域を備えるＭＯＳセルによって
形成されており、この基板はシリコン酸化物によって被
覆されており、このシリコン酸化物中には、外部コンタ
クト端子に接続された、多結晶シリコンによって形成さ
れた少なくとも１つのゲートが埋められており、このゲ
ートと上記ドープ領域との間の酸化物の厚さは、上記ゲ
ートと上記ドープ領域との間の被覆の長さの全長または
一部分で薄くなっており、厚さの小さい酸化物窓を形成
しており、上記ゲートと上記ドープ領域との間にブレー
クダウン閾値より大きい電界を印加したときに、上記窓
で、酸化物の非可逆的ブレークダウンが得られることを
特徴とする、酸化物ブレークダウンＭＯＳヒユーズを提
供するものである。
なくとも１つのドープ領域を備えるＭＯＳセルによって
形成されており、この基板はシリコン酸化物によって被
覆されており、このシリコン酸化物中には、外部コンタ
クト端子に接続された、多結晶シリコンによって形成さ
れた少なくとも１つのゲートが埋められており、このゲ
ートと上記ドープ領域との間の酸化物の厚さは、上記ゲ
ートと上記ドープ領域との間の被覆の長さの全長または
一部分で薄くなっており、厚さの小さい酸化物窓を形成
しており、上記ゲートと上記ドープ領域との間にブレー
クダウン閾値より大きい電界を印加したときに、上記窓
で、酸化物の非可逆的ブレークダウンが得られることを
特徴とする、酸化物ブレークダウンＭＯＳヒユーズを提
供するものである。
本発明の別の目的は、このヒユーズをＩＣカードで使用
することである。
することである。
本発明のその他の特徴及び利点は、添付図面を参照して
行う以下の説明によってより明らかとなろう。
行う以下の説明によってより明らかとなろう。
実施例
第１図ａは、公知のトンネル効果の電気的に消去可能且
つプログラム可能なメモリセルを図示したものである。
つプログラム可能なメモリセルを図示したものである。
このシリコン基板をＮ“にドープして、ソースＳとドレ
インＤを形成する。次に、シリコン酸化物層、接続され
ていないのでフローティングゲートと呼ばれる多結晶シ
リコンのゲー）ＦＧ、接続点を与える第２のゲートＧが
被覆される。フローティングゲートは、ドレインととも
にその長さの一部分で、薄いトンネル窓Ｆを形成する。
インＤを形成する。次に、シリコン酸化物層、接続され
ていないのでフローティングゲートと呼ばれる多結晶シ
リコンのゲー）ＦＧ、接続点を与える第２のゲートＧが
被覆される。フローティングゲートは、ドレインととも
にその長さの一部分で、薄いトンネル窓Ｆを形成する。
この窓は、通常、少なくとも１Ｂ分が成長によっ得られ
た厚さ０．０１μｍの酸化物である。ゲートＧは、ワー
ド線に接続されている。上記のように、このようなセル
のプログラミングはトンネル効果によって得られ、通常
、ＩＯＭＶ／ａｍの強い電界によって電荷がトンネルの
酸化物窓を通過して、フローティングゲー）ＦＧに蓄積
されることができる。電界の方向によって、蓄積される
電荷は、正孔か電子である。厚さ０．０１μｍの酸化物
窓では、トンネル効果によって電荷が通過することを可
能にするのに十分な電界を得るためには、１０Ｖの電圧
をフローティングゲー）ＦＧに印加しなければならない
。
た厚さ０．０１μｍの酸化物である。ゲートＧは、ワー
ド線に接続されている。上記のように、このようなセル
のプログラミングはトンネル効果によって得られ、通常
、ＩＯＭＶ／ａｍの強い電界によって電荷がトンネルの
酸化物窓を通過して、フローティングゲー）ＦＧに蓄積
されることができる。電界の方向によって、蓄積される
電荷は、正孔か電子である。厚さ０．０１μｍの酸化物
窓では、トンネル効果によって電荷が通過することを可
能にするのに十分な電界を得るためには、１０Ｖの電圧
をフローティングゲー）ＦＧに印加しなければならない
。
この目的のため、「ワード線」によってゲートＧに印加
される電圧は、２つのゲートＧとＦＣとの間の容量性結
合の係数を考慮して決定されるべきである。例えば、こ
の結合係数が０．５である時、ドレインをＱＶに維持し
たまま、ゲートＦＣで容量性結合によってｌＯＶを得て
、トンネル効果を生じさせるためには、ゲー）Ｇに印加
される電圧は２０Ｖでなければならない。同様に、逆の
電界でトンネル効果によって電荷の移動するためには、
ゲートをＯＶに維持したまま、セルのドレインの２０Ｖ
を印加すればよい。このようなセルが（フローティング
ゲートＦＧに電子が蓄積されて）「消去」されている時
、そのしきい電圧Ｖ Ｔ ｏは、約５ｖである。（フロ
ーティングゲートに正孔が蓄積されて）「プログラミン
グされた」セルのしきい電圧ＶＴ、は、約３Ｖである。
される電圧は、２つのゲートＧとＦＣとの間の容量性結
合の係数を考慮して決定されるべきである。例えば、こ
の結合係数が０．５である時、ドレインをＱＶに維持し
たまま、ゲートＦＣで容量性結合によってｌＯＶを得て
、トンネル効果を生じさせるためには、ゲー）Ｇに印加
される電圧は２０Ｖでなければならない。同様に、逆の
電界でトンネル効果によって電荷の移動するためには、
ゲートをＯＶに維持したまま、セルのドレインの２０Ｖ
を印加すればよい。このようなセルが（フローティング
ゲートＦＧに電子が蓄積されて）「消去」されている時
、そのしきい電圧Ｖ Ｔ ｏは、約５ｖである。（フロ
ーティングゲートに正孔が蓄積されて）「プログラミン
グされた」セルのしきい電圧ＶＴ、は、約３Ｖである。
読出しの際、２Ｖの電圧をゲートＧに印加すると、消去
されたセルはオフになり、プラグラミングされたセルは
オンになる。
されたセルはオフになり、プラグラミングされたセルは
オンになる。
ゲートＦＣとドレインとの間のトンネル窓の酸化物は、
その厚さが薄いので、極めてもろい部分である。窓を形
成する、このドレインとゲートの間の薄層酸化物構造は
、トンネル効果による導通を実現できるために必要であ
る。このトンネル効果は、酸化物の静電気ブレークダウ
ンの直前に実施される。例えば、トンネル効果が８〜Ｉ
ＯＭＶ／印の電界によって生じる時、電界が突然印加さ
れると、電界が約１２Ｍ／ ａｍまたはそれ以下の場合
でさえも、酸化物のブレークダウンが生じる。この型の
ＥＥＦＲＯＭセルでは、プログラミング中に必要な電圧
を２０Ｖ／ミＩＪ秒で極めてゆっくりと大きくして、酸
化物のブレークダウンを防・ぐ。第１図すは、ソースＳ
１ドレインＤ１ゲートＧ及びその長さの一部分がドレイ
ンから僅かの間隔（０，［］１１μｍにある中間フロー
ティングゲー）ＦＧを（蒋えるこのセルの電気記号図で
ある。
その厚さが薄いので、極めてもろい部分である。窓を形
成する、このドレインとゲートの間の薄層酸化物構造は
、トンネル効果による導通を実現できるために必要であ
る。このトンネル効果は、酸化物の静電気ブレークダウ
ンの直前に実施される。例えば、トンネル効果が８〜Ｉ
ＯＭＶ／印の電界によって生じる時、電界が突然印加さ
れると、電界が約１２Ｍ／ ａｍまたはそれ以下の場合
でさえも、酸化物のブレークダウンが生じる。この型の
ＥＥＦＲＯＭセルでは、プログラミング中に必要な電圧
を２０Ｖ／ミＩＪ秒で極めてゆっくりと大きくして、酸
化物のブレークダウンを防・ぐ。第１図すは、ソースＳ
１ドレインＤ１ゲートＧ及びその長さの一部分がドレイ
ンから僅かの間隔（０，［］１１μｍにある中間フロー
ティングゲー）ＦＧを（蒋えるこのセルの電気記号図で
ある。
ヒユーズを形成するために、本発明では、全く同様であ
るが、上記のようなセルのプログラミングの代わりに、
トンネル酸化物を「ブレークダウン」させて、次にドレ
インとゲートＦＧとの間に低い抵抗を形成する構造を使
用する。この目的のため、２つのゲー）Ｇ及びＦＧを相
互接続して、好ましくは、プログラミング電圧を徐々に
上げる代わりに、この電圧を急速に上げる。２つのゲー
ト間の相互接続によって、２つのゲート間の容量結合を
排除することができる。また、トンネル酸化物によって
形成された抵抗の端子の１つをアースさせることができ
る。従って、メモリ内で使用される上記のセルと同様の
印加電圧条件下で、ゲートＧ（及びＦＧ）とドレインＤ
この間に２０ＭＶ／ ｃｍの電界が得られる。これは、
窓で酸化物のブレークダウンを得るのに十分である。さ
らに、電圧を急速に印加にすることによって、極めて効
果的なトンネル酸化物のブレークダウンを得ることかで
き、従って、ドレインとゲートとの間の抵抗をできる限
り低くすることができる。この振幅の電圧では、トンネ
ル酸化物はいずれにしてもブレークダウンを受けるので
、このブレークダウン電圧の急速な印加は必要不可欠条
件ではない。しかし、電圧をゆっくり印加すると、ブレ
ークダウンはあまり明確ではなく、ドレインとゲートと
の間に多少高い抵抗が残ることがある。
るが、上記のようなセルのプログラミングの代わりに、
トンネル酸化物を「ブレークダウン」させて、次にドレ
インとゲートＦＧとの間に低い抵抗を形成する構造を使
用する。この目的のため、２つのゲー）Ｇ及びＦＧを相
互接続して、好ましくは、プログラミング電圧を徐々に
上げる代わりに、この電圧を急速に上げる。２つのゲー
ト間の相互接続によって、２つのゲート間の容量結合を
排除することができる。また、トンネル酸化物によって
形成された抵抗の端子の１つをアースさせることができ
る。従って、メモリ内で使用される上記のセルと同様の
印加電圧条件下で、ゲートＧ（及びＦＧ）とドレインＤ
この間に２０ＭＶ／ ｃｍの電界が得られる。これは、
窓で酸化物のブレークダウンを得るのに十分である。さ
らに、電圧を急速に印加にすることによって、極めて効
果的なトンネル酸化物のブレークダウンを得ることかで
き、従って、ドレインとゲートとの間の抵抗をできる限
り低くすることができる。この振幅の電圧では、トンネ
ル酸化物はいずれにしてもブレークダウンを受けるので
、このブレークダウン電圧の急速な印加は必要不可欠条
件ではない。しかし、電圧をゆっくり印加すると、ブレ
ークダウンはあまり明確ではなく、ドレインとゲートと
の間に多少高い抵抗が残ることがある。
第２ＪＪａは、メモリセルのヒユーズの類似しているが
、相互接続された２つのゲートを備えるヒユーズに対応
する構造の断面図である。これらのゲートはもはやフロ
ーティングゲートではないので、この図面ではＧ１及び
Ｇ２と表記されている。
、相互接続された２つのゲートを備えるヒユーズに対応
する構造の断面図である。これらのゲートはもはやフロ
ーティングゲートではないので、この図面ではＧ１及び
Ｇ２と表記されている。
ブレークダウン電圧は、端子Ｂ（ゲート）と端子Ａ（第
１図ａのドレインＤの接続〉との間に印加される。第１
図ａのソースＳに対応するドープされた領域は、接続さ
れていない。第２図すは、それに対応する概略的な電気
記号図である。
１図ａのドレインＤの接続〉との間に印加される。第１
図ａのソースＳに対応するドープされた領域は、接続さ
れていない。第２図すは、それに対応する概略的な電気
記号図である。
第３図は、酸化物のブレークダウンを実施して、必要な
時にヒユーズをその初期の「開いた」状態から「オン」
状態に変えるのに使用される装置を図示したものである
。これは、非可逆的な変化である。従って、第３図に図
示したように、図示したヒユーズｌは、接続されていな
い端子を有し、端子Ａは、ゲートが制御端子Ｃ０ＭＶｐ
ｐに接続されたトランジスタＴＩを介して供給電圧Ｖｐ
ｐに接続され、端子Ｂは、ゲートが制御端子ＣＯＭＶｓ
ｓに接続されたトランジスタＴ２を介してアースに接続
されている。この「ヒユーズ」をブレークダウンさせる
には、トランジスタＴ２の制御信号Ｃ０ＭＶｐｐを供給
電圧Ｖｌｌｌ）まで大きくして、一方、初期に高レベル
にあった制御信号ＣＯＭＶｓｓを０にする。第４図のタ
イミングチャートのｔ１時では、トランジスタＴ２がオ
フになり、トランジスタＴ１がオンになり始める。ノー
ドＢの電圧は、浮動のままである。この時、トンネル酸
化物を介して電界は全く発生しない。ｔ２時では、ノー
ドＡの電圧はＶｐｐ＝２０Ｖであり、ノードＢの電圧は
ＯＶである。従って、２０ Ｍ Ｖ ／ ｃｍの強い電
界がトンネル窓に存在し、トンネル窓は急速にブレーク
ダウンされる。電流検出器のアースに向かって電流が流
れ、これによって、ノードＡの電位が下がる。従って、
ブレークダウン現象が停止する。
時にヒユーズをその初期の「開いた」状態から「オン」
状態に変えるのに使用される装置を図示したものである
。これは、非可逆的な変化である。従って、第３図に図
示したように、図示したヒユーズｌは、接続されていな
い端子を有し、端子Ａは、ゲートが制御端子Ｃ０ＭＶｐ
ｐに接続されたトランジスタＴＩを介して供給電圧Ｖｐ
ｐに接続され、端子Ｂは、ゲートが制御端子ＣＯＭＶｓ
ｓに接続されたトランジスタＴ２を介してアースに接続
されている。この「ヒユーズ」をブレークダウンさせる
には、トランジスタＴ２の制御信号Ｃ０ＭＶｐｐを供給
電圧Ｖｌｌｌ）まで大きくして、一方、初期に高レベル
にあった制御信号ＣＯＭＶｓｓを０にする。第４図のタ
イミングチャートのｔ１時では、トランジスタＴ２がオ
フになり、トランジスタＴ１がオンになり始める。ノー
ドＢの電圧は、浮動のままである。この時、トンネル酸
化物を介して電界は全く発生しない。ｔ２時では、ノー
ドＡの電圧はＶｐｐ＝２０Ｖであり、ノードＢの電圧は
ＯＶである。従って、２０ Ｍ Ｖ ／ ｃｍの強い電
界がトンネル窓に存在し、トンネル窓は急速にブレーク
ダウンされる。電流検出器のアースに向かって電流が流
れ、これによって、ノードＡの電位が下がる。従って、
ブレークダウン現象が停止する。
検出時、トランジスタＴ１のゲートに印加される電圧Ｃ
０ＭＶｐｐはＯｖに等しく、トランジスタＴ１はオフで
ある。一方、トランジスタＴ２のゲートに印加される電
圧ＣＯＭＶｓｓは５Ｖでありくしなければならないこと
は、Ｔ２を導通にすることだけである）、これによって
、ヒユーズセルＦｌのゲート〈ノードＢ〉をＶｓｓ（Ｏ
Ｖ）である。
０ＭＶｐｐはＯｖに等しく、トランジスタＴ１はオフで
ある。一方、トランジスタＴ２のゲートに印加される電
圧ＣＯＭＶｓｓは５Ｖでありくしなければならないこと
は、Ｔ２を導通にすることだけである）、これによって
、ヒユーズセルＦｌのゲート〈ノードＢ〉をＶｓｓ（Ｏ
Ｖ）である。
トンネル窓の酸化物がそのままの時、ヒユーズセルＦｌ
内には電流が流れず、電流検出器はこの電流の非存在を
検出する。
内には電流が流れず、電流検出器はこの電流の非存在を
検出する。
一酸化物がブレークダウンした時、ＡとＢとの間には低
い抵抗がある。これによって、検出器のアースに向かっ
て電流Ｉが流され、そのときは、異なる状態が検出され
る。
い抵抗がある。これによって、検出器のアースに向かっ
て電流Ｉが流され、そのときは、異なる状態が検出され
る。
このブレークダウン現象は、非可逆的である。
回路の加熱（アニール〉では、ブレークダウンした酸化
物の構造を変えることはできない。また、この効果は電
荷の蓄積の効果ではないので、セルの薄い酸化物内の電
荷の放電または蓄積についてのテストは、ヒユーズのセ
ルの状態には全く影響しない。このブレークダウンは、
セルをプログラミングする（第１図ａ）のに必要な時間
である約５ミリ秒、または、標準的なヒユーズのブレー
クダウンに必要な時間である約１００ミリ秒と比較する
と、速い（１ミＩＪ秒〉。電力は必要ではなく、内部電
圧源Ｖｌ）ｐが酸化物のブレークダウンに使用されるの
で、カード用集積回路に利用する場合は、異常が観察さ
れると直ぐに回路の１つまたは複数のヒユーズを焼き切
ることができ、不正行為者はヒユーズの溶断を防ぐこと
ができない。
物の構造を変えることはできない。また、この効果は電
荷の蓄積の効果ではないので、セルの薄い酸化物内の電
荷の放電または蓄積についてのテストは、ヒユーズのセ
ルの状態には全く影響しない。このブレークダウンは、
セルをプログラミングする（第１図ａ）のに必要な時間
である約５ミリ秒、または、標準的なヒユーズのブレー
クダウンに必要な時間である約１００ミリ秒と比較する
と、速い（１ミＩＪ秒〉。電力は必要ではなく、内部電
圧源Ｖｌ）ｐが酸化物のブレークダウンに使用されるの
で、カード用集積回路に利用する場合は、異常が観察さ
れると直ぐに回路の１つまたは複数のヒユーズを焼き切
ることができ、不正行為者はヒユーズの溶断を防ぐこと
ができない。
このような構造は、また、１つのプログラミングでメモ
リを形成するためにも使用される。従って、メモリカー
ドは、酸化物のブレークダウンによる回路の構造の非可
逆的な変化によって、カスタム化することができる。通
常、上記のように、製造中に特定の配置をすることによ
ってカスタム化する場合は、コストがかかり、ゆっくり
としたマスキング作業が必要であり、この作業は融通性
が乏しい。また、ＥＰＲＯＭまたはＥＥＰＲＯＭセルの
電気プログラミングによってカスタム化する場合は、そ
の結果形成された構造はこわれやすい。
リを形成するためにも使用される。従って、メモリカー
ドは、酸化物のブレークダウンによる回路の構造の非可
逆的な変化によって、カスタム化することができる。通
常、上記のように、製造中に特定の配置をすることによ
ってカスタム化する場合は、コストがかかり、ゆっくり
としたマスキング作業が必要であり、この作業は融通性
が乏しい。また、ＥＰＲＯＭまたはＥＥＰＲＯＭセルの
電気プログラミングによってカスタム化する場合は、そ
の結果形成された構造はこわれやすい。
実際、第１図ａ゛に図示したようなセルを第２図ａに図
示したようなヒユーズに変えるためには、フローティン
グゲート上にシリコン酸化物を堆積させる工程で、２つ
のゲート間にコンタクト用領域を形成すればよい。コン
タクトは、第２のゲートの多結晶シリコンをその形成さ
れた領域に堆積させると得られる。また、別の方法とし
て、この型の各セルのフローティングゲート上にアクセ
ス可能なコンタクト点を形成して、これらコンタクト点
をヒユーズとして使用されるセルだけのワード線に接続
することもできる。
示したようなヒユーズに変えるためには、フローティン
グゲート上にシリコン酸化物を堆積させる工程で、２つ
のゲート間にコンタクト用領域を形成すればよい。コン
タクトは、第２のゲートの多結晶シリコンをその形成さ
れた領域に堆積させると得られる。また、別の方法とし
て、この型の各セルのフローティングゲート上にアクセ
ス可能なコンタクト点を形成して、これらコンタクト点
をヒユーズとして使用されるセルだけのワード線に接続
することもできる。
本発明は１．第２図ａ及びその他の図面を参照して説明
した構造に限定されるものではない。実際、トンネル効
果を有するＥＥＰＯＭセルは完全に周知であるので、２
つのゲート間に追加の接続を１つだけ備える同様の構造
を使用することによって、酸化物ブレークダウンを備え
るヒユーズを製造することができる。明らかに、この構
造は、現在ある形を利用するので、重要である。しかし
、酸化物ブレークダウンによるヒユーズが、特に、上記
のように動作するように形成されていると、ゲート接続
が直接Ｇ２に対してなされる場合のゲートＧ１の場合と
同様に、「ソース」領域（電極〉は使用されていないの
で、省略することができる。
した構造に限定されるものではない。実際、トンネル効
果を有するＥＥＰＯＭセルは完全に周知であるので、２
つのゲート間に追加の接続を１つだけ備える同様の構造
を使用することによって、酸化物ブレークダウンを備え
るヒユーズを製造することができる。明らかに、この構
造は、現在ある形を利用するので、重要である。しかし
、酸化物ブレークダウンによるヒユーズが、特に、上記
のように動作するように形成されていると、ゲート接続
が直接Ｇ２に対してなされる場合のゲートＧ１の場合と
同様に、「ソース」領域（電極〉は使用されていないの
で、省略することができる。
従って、最小構造は、そのドープされた領域すなわち電
極〈例えば、Ｎ“形にドープされている）を備える基板
、酸化物、及び上記ドープ領域上の酸化物の領域にトン
ネル窓Ｆを形成するゲートによって形成されている。
極〈例えば、Ｎ“形にドープされている）を備える基板
、酸化物、及び上記ドープ領域上の酸化物の領域にトン
ネル窓Ｆを形成するゲートによって形成されている。
４、 の簡単も説明
第１図ａ及び第１図すは、公知のフローティングゲート
を備えるプログラム可能なＭＯ３回路の断面図及びその
対応する概略的な電気記号図であり、 第２図ａ及び第２図すは、本発明による酸化物ブレーク
ダウンＭＯＳヒユーズ及びその対応する概略的な電気記
号図であり、 第３図は、ヒユーズのブレークダウンに必要な装置の概
略図であり、 第４ｖ！Ｊは、対応する制御電圧のタイミングチャート
である。 （主な参照番号） Ｇ１、Ｇ２・・・ゲート Ｆ・・・窓 ＦＧ・・・フローティングゲート Ｄ・・・ドレイン Ｓ・・・ソースＡＳＢ・・・
端子 Ｔ１、Ｔ２・・・トランジスタ 代 理 人
を備えるプログラム可能なＭＯ３回路の断面図及びその
対応する概略的な電気記号図であり、 第２図ａ及び第２図すは、本発明による酸化物ブレーク
ダウンＭＯＳヒユーズ及びその対応する概略的な電気記
号図であり、 第３図は、ヒユーズのブレークダウンに必要な装置の概
略図であり、 第４ｖ！Ｊは、対応する制御電圧のタイミングチャート
である。 （主な参照番号） Ｇ１、Ｇ２・・・ゲート Ｆ・・・窓 ＦＧ・・・フローティングゲート Ｄ・・・ドレイン Ｓ・・・ソースＡＳＢ・・・
端子 Ｔ１、Ｔ２・・・トランジスタ 代 理 人
Claims (5)
- （１）基板のドーピングによって得られた少なくとも１
つのドープ領域を備えるＭＯＳセルによって形成されて
おり、この基板はシリコン酸化物によって被覆されてお
り、このシリコン酸化物中には、外部コンタクト端子に
接続された、多結晶シリコンによって形成された少なく
とも１つのゲートが埋められており、このゲートと上記
ドープ領域との間の酸化物の厚さは、上記ゲートと上記
ドープ領域との間の被覆の長さの全長または一部分で薄
くなっており、厚さの小さい酸化物窓を形成しており、
上記ゲートと上記ドープ領域との間にブレークダウン閾
値より大きい電界を印加したときに、上記窓で、酸化物
の非可逆的ブレークダウンが生じることを特徴とする酸
化物ブレークダウンＭＯＳヒューズ。 - （２）上記基板のドーピングによって得られた２つのド
ープ領域と、トンネル窓を形成する薄くなった酸化物層
によって分離され、上記２つのドープ領域の１つを部分
的に被覆する第１のゲートと、酸化物層によって上記の
第１のゲートから分離された第２のゲートとを備える電
気的にプログラム可能なＭＯＳセルを使用したヒューズ
であって、上記２つのゲートは、相互接続されて、上記
窓に十分なブレークダウン電界を印加することができる
ことを特徴とする請求項１に記載のヒューズ。 - （３）上記窓の厚さは約０．０１μｍであり、上記ゲー
トと上記ドープ領域との間に印加される上記ブレークダ
ウン電界は、１２ＭＶ／ｃｍより大きいことを特徴とす
る請求項１または２に記載のヒューズ。 - （４）カードをカスタム化した後、これらのカードの回
路のある特定領域へのアクセスを非可逆的に阻止する請
求項１〜３のいずれか１項に記載のヒューズのメモリカ
ードへの使用。 - （５）上記請求項１〜３のいずれか１項に記載のヒュー
ズを使用してメモリセルを形成し、上記メモリセルは酸
化物のブレークダウンによってプログラミングすること
ができることを特徴とするメモリネットワーク。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8909547A FR2649823B1 (fr) | 1989-07-13 | 1989-07-13 | Fusible mos a claquage d'oxyde et son application aux cartes a memoire |
| FR8909547 | 1989-07-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0346199A true JPH0346199A (ja) | 1991-02-27 |
| JP2515269B2 JP2515269B2 (ja) | 1996-07-10 |
Family
ID=9383814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18695490A Expired - Lifetime JP2515269B2 (ja) | 1989-07-13 | 1990-07-13 | 酸化物ブレ―クダウンｍｏｓヒュ―ズ及びそのメモリカ―ドへの利用 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5291434A (ja) |
| EP (1) | EP0408419B1 (ja) |
| JP (1) | JP2515269B2 (ja) |
| CA (1) | CA2020718C (ja) |
| DE (1) | DE69018328T2 (ja) |
| FR (1) | FR2649823B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2741635B2 (ja) * | 1991-03-14 | 1998-04-22 | ジェムプリュス カード アンテルナショナル | 特にｉｃカード用の集積回路メモリのプログラミング方法 |
| JP2007012035A (ja) * | 2005-05-31 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2672434A1 (fr) * | 1991-01-31 | 1992-08-07 | Gemplus Card Int | Fusible mos a claquage d'oxyde. |
| FR2697673B1 (fr) * | 1992-10-29 | 1994-12-16 | Gemplus Card Int | Circuit à fusible, pour circuit intégré. |
| FR2705810B1 (fr) * | 1993-05-26 | 1995-06-30 | Gemplus Card Int | Puce de carte à puce munie d'un moyen de limitation du nombre d'authentifications. |
| US5777360A (en) * | 1994-11-02 | 1998-07-07 | Lsi Logic Corporation | Hexagonal field programmable gate array architecture |
| US5576988A (en) * | 1995-04-27 | 1996-11-19 | National Semiconductor Corporation | Secure non-volatile memory array |
| FR2739737B1 (fr) * | 1995-10-09 | 1997-11-21 | Inside Technologies | Perfectionnements aux cartes a memoire |
| FR2739706B1 (fr) * | 1995-10-09 | 1997-11-21 | Inside Technologies | Perfectionnements aux cartes a memoire |
| JP3670449B2 (ja) * | 1997-07-09 | 2005-07-13 | 株式会社東芝 | 半導体装置 |
| US6091273A (en) * | 1997-08-19 | 2000-07-18 | International Business Machines Corporation | Voltage limiting circuit for fuse technology |
| US6020777A (en) * | 1997-09-26 | 2000-02-01 | International Business Machines Corporation | Electrically programmable anti-fuse circuit |
| US5976917A (en) | 1998-01-29 | 1999-11-02 | Micron Technology, Inc. | Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry |
| US6229733B1 (en) | 1999-03-24 | 2001-05-08 | Texas Instruments Incorporated | Non-volatile memory cell for linear mos integrated circuits utilizing fused mosfet gate oxide |
| US6210995B1 (en) | 1999-09-09 | 2001-04-03 | International Business Machines Corporation | Method for manufacturing fusible links in a semiconductor device |
| US6452248B1 (en) * | 2000-08-14 | 2002-09-17 | Exar Corporation | Low-powered, self-timed, one-time in-circuit programmable MOS fuse element and circuit |
| US7076663B2 (en) | 2001-11-06 | 2006-07-11 | International Business Machines Corporation | Integrated system security method |
| US6911360B2 (en) * | 2003-04-29 | 2005-06-28 | Freescale Semiconductor, Inc. | Fuse and method for forming |
| US6897543B1 (en) | 2003-08-22 | 2005-05-24 | Altera Corporation | Electrically-programmable integrated circuit antifuses |
| US7157782B1 (en) | 2004-02-17 | 2007-01-02 | Altera Corporation | Electrically-programmable transistor antifuses |
| US7110278B2 (en) * | 2004-09-29 | 2006-09-19 | Intel Corporation | Crosspoint memory array utilizing one time programmable antifuse cells |
| US7321502B2 (en) * | 2004-09-30 | 2008-01-22 | Intel Corporation | Non volatile data storage through dielectric breakdown |
| US7789306B2 (en) * | 2007-11-09 | 2010-09-07 | International Business Machines Corporation | Voting method |
| US8381977B2 (en) * | 2007-11-09 | 2013-02-26 | International Business Machines Corporation | Voting system and ballot paper |
| US8471296B2 (en) | 2011-01-21 | 2013-06-25 | International Business Machines Corporation | FinFET fuse with enhanced current crowding |
| CN104282644B (zh) * | 2013-07-02 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 一种可编程硅通孔结构及其制备方法 |
| FR3070092A1 (fr) | 2017-08-11 | 2019-02-15 | Stmicroelectronics (Rousset) Sas | Protection d'un circuit integre |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023278A (ja) * | 1987-12-28 | 1990-01-08 | Actel Corp | 電気的にプログラム可能な低インピーダンス非ヒューズ素子 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4203158A (en) * | 1978-02-24 | 1980-05-13 | Intel Corporation | Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same |
| JPS6047297A (ja) * | 1983-08-26 | 1985-03-14 | Nec Corp | マスクｒｏｍアレイ |
| FR2569054B1 (fr) * | 1984-08-10 | 1986-11-28 | Eurotechnique Sa | Dispositif de neutralisation de l'acces a une zone a proteger d'un circuit integre |
| US4872140A (en) * | 1987-05-19 | 1989-10-03 | Gazelle Microcircuits, Inc. | Laser programmable memory array |
| FR2623651B1 (fr) * | 1987-11-20 | 1992-11-27 | Sgs Thomson Microelectronics | Plan memoire et procede et prototype de definition d'un circuit integre electronique comportant un tel plan memoire |
| US5019878A (en) * | 1989-03-31 | 1991-05-28 | Texas Instruments Incorporated | Programmable interconnect or cell using silicided MOS transistors |
| US5056061A (en) * | 1989-12-20 | 1991-10-08 | N. A. Philips Corporation | Circuit for encoding identification information on circuit dice using fet capacitors |
| US5146307A (en) * | 1989-12-27 | 1992-09-08 | Texas Instruments Incorporated | Fuse having a dielectric layer between sloped insulator sidewalls |
-
1989
- 1989-07-13 FR FR8909547A patent/FR2649823B1/fr not_active Expired - Fee Related
-
1990
- 1990-06-29 EP EP90401883A patent/EP0408419B1/fr not_active Expired - Lifetime
- 1990-06-29 DE DE69018328T patent/DE69018328T2/de not_active Expired - Fee Related
- 1990-07-09 CA CA002020718A patent/CA2020718C/fr not_active Expired - Fee Related
- 1990-07-11 US US07/551,565 patent/US5291434A/en not_active Expired - Lifetime
- 1990-07-13 JP JP18695490A patent/JP2515269B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023278A (ja) * | 1987-12-28 | 1990-01-08 | Actel Corp | 電気的にプログラム可能な低インピーダンス非ヒューズ素子 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2741635B2 (ja) * | 1991-03-14 | 1998-04-22 | ジェムプリュス カード アンテルナショナル | 特にｉｃカード用の集積回路メモリのプログラミング方法 |
| JP2007012035A (ja) * | 2005-05-31 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69018328T2 (de) | 1995-12-07 |
| CA2020718A1 (fr) | 1991-01-14 |
| EP0408419A1 (fr) | 1991-01-16 |
| FR2649823B1 (fr) | 1993-10-22 |
| JP2515269B2 (ja) | 1996-07-10 |
| US5291434A (en) | 1994-03-01 |
| DE69018328D1 (de) | 1995-05-11 |
| FR2649823A1 (fr) | 1991-01-18 |
| CA2020718C (fr) | 1995-08-08 |
| EP0408419B1 (fr) | 1995-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0346199A (ja) | 酸化物ブレークダウンｍｏｓヒューズ及びそのメモリカードへの利用 | |
| US6421293B1 (en) | One-time programmable memory cell in CMOS technology | |
| US6766960B2 (en) | Smart card having memory using a breakdown phenomena in an ultra-thin dielectric | |
| US5442589A (en) | Fuse circuitry having physical fuse and non-volatile memory cell coupled to a detector | |
| US5646438A (en) | Programmable semiconductor memory | |
| US20040004861A1 (en) | Differential EEPROM using pFET floating gate transistors | |
| JP2633252B2 (ja) | 半導体記憶装置 | |
| JPH01146371A (ja) | 半導体記憶装置 | |
| KR20020092114A (ko) | 드레인 턴온 현상과 과잉 소거 현상을 제거한 ｓｏｎｏｓ셀, 이를 포함하는 불휘발성 메모리 장치 및 그 제조방법 | |
| EP0336500A1 (en) | Integrated circuit comprising a programmable cell | |
| JPS62242336A (ja) | プログラマブルヒユ−ズ | |
| JP3348248B2 (ja) | 半導体記憶装置及びその情報の消去・書き込み方法 | |
| JP3093649B2 (ja) | 不揮発性半導体メモリ装置 | |
| US5109257A (en) | Testing circuit for semiconductor memory array | |
| AU597610B2 (en) | An electrically alterable non-volatile memory device | |
| US7075127B2 (en) | Single-poly 2-transistor based fuse element | |
| US5914509A (en) | Two-terminal electrically-reprogrammable programmable logic element | |
| US5172196A (en) | Nonvolatile semiconductor memory device | |
| EP0183235B1 (en) | Nonvolatile semiconductor memory device | |
| JPS61225862A (ja) | 半導体記憶装置 | |
| JPS6180866A (ja) | 不揮発性半導体メモリ・セル | |
| US20070211516A1 (en) | Semiconductor storage device | |
| US5930171A (en) | Constant-current source with an EEPROM cell | |
| EP0926737B1 (en) | A screened EEPROM cell | |
| JP3534815B2 (ja) | 半導体集積回路装置 |