JPH0346823A - Ｒｆ用ａｄ変換器 - Google Patents
Ｒｆ用ａｄ変換器Info
- Publication number
- JPH0346823A JPH0346823A JP18312489A JP18312489A JPH0346823A JP H0346823 A JPH0346823 A JP H0346823A JP 18312489 A JP18312489 A JP 18312489A JP 18312489 A JP18312489 A JP 18312489A JP H0346823 A JPH0346823 A JP H0346823A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- frequency
- output
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はアナログ信号をディジタル信号に変換するＡＤ
変換器に関し、特にＲＦアナログ信号をディジタル信号
に変換するＲＦ用ＡＤ変換器に関する。
変換器に関し、特にＲＦアナログ信号をディジタル信号
に変換するＲＦ用ＡＤ変換器に関する。
（従来の技術）
アナログ信号をディジタル信号に変換するＡＤ変換器に
は多くの方式があるが、データ通信において用いられる
Δ−Σ変調方式を応用したオーバーサンプリング型のΔ
−Σ変調形ＡＤ変換器がその直線性の良さ、又はデシメ
ーションによりＳＮ比が良好になるという利点のため、
最近のオーディオシステムには汎用されている。先ずΔ
変調の原理を説明する。第９図はΔ変調器のブロック図
である。図において、１は標本化された入力アナログ信
号と比較器２の出力がフィードバックされた前記の入力
アナログ信号の直前の信号との差を求める演算器である
。比較器２は演算器１の出力と零電位とを比較し、正の
場合は＋Δとし、負の場合は−Δとする段階波を作り、
＋Δの時は“１”−Δの時は“０”のように符号化する
。積分器３は比較器２の符号化出力を積分してアナログ
信号に変換し、演算器１にフィードバックして、現在の
標本化アナログ信号の直前のアナログ信号を演算器１に
供給する。この変換波形を第１０図に示す。（イ）は入
力アナログ信号ａと、量子化段階幅Δによって段階波で
近似されたパルス信号すを示す図、（ロ）はパルス信号
すから変換された符号化信号Ｃを示す図である。
は多くの方式があるが、データ通信において用いられる
Δ−Σ変調方式を応用したオーバーサンプリング型のΔ
−Σ変調形ＡＤ変換器がその直線性の良さ、又はデシメ
ーションによりＳＮ比が良好になるという利点のため、
最近のオーディオシステムには汎用されている。先ずΔ
変調の原理を説明する。第９図はΔ変調器のブロック図
である。図において、１は標本化された入力アナログ信
号と比較器２の出力がフィードバックされた前記の入力
アナログ信号の直前の信号との差を求める演算器である
。比較器２は演算器１の出力と零電位とを比較し、正の
場合は＋Δとし、負の場合は−Δとする段階波を作り、
＋Δの時は“１”−Δの時は“０”のように符号化する
。積分器３は比較器２の符号化出力を積分してアナログ
信号に変換し、演算器１にフィードバックして、現在の
標本化アナログ信号の直前のアナログ信号を演算器１に
供給する。この変換波形を第１０図に示す。（イ）は入
力アナログ信号ａと、量子化段階幅Δによって段階波で
近似されたパルス信号すを示す図、（ロ）はパルス信号
すから変換された符号化信号Ｃを示す図である。
以上のようなΔ変調の主な欠点は直流信号が伝送できな
いことと、ＳＮ比が信号周波数で変化することである。
いことと、ＳＮ比が信号周波数で変化することである。
この欠点は比較器１の入力側に積分器を設けることで解
決する。このような変調器をΔ−Σ変調器といい、その
回路は第１１図に示す通りである。図において第９図と
同等の部分には同一の符号を付しである。４は第９図の
Δ変調器に付加された積分器である。Δ変調器は信号振
幅の差が出力されていたが、Δ−Σ変調器は実際の信号
振幅に関する情報を運ぶことになる。
決する。このような変調器をΔ−Σ変調器といい、その
回路は第１１図に示す通りである。図において第９図と
同等の部分には同一の符号を付しである。４は第９図の
Δ変調器に付加された積分器である。Δ変調器は信号振
幅の差が出力されていたが、Δ−Σ変調器は実際の信号
振幅に関する情報を運ぶことになる。
Δ−Σ変調形ＡＤ変換器は第１１図に示すΔ−Σ変調器
の符号化信号出力をデシメーションフィルタを通すこと
によりディジタル信号化したものである。第１２図はΔ
−Σ変調器を応用したオーバーサンプリング形のΔ−Σ
変調形ＡＤ変換器のブロック図である。図において第１
１図と同等の部分には同一の符号を示しである。５は入
力された符号化信号Ｃを２進数列のディジタル信号に変
換するデシメーションフィルタで、この回路が入力アナ
ログ信号をディジタル信号に変換するΔ−Σ変調形ＡＤ
変換器となっている。
の符号化信号出力をデシメーションフィルタを通すこと
によりディジタル信号化したものである。第１２図はΔ
−Σ変調器を応用したオーバーサンプリング形のΔ−Σ
変調形ＡＤ変換器のブロック図である。図において第１
１図と同等の部分には同一の符号を示しである。５は入
力された符号化信号Ｃを２進数列のディジタル信号に変
換するデシメーションフィルタで、この回路が入力アナ
ログ信号をディジタル信号に変換するΔ−Σ変調形ＡＤ
変換器となっている。
（発明が解決しようとする課題）
ところで、前記のΔ−Σ変調形ＡＤ変換器はベースバン
ド信号を扱うのには適しているが、超音波信号等の本質
的に高周波で帯域制限性の顕著な信号を扱うのには向か
ない。それはΔ−Σ変調形ＡＤ変換器が直流から始まる
変換特性を持っているため、直流から高周波領域に至る
周波数帯域に亘って雑音の少ない変換特性を持たせる必
要があり、この点、超音波信号のみを扱う回路には大き
な無駄となる。又、比較器２に入力されるクロックの周
波数は入力される信号の２００倍程度が必要とされてお
り、２ＭＨｚ近辺の超音波用に用いようとすると、４０
０ＭＨｚのクロックレートを必要とすることになる。こ
れは現在、ＧａＡｓ論理素子や高速バイポーラ論理素子
で２〜４ＧＨｚのクロックで動くゲートアレイ等ができ
つつあるが、超音波周波数帯の２ＭＨｚ付近の信号に対
して低雑音で且つ良好な変換特性を持たせることは困難
で実用的とは云えない。
ド信号を扱うのには適しているが、超音波信号等の本質
的に高周波で帯域制限性の顕著な信号を扱うのには向か
ない。それはΔ−Σ変調形ＡＤ変換器が直流から始まる
変換特性を持っているため、直流から高周波領域に至る
周波数帯域に亘って雑音の少ない変換特性を持たせる必
要があり、この点、超音波信号のみを扱う回路には大き
な無駄となる。又、比較器２に入力されるクロックの周
波数は入力される信号の２００倍程度が必要とされてお
り、２ＭＨｚ近辺の超音波用に用いようとすると、４０
０ＭＨｚのクロックレートを必要とすることになる。こ
れは現在、ＧａＡｓ論理素子や高速バイポーラ論理素子
で２〜４ＧＨｚのクロックで動くゲートアレイ等ができ
つつあるが、超音波周波数帯の２ＭＨｚ付近の信号に対
して低雑音で且つ良好な変換特性を持たせることは困難
で実用的とは云えない。
本発明は上記の点に鑑みてなされたもので、その目的は
、高周波信号に対しバンドパス的な用途によるΔ−Σ変
調器を基調とするオーバーサンプル形のＡＤ変換器を超
音波システムに応用し、その低歪み率、広ダイナミツク
レンジで低コストの性質を生かし、且つ使用周波数近傍
で雑音の最も少ないＲＦ用ＡＤ変換器を実現することに
ある。
、高周波信号に対しバンドパス的な用途によるΔ−Σ変
調器を基調とするオーバーサンプル形のＡＤ変換器を超
音波システムに応用し、その低歪み率、広ダイナミツク
レンジで低コストの性質を生かし、且つ使用周波数近傍
で雑音の最も少ないＲＦ用ＡＤ変換器を実現することに
ある。
（課題を解決するための手段）
前記の課題を解決する本発明は、定常状態において標本
化された入力高周波アナログ信号とフィードバックされ
てきた前記信号の直前の信号との同位相信号の減算を行
う演算器と、前記入力高周波アナログ信号の中心周波数
に合致した高周波信号のみを積分して通過させる帯域濾
波器と、該帯域濾波器の出力信号と零電位との比較を行
い、その正負により符号化した信号を出力する比較器と
、該比較器の出力符号化信号を積分して前記中心周波数
に合致した高周波のアナログ信号のみを通過させてフィ
ードバックし、前記演算器に標本化アナログ信号の直前
の標本化信号を供給する帯域濾波器と、前記比較器の出
力信号を２進数系列のディジタル信号に変換するデシメ
ーションフィルタとからなることを特徴とするものであ
る。
化された入力高周波アナログ信号とフィードバックされ
てきた前記信号の直前の信号との同位相信号の減算を行
う演算器と、前記入力高周波アナログ信号の中心周波数
に合致した高周波信号のみを積分して通過させる帯域濾
波器と、該帯域濾波器の出力信号と零電位との比較を行
い、その正負により符号化した信号を出力する比較器と
、該比較器の出力符号化信号を積分して前記中心周波数
に合致した高周波のアナログ信号のみを通過させてフィ
ードバックし、前記演算器に標本化アナログ信号の直前
の標本化信号を供給する帯域濾波器と、前記比較器の出
力信号を２進数系列のディジタル信号に変換するデシメ
ーションフィルタとからなることを特徴とするものであ
る。
（作用）
標本化入力アナログ信号は、演算器１においてフィード
バックされたＢＰＦ１２の出力の前記標本化入力アナロ
グ信号の直前の標本化信号との同一位相における信号の
差を演算され、ＢＰＦＩＩにおいて積分され、入力アナ
ログ信号の中心周波数の信号のみが通過を許容される。
バックされたＢＰＦ１２の出力の前記標本化入力アナロ
グ信号の直前の標本化信号との同一位相における信号の
差を演算され、ＢＰＦＩＩにおいて積分され、入力アナ
ログ信号の中心周波数の信号のみが通過を許容される。
比較器２は前記入力信号を零電位と比較し、その正負に
応じて符号化する。ＢＰＦ１２は前記符号化信号を積分
してアナログ信号に復元すると共に、前記入力信号の周
波数の信号のみを前記演算器１に入力させる。比較器２
の出力の符号化信号は、デシメーションフィルタ５にお
いてディジタル信号に変換される。
応じて符号化する。ＢＰＦ１２は前記符号化信号を積分
してアナログ信号に復元すると共に、前記入力信号の周
波数の信号のみを前記演算器１に入力させる。比較器２
の出力の符号化信号は、デシメーションフィルタ５にお
いてディジタル信号に変換される。
（実施例）
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明の一実施例の装置の構成プロ・ツク図で
ある。図において、第１２図と同等の部分には同一の符
号を付しである。図中、１１は入力アナログ信号の中心
周波数ｆ。を中心とする周波数帯域の信号を通過させて
比較器２の子端子に入力させる帯域濾波器（以下ＢＰＦ
という）で、１２は比較器２の出力である符号化信号を
積分してアナログ信号に復元し、演算器３に入力する通
過周波数帯域ｆ。である積分作用を有するＢＰＦである
。この回路は第１２図のΔ−Σ変調形ＡＤ変換器の積分
器３゜４．をＢＰＦ１２，１１に置き換えた回路になっ
ている。
ある。図において、第１２図と同等の部分には同一の符
号を付しである。図中、１１は入力アナログ信号の中心
周波数ｆ。を中心とする周波数帯域の信号を通過させて
比較器２の子端子に入力させる帯域濾波器（以下ＢＰＦ
という）で、１２は比較器２の出力である符号化信号を
積分してアナログ信号に復元し、演算器３に入力する通
過周波数帯域ｆ。である積分作用を有するＢＰＦである
。この回路は第１２図のΔ−Σ変調形ＡＤ変換器の積分
器３゜４．をＢＰＦ１２，１１に置き換えた回路になっ
ている。
次に実施例の動作を説明する。中心周波数がｆ。の標本
化されたアナログ信号が演算器１に入力される。定常状
態では演算器１にはＢＰＦ１２の出力も入力されていて
、入力信号の極性に従って同位相の信号の減算を行うよ
うに加減算を行う。
化されたアナログ信号が演算器１に入力される。定常状
態では演算器１にはＢＰＦ１２の出力も入力されていて
、入力信号の極性に従って同位相の信号の減算を行うよ
うに加減算を行う。
この差信号はＢＰＦＩＩにおいてｆ。を中心とする信号
のみが積分されて通過し、比較器２において符号化され
る。この符号化信号はＢＰＦ１２において積分されて中
心周波数ｆ。のアナログ信号に変換され、入力信号の直
前の標本化信号としてその極性に従って同位相信号の差
を求めるように演算器１により演算される。比較器２の
出力の符号化信号はデシメーションフィルタ５でディジ
タル信号に変換されて出力され、入力アナログ信号がデ
ィジタル信号に変換されたことになる。
のみが積分されて通過し、比較器２において符号化され
る。この符号化信号はＢＰＦ１２において積分されて中
心周波数ｆ。のアナログ信号に変換され、入力信号の直
前の標本化信号としてその極性に従って同位相信号の差
を求めるように演算器１により演算される。比較器２の
出力の符号化信号はデシメーションフィルタ５でディジ
タル信号に変換されて出力され、入力アナログ信号がデ
ィジタル信号に変換されたことになる。
ＢＰＦ１２とＢＰＦＩＩは実際には次に示すＲＦ積分器
を用いる。第２図はＢＰＦ１２に用いるＲＦ積分器の回
路図である。図において、２１はオペアンプ２２の入力
端子に接続される入力抵抗である。オペアンプ２２の出
力には、４個の等しい容量の積分コンデンサ２３ａ、２
３ｂ、２３ｃ。
を用いる。第２図はＢＰＦ１２に用いるＲＦ積分器の回
路図である。図において、２１はオペアンプ２２の入力
端子に接続される入力抵抗である。オペアンプ２２の出
力には、４個の等しい容量の積分コンデンサ２３ａ、２
３ｂ、２３ｃ。
２３ｄに分かれている積分コンデンサ２３が接続されて
おり各積分コンデンサ２３ａ、２３ｂ、２３ｃ、２３ｄ
の他方の端子はロータリスイッチ２４の全周を４等分し
て配置された４個の固定接点にそれぞれ接続されている
。
おり各積分コンデンサ２３ａ、２３ｂ、２３ｃ、２３ｄ
の他方の端子はロータリスイッチ２４の全周を４等分し
て配置された４個の固定接点にそれぞれ接続されている
。
この回路に信号が入力されると、入力信号は入力抵抗２
１を経てオペアンプ２２の入力端子に入力される。オペ
アンプ２２は積分コンデンサ２３ａ〜２３ｄによって出
力端子から入力端子に負帰還される積分器を構成してい
る。ロークリスイッチ２４は角速度２πｆ、の速度で回
転し、動接点を４個の固定接点に等しい時間間隔で即ち
１／４サイクル間隔で逐次接続して、積分コンデンサ２
３ａ〜２３ｄをオペアンプ２２の入力端子に切り替え接
続している。このためオペアンプ２２は、周波数ｆ。の
入力信号に対ｊ−では第３図に示すような波形の信号を
出力する。図は入力の周波数ｆ。の正弦波信号に対する
出力信号の波形を示している。この波形は、０’ 、９
０＠、１８０’ ２７０″の各１／４サイクル毎にそれ
ぞれ積分コンデンサ２３ａ、２３ｂ、２３ｃ、２３ｄに
充電された図示のような波形である。入力信号が周波数
ｆ。と異なる周波数の信号であった場合、積分コンデン
サ２３ａ〜２３ｄに充電される電圧は変化し、平均する
と零になって出力されないことになる。
１を経てオペアンプ２２の入力端子に入力される。オペ
アンプ２２は積分コンデンサ２３ａ〜２３ｄによって出
力端子から入力端子に負帰還される積分器を構成してい
る。ロークリスイッチ２４は角速度２πｆ、の速度で回
転し、動接点を４個の固定接点に等しい時間間隔で即ち
１／４サイクル間隔で逐次接続して、積分コンデンサ２
３ａ〜２３ｄをオペアンプ２２の入力端子に切り替え接
続している。このためオペアンプ２２は、周波数ｆ。の
入力信号に対ｊ−では第３図に示すような波形の信号を
出力する。図は入力の周波数ｆ。の正弦波信号に対する
出力信号の波形を示している。この波形は、０’ 、９
０＠、１８０’ ２７０″の各１／４サイクル毎にそれ
ぞれ積分コンデンサ２３ａ、２３ｂ、２３ｃ、２３ｄに
充電された図示のような波形である。入力信号が周波数
ｆ。と異なる周波数の信号であった場合、積分コンデン
サ２３ａ〜２３ｄに充電される電圧は変化し、平均する
と零になって出力されないことになる。
入力信号が比較器２の出力の符号化信号であっても同様
な動作をする。第１図の実施例のＢＰＦ １２に第４図
のＲＦ積分器を用いることにより周波数ｆ。の高周波信
号のみを出力することになる。
な動作をする。第１図の実施例のＢＰＦ １２に第４図
のＲＦ積分器を用いることにより周波数ｆ。の高周波信
号のみを出力することになる。
又、ＢＰＦＩＩには第４図に示す回路を用いる。
図において、入力信号（ｆｏ ）は入力抵抗３０を経て
ロータリスイッチ３１に入力される。ロータリスインチ
３１と接地間には４個の等ｌ、い容量の積分コンデンサ
３２ａ、３２ｂ、３２ｃ、３２ｄに分かれている積分コ
ンデンサ３２が挿入されている。この回路も第２図のＲ
Ｆ積分器と同様に【ロータリスイッチ３］−は２πｆ、
）の角速度で積分コンデンサ３２ａ、３２ｂ、３２ｃ、
３２ｄを切り替えて１−／４サイクル毎に周波数ｆ。の
信号を積分するが、周波数ｆ。を外れる信号に対しては
平均化して零となり、積分作用を持たない。従っＣ通過
する信号はｆ。を中心とする信号のみである。３以上説
明したように本実施例によれば、ｆ ＋、＋を中心とし
たＲＦ倍信号みをＡＤ変換するΔ−Σ変調形ＡＤ変換器
を得ることができる。又、本実施例では、直流を中心と
ｌ〜だΔ−Σ変調形ＡＤ変換器に比べて、必要な周波数
帯域において雑音の少ないＡＤ変換器を得ることができ
る。
ロータリスイッチ３１に入力される。ロータリスインチ
３１と接地間には４個の等ｌ、い容量の積分コンデンサ
３２ａ、３２ｂ、３２ｃ、３２ｄに分かれている積分コ
ンデンサ３２が挿入されている。この回路も第２図のＲ
Ｆ積分器と同様に【ロータリスイッチ３］−は２πｆ、
）の角速度で積分コンデンサ３２ａ、３２ｂ、３２ｃ、
３２ｄを切り替えて１−／４サイクル毎に周波数ｆ。の
信号を積分するが、周波数ｆ。を外れる信号に対しては
平均化して零となり、積分作用を持たない。従っＣ通過
する信号はｆ。を中心とする信号のみである。３以上説
明したように本実施例によれば、ｆ ＋、＋を中心とし
たＲＦ倍信号みをＡＤ変換するΔ−Σ変調形ＡＤ変換器
を得ることができる。又、本実施例では、直流を中心と
ｌ〜だΔ−Σ変調形ＡＤ変換器に比べて、必要な周波数
帯域において雑音の少ないＡＤ変換器を得ることができ
る。
第５図は原Δ−Σ変調形ＡＤ変換器と本実施例との雑音
特性を対比した図、第６図は同じく信号の透過率を対比
した図である。図において明らかなように、実施例の回
路では目的の周波数近傍の信号のみが通過を許容され、
その近傍におけるＳＮ比が改善されている。従って、原
型のΔ−Σ変調形ＡＤ変換器に比べて少ない資源で同じ
情報量の信号を扱うことができ、しかも本質的に低歪み
性で直線性がよく、ＬＳＩ化が可能なＲＦ用ＡＤ変換器
を低コストで得ることができる。
特性を対比した図、第６図は同じく信号の透過率を対比
した図である。図において明らかなように、実施例の回
路では目的の周波数近傍の信号のみが通過を許容され、
その近傍におけるＳＮ比が改善されている。従って、原
型のΔ−Σ変調形ＡＤ変換器に比べて少ない資源で同じ
情報量の信号を扱うことができ、しかも本質的に低歪み
性で直線性がよく、ＬＳＩ化が可能なＲＦ用ＡＤ変換器
を低コストで得ることができる。
尚、本発明は上記の実施例に限定されるものではない。
実施例のＢＰＦＩＩ、１．２には第７図に示すようなタ
ンク回路を用いることができる。図において、第１図と
同じ部分には同一の符号を付しである。図において、第
１図と同じ部分には同一の符号を付しである。図中、４
１はＢＰＦＩＩに用いるべき共振周波数数がｆ。でＱ−
（１）のタンク回路、４２はＢＰＦ１２に用いるべきタ
ンク回路４１と同じく共振周波数がｆ。で、Ｑ−ωのタ
ンク回路である。このタンク回路４１．４２を用いるの
は、Ｑ−■のタンク回路の実現が困難なこと、及びタン
ク回路４１と４２の共振周波数ｆ０を完全に一致させる
のが困難であるという点に難点がある。
ンク回路を用いることができる。図において、第１図と
同じ部分には同一の符号を付しである。図において、第
１図と同じ部分には同一の符号を付しである。図中、４
１はＢＰＦＩＩに用いるべき共振周波数数がｆ。でＱ−
（１）のタンク回路、４２はＢＰＦ１２に用いるべきタ
ンク回路４１と同じく共振周波数がｆ。で、Ｑ−ωのタ
ンク回路である。このタンク回路４１．４２を用いるの
は、Ｑ−■のタンク回路の実現が困難なこと、及びタン
ク回路４１と４２の共振周波数ｆ０を完全に一致させる
のが困難であるという点に難点がある。
第８図は他の実施例の回路図である。この実権例は複数
の積分器を直列に接続する形の直流Ｅｎ域のΔ−Σ変調
形ＡＤ変換器の回路を、ＲＦ積分器で置換した形のＲＦ
用Δ−Σ変調形ＡＤ変換器のブロック図である。５０は
第２図で示したＲＦ積分器である。図において第１図と
同等の部分１こζよ同一の符号を付しである。このよう
に、直流領域のΔ−Σ変調形ＡＤ変換器に用いられる積
分器をすべて第２図に示したＲＦ積分器５０に置き換え
ることにより多種類のＲＦ用ＡＤ変換器力（実現てきる
。
の積分器を直列に接続する形の直流Ｅｎ域のΔ−Σ変調
形ＡＤ変換器の回路を、ＲＦ積分器で置換した形のＲＦ
用Δ−Σ変調形ＡＤ変換器のブロック図である。５０は
第２図で示したＲＦ積分器である。図において第１図と
同等の部分１こζよ同一の符号を付しである。このよう
に、直流領域のΔ−Σ変調形ＡＤ変換器に用いられる積
分器をすべて第２図に示したＲＦ積分器５０に置き換え
ることにより多種類のＲＦ用ＡＤ変換器力（実現てきる
。
（発明の効果）
以上詳細に説明したように本発明によれｉｆ、低歪み率
、広ダイナミツクレンジの特性を有し、しかも低コスト
で使用周波数近傍で雑音の最も少ないＲＦ用ＡＤ変換器
が得られ、実用」二の効果は大きい。
、広ダイナミツクレンジの特性を有し、しかも低コスト
で使用周波数近傍で雑音の最も少ないＲＦ用ＡＤ変換器
が得られ、実用」二の効果は大きい。
第１図は本発明の一実施例のプロ・ツク図、第２図は第
１図の回路のＢＰＦ１２に用いるＲＦ積分器の回路図、 第３図は第２図のＲＦ積分器の出力波形の図、第４図は
ＢＰＦＩＩに用いるＲＦ積分器の回路図、 第５図は従来のΔ−Σ変調形ＡＤ変換器と実施例の装置
とのＳＮ比の比較図、 第６図は従来のΔ−Σ変調形ＡＤ変換器と実施例の装置
との信号透過率の比較図、 第７図は本発明の他の実施例のブロック図、第８図は本
発明の他の実施例のブロック図、第９図はΔ変調器のブ
ロック図、 第１０図はΔ変調器の説明図、 第１１図はΔ−Σ変調器のブロック図、第１２図は従来
のΔ−Σ変調形ＡＤ変換器のブロック図である。 １・・・演算器 ２・・・比較器３．４・・
・積分器 ５・・・デシメーションフィルタ １１．１２・・・ＢＰＦ ２１，３０・・・入力抵
抗２２・・・オペアンプ ２３．２３ａ、 ２３ｂ、 ２３ｃ、２３ｃＬ、、
３２゜３２ａ、３２ｂ、３２ｃ、３２ｄ−・・積分コン
デンサ ２４．３１・・・ロータリスイッチ ５０・・・ＲＦ積分器
１図の回路のＢＰＦ１２に用いるＲＦ積分器の回路図、 第３図は第２図のＲＦ積分器の出力波形の図、第４図は
ＢＰＦＩＩに用いるＲＦ積分器の回路図、 第５図は従来のΔ−Σ変調形ＡＤ変換器と実施例の装置
とのＳＮ比の比較図、 第６図は従来のΔ−Σ変調形ＡＤ変換器と実施例の装置
との信号透過率の比較図、 第７図は本発明の他の実施例のブロック図、第８図は本
発明の他の実施例のブロック図、第９図はΔ変調器のブ
ロック図、 第１０図はΔ変調器の説明図、 第１１図はΔ−Σ変調器のブロック図、第１２図は従来
のΔ−Σ変調形ＡＤ変換器のブロック図である。 １・・・演算器 ２・・・比較器３．４・・
・積分器 ５・・・デシメーションフィルタ １１．１２・・・ＢＰＦ ２１，３０・・・入力抵
抗２２・・・オペアンプ ２３．２３ａ、 ２３ｂ、 ２３ｃ、２３ｃＬ、、
３２゜３２ａ、３２ｂ、３２ｃ、３２ｄ−・・積分コン
デンサ ２４．３１・・・ロータリスイッチ ５０・・・ＲＦ積分器
Claims (2)
- （１）定常状態において標本化された入力高周波アナロ
グ信号とフィードバックされてきた前記信号の直前の信
号との同位相信号の減算を行う演算器（１）と、 前記入力高周波アナログ信号の中心周波数に合致した高
周波信号のみを積分して通過させる帯域濾波器（１１）
と、 該帯域濾波器（１１）の出力信号と零電位との比較を行
い、その正負により符号化した信号を出力する比較器（
２）と、 該比較器（２）の出力符号化信号を積分して前記中心周
波数に合致した高周波のアナログ信号のみを通過させて
フィードバックし、前記演算器（１）に標本化アナログ
信号の直前の標本化信号を供給する帯域濾波器（１２）
と、 前記比較器（２）の出力信号を２進数系列のディジタル
信号に変換するデシメーションフィルタ（５）とからな
ることを特徴とするＲＦ用ＡＤ変換器。 - （２）帯域濾波器（１１）は信号入力端と信号出力端と
の間に挿入された入力抵抗（３０）と、該入力抵抗（３
０）の出力端と接地間に挿入された複数の積分コンデン
サ（３２）と、該複数の積分コンデンサ（３２）を入力
アナログ信号の中心周波数の角速度で逐次同一順序で巡
回切り替え接続するロータリスイッチ（３１）とで構成
され、 帯域濾波器（１２）は信号入力端に直列に接続された入
力抵抗（２１）と、 入力アナログ信号を増幅して出力するオペアンプ（２２
）と、 該オペアンプ（２２）の出力端と入力端との間に挿入さ
れ、前記オペアンプ（２２）の帰還回路を構成する複数
の積分コンデンサ（２３）と、 該複数の積分コンデンサ（２３）を入力アナログ信号の
中心周波数の角速度で逐次同一順序で巡回切り替え接続
するロータリスイッチ（２４）とで構成されていること
を特徴とする請求項１記載のＲＦ用ＡＤ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18312489A JPH0346823A (ja) | 1989-07-14 | 1989-07-14 | Ｒｆ用ａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18312489A JPH0346823A (ja) | 1989-07-14 | 1989-07-14 | Ｒｆ用ａｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0346823A true JPH0346823A (ja) | 1991-02-28 |
Family
ID=16130215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18312489A Pending JPH0346823A (ja) | 1989-07-14 | 1989-07-14 | Ｒｆ用ａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0346823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066804A (en) * | 1998-05-13 | 2000-05-23 | Mitsubishi Denki Kabushiki Kaisha | Electronic circuit package |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50105366A (ja) * | 1974-01-25 | 1975-08-20 | ||
| JPS59107622A (ja) * | 1982-12-13 | 1984-06-21 | Advantest Corp | 可変アクテイブフイルタ |
-
1989
- 1989-07-14 JP JP18312489A patent/JPH0346823A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50105366A (ja) * | 1974-01-25 | 1975-08-20 | ||
| JPS59107622A (ja) * | 1982-12-13 | 1984-06-21 | Advantest Corp | 可変アクテイブフイルタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066804A (en) * | 1998-05-13 | 2000-05-23 | Mitsubishi Denki Kabushiki Kaisha | Electronic circuit package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121910A (en) | Frequency translating sigma-delta modulator | |
| JP2647136B2 (ja) | アナログ−デジタル変換回路 | |
| US5148167A (en) | Sigma-delta oversampled analog-to-digital converter network with chopper stabilization | |
| US6111531A (en) | Parallel architecture for a bandpass sigma-delta modulator | |
| Thurston et al. | Bandpass implementation of the sigma-delta AD conversion technique | |
| US4855894A (en) | Frequency converting apparatus | |
| US5396244A (en) | Digital-to-analog converter | |
| EP0520617B1 (en) | Sigma-delta analogue-to-digital converter with improved stability. | |
| Hurst et al. | Double sampling in switched-capacitor delta-sigma A/D converters | |
| KR20130142952A (ko) | 오버샘플링된 데이터 컨버터를 초핑하는 시스템 및 방법 | |
| JPH10511233A (ja) | 演算増幅器のオフセット電圧に低感度のスイッチド・コンデンサ、１ビット・ディジタル／アナログ・コンバータ | |
| Przybysz et al. | Josephson sigma-delta modulator for high dynamic range A/D conversion | |
| Troster et al. | An interpolative bandpass converter on a 1.2-mu m BiCMOS analog/digital array | |
| EP1212838B1 (en) | Hybrid bandpass and baseband delta-sigma modulator | |
| JP3371681B2 (ja) | 信号処理装置 | |
| CA2292615A1 (en) | Analogue-to-digital conversion using frequency-modulated input or intermediate values | |
| JP3076683B2 (ja) | 入力信号を１−ビットシグマ−デルタ変調するための方法およびそのための装置 | |
| da Fonte Dias | Signal processing in the sigma-delta domain | |
| EP0495687B1 (en) | Oversampling DA converter with operational amplifier driven by a single reference voltage | |
| JPH06237176A (ja) | 三次シグマ−デルタ・アナログ−デジタル変換器回路網 | |
| JP4631063B2 (ja) | Δς型モジュレータ及びδς型アナログ−デジタル変換回路 | |
| Galton et al. | A delta-sigma PLL for 14-b, 50 kSample/s frequency-to-digital conversion of a 10 MHz FM signal | |
| Claasen et al. | Signal processing method for improving the dynamic range of A/D and D/A converters | |
| US20020154047A1 (en) | Developing a desired output sampling rate for oversampled converters | |
| JPH0346823A (ja) | Ｒｆ用ａｄ変換器 |