JPH0347050B2 - - Google Patents
Info
- Publication number
- JPH0347050B2 JPH0347050B2 JP17164881A JP17164881A JPH0347050B2 JP H0347050 B2 JPH0347050 B2 JP H0347050B2 JP 17164881 A JP17164881 A JP 17164881A JP 17164881 A JP17164881 A JP 17164881A JP H0347050 B2 JPH0347050 B2 JP H0347050B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- arithmetic
- arithmetic circuit
- output
- occurred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Burglar Alarm Systems (AREA)
- Laying Of Electric Cables Or Lines Outside (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
この発明は、電力系統を保護する保護継電器に
関するものである。
The present invention relates to a protective relay that protects a power system.
第1図は従来の保護継電器の信号入力部を示す
構成図、第2図は電力系統の構成図、第3図は従
来の保護継電器の判定部を示す構成図であり、図
において、1−1〜1−nは電力系統の保護対象
範囲C内における母線Bに接続された電源側線路
S−1〜S−nに流れる電流を電圧変換する変成
器(n=1,2……)、2−1〜2−nは、その
母線Bに接続された負荷側線路l−1〜l−nに
流れる電流を電圧変換する変成器、3−1〜3−
n,4−1〜4−nは変成器1−1〜1−n,2
−1〜2−nの出力端に接続されたフイルタ、5
−1〜5−n,6−1a〜6−na及び6−1b
〜6−nbはフイルタ3−1〜3−n,4−1〜
4−nの出力をサンプルホールドするサンプル・
ホールド回路、7はサンプル・ホールド回路5−
1〜5−n,6−1a〜6−na,6−1b〜6
−nbの出力をマルチプレクスするマルチプレク
サ、8はマルチプレクサ7の出力をアナログ・デ
ジタル変換する変換器、9は変換器8の出力によ
つて与えられる電流データ(電源側電流I〓P1〜I〓Po,
負荷側電流I〓L1〜I〓Lo)に基づいてその保護対象範
囲C内で系統事故が発生したか否かを判定する第
1の演算回路、10−1〜10−nは変換器8の
出力によつて与えられる電流データ(I〓L1〜I〓Lo)
に基づいてその保護対象範囲C外で系統事故が発
生したか否かを判定する第2の演算回路、11は
第2の演算回路10−1〜10−nの出力(判定
結果)のオアをオア回路、12は第1の演算回路
9の出力(判定結果)とオア回路11の反転出力
とのアンドをとるアンド回路である。
次に動作について説明する。
まず、電源側電流I〓P1〜I〓Po及び負荷側電流I〓L1
−
I〓Loがそれぞれ変成器1−1〜1−n,2−1〜
2−nに入力されて電圧に変換された後、フイル
タ3−1〜3−n,4−1〜4−nを介してサン
プル・ホールド回路5−1〜5−n,6−1a〜
6−naに入力される。但し、サンプル・ホール
ド回路6−1b〜6−nbにはフイルタ4−1〜
4−nを介さずに入力される。そして、マルチプ
レクサ7によりサンプル・ホールド回路5−1〜
5−n,6−1a〜6−na,6−1b〜6−nb
に入力された各電圧(電流データ)が順次アナロ
グ・デジタル変換器8へ出力され、アナログ・デ
ジタル変換器8でデジタル値に変換される。
次に、第1の演算回路9にはアナログ・デジタ
ル変換器8から電源側電流I〓P1〜I〓Po及び負荷側電
流I〓L1〜I〓Loに相当する電流データ(負荷側電流I〓L
1
〜I〓Loの電流データはサンプル・ホールド回路6
−1a〜6−naに入力されたもの)を入力され、
第2の演算回路13−1〜13−nにはアナロ
グ・デジタル変換器8から負荷側電流I〓L1〜I〓Loに
相当する電流データ(サンプル・ホールド回路6
−1b〜6−nbに入力されたもの)を入力され
る。
ここで、第1の演算回路9は、下記に示す演算
式が成立するか否かを判定し、その式が成立した
場合に保護対象範囲C内で系統事故が発生したも
のと判定する。
(I〓P1+……+I〓Po+I〓L1+……I〓Lo)2−K1
×(I〓P1 2,……,I〓Po 2)max>K2……(1)
K1,K2は定数、第2項は(I〓P1 2,……,I〓Po 2)
のうち最大のものを一つ選択することを意味す
る。
また、第2の演算回路10−1〜10−nは、
下記に示す演算式が成立するか否かを判定し、そ
の式が成立した場合に保護対象範囲C外で系統事
故が発生したものと判定する。
I〓L1 2>K31 ……(2‐1)
I〓Lo 2>K3o ……(2‐n)
K31〜K3oは定数である。
次に、第2の演算回路10−1〜10−nの各
出力のオアをオア回路11でとり、第1の演算回
路9の出力とオア回路11の反転出力とのアンド
をアンド回路12でとり、その結果をしや断器等
(保護器)へ出力する。即ち、第1の演算回路9
が保護対象範囲C内で系統事故が発生したと判定
し、かつ、第2の演算回路10−1〜10−nの
何れかが保護対象範囲C外で系統事故が発生して
いないと判定した場合に、アンド回路12が系統
のしや断器等を動作させる信号を出力するもので
ある。
ここで、第1の演算回路9の判定結果に第2の
演算回路10−1〜10−nの判定結果を加えて
いる理由は、保護対象範囲C内外で系統事故が発
生していない場合又は保護対象範囲C外での系統
事故の場合、通常は判定式(1)の1項はキルヒホツ
プの法則により零になるため判定式(1)は不成立と
なる(保護対象範囲Cで事故が発生していないと
判定される)が、保護対象範囲C外での系統事故
(例えば第2図のF点で事故)であつても、事故
Fに関連する変流器に大電流が流れることによ
り、その変流器が飽和してしまい、このような変
流器から与えられる電流では判定式(1)の第1項
を、もはや零にすることができず、判定式(1)を成
立させてしまう場合があり(保護対象範囲C外で
の系統事故であるのに、保護対象範囲C内で事故
が発生したごとく判定される)、このような場合
に対処するため、第2の演算回路10−1〜10
−nの判定結果を加えている。なお、上記のよう
な不都合を確実に除去する為には、第1の演算回
路9の判定結果より第2の演算回路10−1〜1
0−nの判定結果を先にアンド回路12へ出力す
る必要がある為、第1の演算回路9が入力する負
荷側電流I〓L1〜I〓Loはフイルタ4−1〜4−nを通
過したものとし、第2の演算回路10−1〜10
−nが入力する負荷側電流I〓L1〜I〓Loはフイルタ4
−1〜4−nを通過していないものとしている
(フイルタ4−1〜4−nによる遅れを考慮して
いる)。
FIG. 1 is a block diagram showing a signal input section of a conventional protective relay, FIG. 2 is a block diagram of a power system, and FIG. 3 is a block diagram showing a determination section of a conventional protective relay. 1 to 1-n are transformers (n=1, 2...) that convert the current flowing through the power supply lines S-1 to S-n connected to the bus B within the protection range C of the power system into voltage; 2-1 to 2-n are transformers 3-1 to 3- that convert the current flowing through the load-side lines l-1 to l-n connected to the bus line B into voltage;
n, 4-1 to 4-n are transformers 1-1 to 1-n, 2
-1 to 2-n filters connected to the output terminals, 5
-1 to 5-n, 6-1a to 6-na and 6-1b
~6-nb is filter 3-1~3-n, 4-1~
Sample and hold the output of 4-n.
Hold circuit, 7 is sample/hold circuit 5-
1-5-n, 6-1a-6-na, 6-1b-6
8 is a converter that converts the output of multiplexer 7 from analog to digital; 9 is the current data given by the output of converter 8 (power supply side current I〓 P1 ~ I〓 Po ,
A first arithmetic circuit 10-1 to 10-n determines whether a system fault has occurred within the protection range C based on the load side current I〓 L1 ~ I〓 Lo ), and 10-1 to 10-n are the converter 8 Current data given by the output (I〓 L1 ~ I〓 Lo )
A second arithmetic circuit 11 determines whether a system accident has occurred outside the protection range C based on the OR of the outputs (judgment results) of the second arithmetic circuits 10-1 to 10-n. The OR circuit 12 is an AND circuit that ANDs the output (judgment result) of the first arithmetic circuit 9 and the inverted output of the OR circuit 11. Next, the operation will be explained. First, power supply side current I〓 P1 ~ I〓 Po and load side current I〓 L1
−
I〓 Lo is the transformer 1-1~1-n, 2-1~
After being input to 2-n and converted into voltage, it is passed through filters 3-1 to 3-n, 4-1 to 4-n to sample/hold circuits 5-1 to 5-n, 6-1a to
6-Input to na. However, the sample/hold circuits 6-1b to 6-nb include filters 4-1 to 6-nb.
It is input without going through 4-n. The multiplexer 7 then samples and hold circuits 5-1 to 5-1.
5-n, 6-1a to 6-na, 6-1b to 6-nb
Each voltage (current data) input to is sequentially outputted to the analog-to-digital converter 8, and converted into a digital value by the analog-to-digital converter 8. Next, the first arithmetic circuit 9 receives current data (load side current I〓 L
1
~I〓 Lo current data is sample-and-hold circuit 6
-1a to 6-na) is input,
The second arithmetic circuits 13-1 to 13-n receive current data ( sample / hold circuit 6
-1b to 6-nb) are input. Here, the first arithmetic circuit 9 determines whether or not the following arithmetic expression holds true, and if the formula holds true, it determines that a system accident has occurred within the protected range C. (I〓 P1 +...+I〓 Po +I〓 L1 +...I〓 Lo ) 2 −K 1 × (I〓 P1 2 , ..., I〓 Po 2 ) max>K 2 ...(1) K 1 , K 2 are constants, and the second term means to select the largest one among (I〓 P1 2 , ..., I〓 Po 2 ). Further, the second arithmetic circuits 10-1 to 10-n are
It is determined whether the following arithmetic expression holds true, and if the formula holds true, it is determined that a system accident has occurred outside the protected range C. I〓 L1 2 > K 31 ... (2-1) I〓 Lo 2 > K 3o ... (2-n) K 31 to K 3o are constants. Next, the OR circuit 11 takes the OR of each output of the second arithmetic circuits 10-1 to 10-n, and the AND circuit 12 takes the AND of the output of the first arithmetic circuit 9 and the inverted output of the OR circuit 11. and outputs the result to a circuit breaker, etc. (protector). That is, the first arithmetic circuit 9
has determined that a system fault has occurred within the protected range C, and any of the second arithmetic circuits 10-1 to 10-n has determined that a system fault has not occurred outside the protected range C. In this case, the AND circuit 12 outputs a signal to operate a system disconnector or the like. Here, the reason why the judgment results of the second arithmetic circuits 10-1 to 10-n are added to the judgment results of the first arithmetic circuit 9 is that if no system accident occurs inside or outside the protected range C, or In the case of a system accident outside the protection range C, the first term of the judgment formula (1) will normally be zero according to Kirchhop's law, so the judgment formula (1) will not hold (if the accident occurs in the protection range C) Even if there is a system fault outside the protection range C (for example, the fault at point F in Figure 2), a large current flows through the current transformer related to fault F. The current transformer becomes saturated, and the first term of judgment formula (1) can no longer be made zero with the current given from such a current transformer, and judgment formula (1) is not satisfied. (Even though it is a system accident outside the protection range C, it is determined that the accident occurred within the protection range C.) In order to deal with such a case, the second arithmetic circuit 10 -1~10
-n judgment results are added. In addition, in order to reliably eliminate the above-mentioned inconvenience, it is necessary to use the second arithmetic circuits 10-1 to 1 based on the determination result of the first arithmetic circuit 9.
Since it is necessary to first output the determination result of 0-n to the AND circuit 12, the load side current I〓 L1 to I〓 Lo inputted by the first arithmetic circuit 9 passes through the filters 4-1 to 4-n. It is assumed that the second arithmetic circuits 10-1 to 10
−n inputs load side current I〓 L1 ~I〓 Lo is filter 4
-1 to 4-n (delays caused by filters 4-1 to 4-n are taken into consideration).
従来の保護継電器は以上のように構成されてい
るので、フイルタを通過した負荷側電流とフイル
タを通過していない負荷側電流を得る必要があ
り、入力点数の増大に従つて回路が複雑化するな
どの課題があつた。
この発明は上記のような課題を解消するために
なされたもので、フイルタを通過していない負荷
側電流を不要とし、入力点数が増大しても回路の
構成が複雑にならない保護継電器を得ることを目
的とする。
Conventional protective relays are configured as described above, so it is necessary to obtain the load-side current that has passed through the filter and the load-side current that has not passed through the filter, and the circuit becomes more complex as the number of input points increases. There were issues such as: This invention was made in order to solve the above-mentioned problems, and it is an object of the present invention to provide a protective relay that eliminates the need for load-side current that does not pass through a filter and that does not make the circuit configuration complicated even when the number of input points increases. With the goal.
以下、この発明の一実施例を図について説明す
る。第4図はこの発明の一実施例による保護継電
器の信号入力部を示す構成図、第5図はこの発明
の一実施例による保護継電器の判定部を示す構成
図であり、図において、従来のものと同一符号は
同一、または相当部分を示すもので説明を省略す
る。
13−13nは変換器8の出力によつて与えら
れる電流データ(負荷側電流I〓L1〜I〓Lo)に基づい
てその保護対象範囲C外で系統事故が発生したか
否かを判定する第2の演算回路、14,15は演
算回路9で判定式(1)の演算結果が成立した回数を
カウントし、演算結果(系統の状態)が継続して
いることを確認する、即ち、系統に事故が生じ、
判定式(1)が成立する回数がn1回続いた場合にのみ
出力を出し、その後事故が除去され、判定式(1)が
不成立となる回数がn2回続いた場合に初めて出力
を復帰させるというように、動作へn1回の照合回
数、復帰へn2回の照合回数を設けている照合回路
(この実施例では第1の演算回路9の判定結果を
第2の演算回路13〜13nの判定結果より遅れ
て論理回路11,12,14,15,17−1〜
17−nへ入力させる遅延回路としての役目もは
たしている。)、17−1〜17−nは演算回路1
3−1〜13−nと照合回路15との出力間でア
ンドをとるアンド回路、ここで、11,12,1
5,17−1〜17−nは第1の演算回路9に保
護対象範囲C内で系統事故が発生したと判定さ
れ、かつ、第2の演算回路13−13nにその保
護対象範囲C外で系統事故が発生していないと判
定された場合に、その保護対象範囲C内の系統事
故を除去すべく系統の保護器(しや断器等)を動
作させる信号を出力する論理回路を構成してい
る。16は照合回路である。
次に動作について説明する。
第1の演算回路9及び第2の演算回路13−1
〜13−nに電流データが入力される過程は従来
のものと同一である(但し、第2の演算回路13
−1〜13−nにはフイルタ4−1〜4−nを通
過した負荷側電流I〓L1〜I〓Loが入力されるので、説
明を省略する。
まず、第2の演算回路13−1〜13−nの動
作は下記に示す演算式が成立するか否かを判定
し、その式が成立した場合に保護対象範囲C外で
系統事故が発生したと判定するものである。
K1・I〓L1 2>K31 ……(3‐1)
Ko・I〓Lo 2>K3o ……(3‐n)
ここで、K1,Koは変成器の変成比の補正係数
でK31,K3oは負荷電流I〓L1〜I〓Loの定格電流にマー
ジンを見込んだ値であり、約定格電流の1.5〜2
倍である。また、この判定式(3−1)〜(3−
n)はK31〜K3oというレベル値に対してK1・I〓L1 2
〜Ko・I〓Lo 2の値が大きいか否かの判別を行うもの
である。
従つて、保護対象範囲C内の系統事故の場合
は、第1の演算回路9の判定式(1)が成立するため
第1の演算回路9の出力が有、そして第2の演算
回路13−1〜13−nの判定式(3−1)〜
(3−n)が成立しないため第2の演算回路13
−1〜13−nの出力は無であり、結果として、
照合回路14の出力は有で、照合回路16の出力
は無となるため、アンド回路12の出力が有とな
り、系統事故を除去すべく系統のしや断器等を動
作させる信号を出力する。一方、保護対象範囲C
外の事故の場合は、通常、第1の演算回路9の判
定式(1)が成立しないため第1の演算回路9の出力
が無、そして第2の演算回路13−1〜13−n
の判定式(3−1)〜(3−n)が成立するため
第2の演算回路13−1〜13−nの出力は有で
あり、結果として、照合回路14の出力は無で、
照合回路16の出力は有となるため、アンド回路
12の出力は無となり、しや断器等を動作させる
信号は出力されない。また、保護対象範囲C外の
事故の場合でも事故に係る変流器が飽和した場合
には本来出力有が無のはずの演算回路9の出力が
有となるが、第2の演算回路13−1〜13−n
の判定式(3−1)〜(3−n)が成立するため
第2の演算回路13−1〜13−nの出力は有と
なり、結果として、照合回路14の出力は有で、
照合回路16の出力も有となるため、アンド回路
12の出力は無となり、しや断器等の不要動作が
防止される。
ここで、照合回路14の照合回数は照合回路1
5,16の照合回数よりも多いのはいうまでもな
い。
なお、上記実施例では、判定式の係数を定数と
したが、照合回路の回数に応じて変化することで
もよい。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 4 is a block diagram showing a signal input section of a protective relay according to an embodiment of the present invention, and FIG. 5 is a block diagram showing a determination section of a protective relay according to an embodiment of the present invention. The same reference numerals indicate the same or corresponding parts, and the explanation will be omitted. 13-13n is a terminal that determines whether a system fault has occurred outside the protection range C based on the current data (load side current I〓L1 to I〓Lo ) given by the output of the converter 8. The calculation circuits 14 and 15 of No. 2 count the number of times that the calculation result of judgment formula (1) is satisfied in the calculation circuit 9, and confirm that the calculation result (system status) continues, that is, the calculation circuit 9 confirms that the calculation result (system status) is continuous. An accident occurred;
The output is output only when the number of times that the judgment formula (1) is satisfied continues n times , and the output is returned only when the accident is removed and the number of times that the judgment formula (1) is not satisfied continues n times. A verification circuit (in this embodiment, the judgment result of the first arithmetic circuit 9 is transferred to the second arithmetic circuit 13 to Logic circuits 11, 12, 14, 15, 17-1 ~ later than the determination result of 13n
It also serves as a delay circuit for input to 17-n. ), 17-1 to 17-n are arithmetic circuits 1
An AND circuit that takes AND between the outputs of 3-1 to 13-n and the matching circuit 15, where 11, 12, 1
5, 17-1 to 17-n, the first arithmetic circuit 9 determines that a system fault has occurred within the protection range C, and the second arithmetic circuit 13-13n has a fault outside the protection range C. Constructs a logic circuit that outputs a signal to operate a system protector (such as a power cutter) in order to eliminate a system fault within the protected range C when it is determined that no system fault has occurred. ing. 16 is a verification circuit. Next, the operation will be explained. First arithmetic circuit 9 and second arithmetic circuit 13-1
The process of inputting current data to ~13-n is the same as the conventional one (however, the process of inputting current data to the second arithmetic circuit 13-n
Since the load side currents I〓 L1 to I〓 Lo that have passed through the filters 4-1 to 4-n are input to -1 to 13-n, their explanation will be omitted. First, the operation of the second arithmetic circuits 13-1 to 13-n determines whether the following arithmetic formula holds true or not, and if the formula holds true, it is determined that a system accident has occurred outside the protection range C. It is determined that K 1・I〓 L1 2 >K 31 ...(3-1) K o・I〓 Lo 2 >K 3o ...(3-n) Here, K 1 and Ko are corrections for the transformation ratio of the transformer The coefficients K 31 and K 3o are values that include a margin in the rated current of the load current I〓 L1 ~ I〓 Lo , and are approximately 1.5 to 2 of the rated current.
It's double. Also, this judgment formula (3-1) to (3-
n) is K 1・I〓 L1 2 for the level value of K 31 ~K 3o
〜K o ·I〓 It is determined whether the value of Lo 2 is large or not. Therefore, in the case of a system accident within the protection target range C, the determination formula (1) of the first arithmetic circuit 9 is established, so the output of the first arithmetic circuit 9 is present, and the second arithmetic circuit 13- Judgment formula (3-1) for 1 to 13-n
Since (3-n) does not hold, the second arithmetic circuit 13
The outputs of −1 to 13-n are null, and as a result,
Since the output of the verification circuit 14 is positive and the output of the verification circuit 16 is negative, the output of the AND circuit 12 is positive, and a signal is output to operate a system disconnector or the like in order to eliminate a system fault. On the other hand, protection scope C
In the case of an accident other than the above, the determination formula (1) of the first arithmetic circuit 9 does not hold, so the first arithmetic circuit 9 has no output, and the second arithmetic circuits 13-1 to 13-n
Since the determination formulas (3-1) to (3-n) hold true, the outputs of the second arithmetic circuits 13-1 to 13-n are positive, and as a result, the output of the matching circuit 14 is negative.
Since the output of the verification circuit 16 is positive, the output of the AND circuit 12 is negative, and no signal for operating the circuit breaker or the like is output. Furthermore, even in the case of an accident outside the protected range C, if the current transformer involved in the accident is saturated, the output of the arithmetic circuit 9, which should originally have no output, becomes active, but the second arithmetic circuit 13- 1-13-n
Since the determination formulas (3-1) to (3-n) hold true, the outputs of the second arithmetic circuits 13-1 to 13-n are positive, and as a result, the output of the matching circuit 14 is positive,
Since the output of the verification circuit 16 is also positive, the output of the AND circuit 12 is negative, and unnecessary operations such as a circuit breaker are prevented. Here, the number of times of verification by the verification circuit 14 is
Needless to say, this number is greater than the number of verifications of 5.16. In the above embodiment, the coefficient of the determination formula is a constant, but it may be changed depending on the number of times the verification circuit is used.
以上のように、この発明によれば、第1の演算
回路と論理回路の間に接続され、その第1の演算
回路の判定結果を第2の演算回路の判定結果より
遅れてその論理回路へ入力させる遅延回路を設け
たので、フイルタを通過しない負荷側電流が不要
となり、その為、入力点数が増大したも回路の構
成が複雑にならず、回路が安価にできるなどの効
果がある。
As described above, according to the present invention, the first arithmetic circuit is connected between the first arithmetic circuit and the logic circuit, and the determination result of the first arithmetic circuit is transmitted to the logic circuit later than the determination result of the second arithmetic circuit. Since a delay circuit for input is provided, there is no need for load-side current that does not pass through the filter, so even if the number of input points increases, the circuit configuration does not become complicated, and the circuit can be made at a lower cost.
第1図は従来の保護継電器の信号入力部を示す
構成図、第2図は電力系統の構成図、第3図は従
来の保護継電器の判定部を示す構成図、第4図は
この発明の一実施例による保護継電器の信号入力
部を示す構成図、第5図はこの発明の一実施例に
よる保護継電器の判定部を示す構成図である。
9は第1の演算回路、13−1〜13−nは第
2の演算回路、11,12,17−1〜17−n
は論理回路、14,15は照合回路(遅延回路)。
なお、図中、同一符号は同一部分を示す。
Fig. 1 is a block diagram showing the signal input section of a conventional protective relay, Fig. 2 is a block diagram of a power system, Fig. 3 is a block diagram showing a judgment section of a conventional protective relay, and Fig. 4 is a block diagram showing the signal input section of a conventional protective relay. FIG. 5 is a block diagram showing a signal input section of a protective relay according to an embodiment of the present invention, and FIG. 5 is a block diagram showing a determination section of a protective relay according to an embodiment of the present invention. 9 is a first arithmetic circuit, 13-1 to 13-n are second arithmetic circuits, 11, 12, 17-1 to 17-n
is a logic circuit, and 14 and 15 are matching circuits (delay circuits).
In addition, in the figures, the same reference numerals indicate the same parts.
Claims (1)
続された電源側線路及び負荷側線路に流れる各電
流に基づいてその保護対象範囲内で系統事故が発
生したか否かを判定する第1の演算回路と、上記
負荷側線路に流れる電流に基づいてその保護対象
範囲外で系統事故が発生したか否かを判定する第
2の演算回路と、上記第1の演算回路にその保護
対象範囲内で系統事故が発生したと判定され、か
つ、上記第2の演算回路にその保護対象範囲外で
系統事故が発生していないと判定された場合に、
その保護対象範囲内の系統事故を除去すべく系統
の保護器を動作させる信号を出力する論理回路
と、上記第1の演算回路と上記論理回路の間に接
続され、その第1の演算回路の判定結果を上記第
2の演算回路の判定結果より遅れてその論理回路
へ入力される遅延回路とを備えた保護継電器。1. A first arithmetic circuit that determines whether a system fault has occurred within the protection range of the power system based on each current flowing through the power supply side line and load side line connected to the bus within the protection area of the power system. and a second arithmetic circuit that determines whether a grid fault has occurred outside the protection range based on the current flowing in the load-side line; When it is determined that an accident has occurred, and it is determined that a system accident has not occurred in the second arithmetic circuit outside its protected range,
a logic circuit that outputs a signal to operate a system protector in order to eliminate a system accident within the protection target range; and a logic circuit that is connected between the first arithmetic circuit and the logic circuit; and a delay circuit for inputting the determination result to the logic circuit later than the determination result of the second arithmetic circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17164881A JPS5872330A (en) | 1981-10-24 | 1981-10-24 | Protecting relay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17164881A JPS5872330A (en) | 1981-10-24 | 1981-10-24 | Protecting relay |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5872330A JPS5872330A (en) | 1983-04-30 |
| JPH0347050B2 true JPH0347050B2 (en) | 1991-07-18 |
Family
ID=15927103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17164881A Granted JPS5872330A (en) | 1981-10-24 | 1981-10-24 | Protecting relay |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5872330A (en) |
-
1981
- 1981-10-24 JP JP17164881A patent/JPS5872330A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5872330A (en) | 1983-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6411865B1 (en) | System for protection zone selection in microprocessor-based relays in an electric power system | |
| KR900007101B1 (en) | Digital Computed Differential Relay | |
| JPS60131033A (en) | Transmitting apparatus | |
| JPH0347050B2 (en) | ||
| US4819119A (en) | Faulted phase selector for single pole tripping and reclosing schemes | |
| JPH03277115A (en) | Protective device | |
| Apostolov et al. | Intelligent reclosing for overdutied breakers | |
| JP2721166B2 (en) | Ground fault distance relay method | |
| JPS5857058B2 (en) | Distribution line protection method | |
| JP2675207B2 (en) | Ratio differential relay system | |
| JP2615598B2 (en) | Distance relay | |
| JPH0626037Y2 (en) | Ground fault protection device | |
| JPH0799901B2 (en) | Protective relay | |
| JP2585211B2 (en) | Protective relay | |
| SU1086497A1 (en) | Device for differential protecting of power transformer | |
| JPS63316610A (en) | Differential relay device | |
| CA1315867C (en) | Faulted phase selector for single pole tripping and reclosing schemes | |
| JPH0767232B2 (en) | Digital protective relay | |
| JP2001025154A (en) | Transformer protection relay | |
| JPH06292321A (en) | Method of setting operating range of digital distance reray | |
| JPH0638362A (en) | Busbar protector | |
| JPH05236636A (en) | Ratio differential relay | |
| JPH0622442A (en) | Line selection relay | |
| JPH069430B2 (en) | Digital bus protection relay | |
| JPS61293116A (en) | Ground fault protector |