JPH0348452A - 二端子面実装形半導体装置 - Google Patents
二端子面実装形半導体装置Info
- Publication number
- JPH0348452A JPH0348452A JP1339506A JP33950689A JPH0348452A JP H0348452 A JPH0348452 A JP H0348452A JP 1339506 A JP1339506 A JP 1339506A JP 33950689 A JP33950689 A JP 33950689A JP H0348452 A JPH0348452 A JP H0348452A
- Authority
- JP
- Japan
- Prior art keywords
- package
- pins
- lead
- soldering
- lead pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
この発明は、半導体ダイオードなどの二端子面実装形半
導体装置、特にそのリード端子構造に関する． 〔従来の技術〕 頭記した二端子面実装形半導体装置として、第１０図，
第１１図に示すように半導体チップをリードフレームに
マウントして樹脂封止した構造のものが従来より知られ
ている．図において、１は半導体チフプ、２は半導体チ
ップｌの周辺を封止した樹脂パフケージ、３はパンヶー
ジ２より引出したリード片、４は補助リード片である． かかる構造の半導体装置の製造方法を第１１図により説
明すると、まず第１１図ｔａ＋のように金属平板から所
要の形状にブレス成形したリードフレーム５の所定位直
に半導体チンプ１をマウントし、さらに別な補助リード
片４を図示のように半導体チンプｌとリ一ド５との間に
半田付けして接続する．次に同図（ｂｌのようにトラン
スファ成形により半導体チップ１の周辺を封止して樹脂
パッケージ２を成形した後、さらにリードフレーム５を
一点鎖線に沿いリードカントして同図（Ｃ）のものを得
る．次に同図（ｄｌのようにバンケージ２の両端から引
出したリード片３にフォーミング加工を施し、その先端
部を同一面上に揃えるようにパッケージ２の下面側へ向
けてヘアピン状に成形する． かかる半導体装置はプリント配線板への実装に際して、
リード片３の先端部を下に向けて基板上に搭載し、リフ
ロー半田付けなどの方法で面実装される．
導体装置、特にそのリード端子構造に関する． 〔従来の技術〕 頭記した二端子面実装形半導体装置として、第１０図，
第１１図に示すように半導体チップをリードフレームに
マウントして樹脂封止した構造のものが従来より知られ
ている．図において、１は半導体チフプ、２は半導体チ
ップｌの周辺を封止した樹脂パフケージ、３はパンヶー
ジ２より引出したリード片、４は補助リード片である． かかる構造の半導体装置の製造方法を第１１図により説
明すると、まず第１１図ｔａ＋のように金属平板から所
要の形状にブレス成形したリードフレーム５の所定位直
に半導体チンプ１をマウントし、さらに別な補助リード
片４を図示のように半導体チンプｌとリ一ド５との間に
半田付けして接続する．次に同図（ｂｌのようにトラン
スファ成形により半導体チップ１の周辺を封止して樹脂
パッケージ２を成形した後、さらにリードフレーム５を
一点鎖線に沿いリードカントして同図（Ｃ）のものを得
る．次に同図（ｄｌのようにバンケージ２の両端から引
出したリード片３にフォーミング加工を施し、その先端
部を同一面上に揃えるようにパッケージ２の下面側へ向
けてヘアピン状に成形する． かかる半導体装置はプリント配線板への実装に際して、
リード片３の先端部を下に向けて基板上に搭載し、リフ
ロー半田付けなどの方法で面実装される．
ところで、前記した従来構造の面実装型半導体装置では
、製作．および製品の取扱面で次記のような難点がある
．すなわち、 １１）特注品として作られたリードフレーム５を使用し
てここに半導体チップｌをマウントした構造であるので
、金型を含めたリードフレームの製作費が高く、コスト
高である， （２）リードフレーム上で半導体チフブ１をリード片３
に接続するためには、リードフレーム５の他に補助リー
ド片４．およびその半田付け工程が必要である． 《３）製作過程で、個々の半導体装置はリードフレーム
上でサイドレール．タイバーにより一体に連結されてい
るので、リードフレームカット前の状態では個別に特性
試験が行えない． 本発明は上記の点にかんがみなされたものであり、前記
した従来構造の問題点を解決して安価に製作できる二端
子面実装形半導体装置を提供することを目的とする． ＣＲＢを解決するための手段〕 上記１ｊｌＭを解決するために、本発明による二端子面
実装形半導体装置は、パッケージで封止された半導体チ
ップと、半導体チップを中央に挟んでパッケージの両端
から同紬上に引出したリードピンとの組立体からなり、
かつリードピンの先端部にプレス加工を施して偏平な半
田付け脚部を成形するとともに、核半田付け脚部の板面
を同一面上に揃えてパッケージの両端から引出した各リ
ードピンをヘアピン状に成形してＩ戒するものとする．
また、前記構威の半導体装置をプリント配線板へ面実装
するに際しての半田付け性を高めるために、リードピン
の先端部をプレス加工する以前に、リードピンの表面に
層厚さが１〜１０μｍである半田付着性のよい金属被覆
層を被着形成することができる． また、同様な目的でリードピンの先端部に半田付け脚部
をプレス加工した後に、咳半田付け脚部の表面に半田付
着性のよい金属被覆層を被着形成することもできる． 〔作用〕 上記の構威により、リードフレームを用いることなく、
在来の同紬リード形半導体素子と同様に、リードに九線
のりードビンを使用して面実装の可能なリード端子構造
が得られる．特にリードピンの先端部にプレス加工を施
してここに偏平板状の半田付け脚部を形成したので、プ
リント配線根上に安定よく面実装できる． また、前記構威でリードピンの先端部をプレス加工する
以前に、リードピンの表面に層厚さが１〜１０μｍであ
る十分な厚みを持った半田付着性のよい金属材．例えば
半田，銀などの金属被覆層を被着形戒したことにより、
その後にリードピンの先端にプレス加工を施しても、金
ｒ！ＡＮが剥がれてリードピンの下地金属が露出するよ
うなことがなく、プリント配線板に対して付着性よく半
田付けを行うことができる．なお、この金属被覆層はデ
ィンピング，ないしメッキ法などの表面処理で容易に被
着形成が可能である． さらに、リードピンの先端部に半田付け脚部をプレス加
工した後に、咳半田付け脚部の表面に半田付着性のよい
金属被覆層を被着形成すれば、プレス加工の影響を受け
ることなく半田付け脚部に金属被覆層を安定よく被着形
戚することができ、プリント配線板との間で付着性のよ
い半田付が行える． 〔実施例〕 以下本発明の実施例を図面に基づいて説明する．まず、
第１図ないし第３図は本発明実施例の構造を示すもので
あり、図において、１は半導体チップ、２は半導体チン
ブ１の周辺を封止した樹脂パフケージ、６は半導体チッ
プ１を中央に挟んでパンケージ２の両端から同柚上に引
出した九線のりードピンである．また、咳リードピン６
に対して、半導体チップ１との接合端面にはプレス加工
により鍔円板状の電極ヘッダ６ａが、さらにパッケージ
２より引出した先端部には偏平板状の半田付け脚部６ｂ
が形成されており、かつ咳半田付け脚部６ｂの仮面をバ
フケージ２の下面側で同一面上に揃えるようにしてリー
ドピン６がフォーミング加工によりヘアピン状に屈曲成
形されている．かかる構造の面実装形半導体ｖｔ置は、
プリント配線板へ実装する際に前記した偏平板状の半田
付け脚部６ｂを下向きにして基板上に搭載し、半田リフ
ローなどにより半田付け接合される．次に前記構造の半
導体装置の製造方法を第４図により説明する．まず、九
線の線材から適当な長さに切断したリードピン６の一端
にはあらかじめ電極ヘソダ６ａをプレス成形しておき、
同図１ａ）のように半導体チンプｌを中央に挟んでその
両側に２本のリードピン６を同軸に並べ、半導体チップ
１と電極ヘッダ６ａとの間を半田付けなどで接合する．
次に同図（ｂｌのように半導体チップ１とりードピン６
との組立体をモールド金型に挿入し、半導体チップの周
辺を封止するように樹脂パッケージ２を成形する．続い
てパンケージ２より引出したり一ドビン６の両端を所定
の長さ寸法に切断〈切断位置を一点鎖線で示す〉し、さ
らにリードピン６の先端部をプレス機７で上下からプレ
スし、この部分に同図（Ｃｌに示すような偏平板状の半
田付け脚部６ｂを成形する．そして、最後に同図（ｄｉ
のように半田付け脚部６ｂをバンケージ２の下面側で同
一面上に揃えるようにしてパッケージから引出したりー
ドピン６を内方に向けてヘアピン状にフォーミングする
． なお、半導体チソプ１とリードピン６の電極ヘッダ６８
との間の接合は半田付け以外の方法、例えば圧接法も採
用できる．この場合は、パッケージ２としては、樹脂の
代わりに例えばガラスを用いて封止するのがよい． 次に、第４図と異なる製作方法を第５図に示す．第５図
では、まず同図ＩＪ１），（ｂ）のように半導体チンプ
１とリードピン６との間を接合し、さらにパッケージ２
で封止した後に、同図（ｅｌのようにバッケージ２の両
端より出たリードピン６を略直角方向に折り曲げ、続い
て同図１ｄｌのようにリードピン６の先端部にプレス加
工を施して咳部に偏平板状の半田付け脚部６ｂを形成す
る．そして、最後に同図＋ａ）のように半田付け脚部６
ｂの面を同一面上に揃えるようにバッケージ２の下面側
へ向けヘアピン状に折り曲げて所定形状にリード成形す
る．また、第６図，第７図は、半導体装置をプリント配
線板に面実装する際の半田付け性を高めるように、あら
かじめリードピンに対して表面処理を施した実施例を示
す． すなわち、第６図ではパッケージ２より引出したリード
ピン６に対し、その先端部に半田付け脚部をプレス成形
する以前の段階でリードピン６の表面に表面処理を施し
、半田付着性のよい例えば半田ないし銀などの金属被覆
層７を被着したものである．なお、リードピン６の線材
が銅（Ｃｕ）を芯材にしてその周面にニッケル（Ｎｉ）
メッキしたものである場合には、金属被覆層７（半田）
を被着する際にあらかじめリードピン６の表面を活性の
高いフランクスで処理した後にディッピング．ないしメ
ッキ法により被覆するものとする．なお、前記金属被覆
層７の層屡さが薄いと、次の工程でリードピン６に半田
付け脚部をプレス加工した際の加圧力により金属被覆層
７が局部的に剥がれてリードピン６の下地金属であるニ
ッケル（半田に対して濡れ性が悪い）が露呈し、プリン
ト配線板へ半田付けする際に半田付け不良が生じるおそ
れがある．そこで、前記の金属被覆層７の層厚みを少な
くともｌμｍ以上とすれば、その後にプレス加工を施し
ても金属被覆層７の［１１１が生じなくなり、プリント
配線板との間で良好な半田つけ性が得られる．すなわち
、第８図はり−ドピン６の表面に半田の金属被覆層７を
被着した後に半田付け脚部をプレス加工を施したものを
試料として、ＪＩＳ規格Ｃ７０２１，Ａ−２で規定され
ている半田付け性拭験法に基づいて前記試料を半田浴に
浸漬し、同規格３．４項により評価した半田付け性試験
の結果を示すものである．この試験結果から明らかなよ
うに、リードピン６の表面にあらかじめ被着した金属被
覆層（半田）の層厚ｄが１μｍ以上であれば「浸漬部分
の半田付着率が９５９４以上」となり、良好な半田付け
性の得られることが確認されている．なお、金属被覆層
７の層厚さは表面処理時間．コストなどの経済性を考え
ると１０μｍ以下とするのが好ましい．一方、第７図は
リードピン６に対してその先端部に半田付け脚部６ｂを
プレス加工して成形した後（第４図の《Ｃ》，あるいは
第５図１ｄｌの状態）に、その表面に金属被覆層７を被
着させた実施例を示す．このようにリードピン６に対し
て半田付け脚部６ｂをプレス加工した後に金属被覆層７
を被着させることにより、第６図で述べたようなプレス
加工に伴う金属被覆層７の剥がれの心配が全くなく、半
田付着性がより一層向上する． 次に第１図ないし第３図に示した実施例の応用実施例と
して、バンケージ２の形状を変えた幾つかの変形例を第
９図に示す．すなわち、同図（ａｌは円柱状のパフケー
ジ２の上面一部を平坦面と威し、自動実装機などで半導
体装置を取り扱うに際してパンケージ２を安定よくテー
ピング，ピンクアップできるようにしたものである．ま
た、同ｒＩ！Ｊ（ｂｌは同様な主旨でパフケージ２の外
形を角柱状（四角柱．ないし多角柱）と威したものであ
る．さら“に、同部ＴＣ）はパッケージ２の下面両端部
に符号２ａで示す凹所を切欠き形成し、この凹所２ａ内
へヘアピン状に屈曲したリードピン６の半田付け脚部６
ｂの先端部分をバフケージ２の下面と同一面上に揃えて
収めるようにしたものであり、この構造により半導体装
置をプリント配線板に実装する際の搭載姿勢の安定化が
図れる他、取扱い時に半田付け脚部６ｂが外力を受けて
不要に変形するのを保護できる．また、同図（ｄｌは（
Ｃ）図で述べた凹所２ａをパンケージ２（四角柱状）の
各辺に形成したものであり、例えば自動リード曲げ機で
リードピン６を屈曲成形する工程（第４図《ｄ》）ある
いは第５図（Ｃ））で、パッケージ２の方向を自由に選
択できる利点が得られる． 〔発明の効果〕 本発明の二端子面実装形半導体装置は、以上説明したよ
うに構威されているので、次記の効果を奏する． （１）リードピンの先端部にプレス加工を施して偏平な
半田付け脚部を成形するとともに、咳半田付け脚部の板
面を同一面上に揃えてパッケージの両端から引出した各
リードピンをヘアピン状に成形したことにより、特注晶
の高価な専用リードフレームを用いることなく、在来の
同紬リード形半導体素子と同様に安価な丸線材のリード
ピンを採用しつつ、当咳半導体装置をプリント配線板に
対し安定よく搭載して面実装を行うことができる．（２
）パッケージより引出したリードピンに対し、半田付け
脚部をプレス成形する以前．ないし以後の状態でその表
面に半田付着性のよい金属被覆層を被着しておくことに
より、プリント配線板へ半田付け接合する際に良好な半
田付け性が確保できる．また、特にリードピンに半田付
け脚部をプレス成形する以前に金属被覆層を被着する場
合には、咳金属被覆層の層厚を１〜１０μｍとして十分
な層厚を確保してお《ことにより、次のプレス工程で金
属被覆層が局部的に剥がれてリードピンの下地金属が露
出するなどのトラブルのおそれがなく、安定した半田付
け性が得られる． ｛３》かくして、安価な製造コストでプリント配綿板へ
安定よく面実装し、かつ良好な半田付け性の得られる二
端子面実装形半導体装置を提供することができる．
、製作．および製品の取扱面で次記のような難点がある
．すなわち、 １１）特注品として作られたリードフレーム５を使用し
てここに半導体チップｌをマウントした構造であるので
、金型を含めたリードフレームの製作費が高く、コスト
高である， （２）リードフレーム上で半導体チフブ１をリード片３
に接続するためには、リードフレーム５の他に補助リー
ド片４．およびその半田付け工程が必要である． 《３）製作過程で、個々の半導体装置はリードフレーム
上でサイドレール．タイバーにより一体に連結されてい
るので、リードフレームカット前の状態では個別に特性
試験が行えない． 本発明は上記の点にかんがみなされたものであり、前記
した従来構造の問題点を解決して安価に製作できる二端
子面実装形半導体装置を提供することを目的とする． ＣＲＢを解決するための手段〕 上記１ｊｌＭを解決するために、本発明による二端子面
実装形半導体装置は、パッケージで封止された半導体チ
ップと、半導体チップを中央に挟んでパッケージの両端
から同紬上に引出したリードピンとの組立体からなり、
かつリードピンの先端部にプレス加工を施して偏平な半
田付け脚部を成形するとともに、核半田付け脚部の板面
を同一面上に揃えてパッケージの両端から引出した各リ
ードピンをヘアピン状に成形してＩ戒するものとする．
また、前記構威の半導体装置をプリント配線板へ面実装
するに際しての半田付け性を高めるために、リードピン
の先端部をプレス加工する以前に、リードピンの表面に
層厚さが１〜１０μｍである半田付着性のよい金属被覆
層を被着形成することができる． また、同様な目的でリードピンの先端部に半田付け脚部
をプレス加工した後に、咳半田付け脚部の表面に半田付
着性のよい金属被覆層を被着形成することもできる． 〔作用〕 上記の構威により、リードフレームを用いることなく、
在来の同紬リード形半導体素子と同様に、リードに九線
のりードビンを使用して面実装の可能なリード端子構造
が得られる．特にリードピンの先端部にプレス加工を施
してここに偏平板状の半田付け脚部を形成したので、プ
リント配線根上に安定よく面実装できる． また、前記構威でリードピンの先端部をプレス加工する
以前に、リードピンの表面に層厚さが１〜１０μｍであ
る十分な厚みを持った半田付着性のよい金属材．例えば
半田，銀などの金属被覆層を被着形戒したことにより、
その後にリードピンの先端にプレス加工を施しても、金
ｒ！ＡＮが剥がれてリードピンの下地金属が露出するよ
うなことがなく、プリント配線板に対して付着性よく半
田付けを行うことができる．なお、この金属被覆層はデ
ィンピング，ないしメッキ法などの表面処理で容易に被
着形成が可能である． さらに、リードピンの先端部に半田付け脚部をプレス加
工した後に、咳半田付け脚部の表面に半田付着性のよい
金属被覆層を被着形成すれば、プレス加工の影響を受け
ることなく半田付け脚部に金属被覆層を安定よく被着形
戚することができ、プリント配線板との間で付着性のよ
い半田付が行える． 〔実施例〕 以下本発明の実施例を図面に基づいて説明する．まず、
第１図ないし第３図は本発明実施例の構造を示すもので
あり、図において、１は半導体チップ、２は半導体チン
ブ１の周辺を封止した樹脂パフケージ、６は半導体チッ
プ１を中央に挟んでパンケージ２の両端から同柚上に引
出した九線のりードピンである．また、咳リードピン６
に対して、半導体チップ１との接合端面にはプレス加工
により鍔円板状の電極ヘッダ６ａが、さらにパッケージ
２より引出した先端部には偏平板状の半田付け脚部６ｂ
が形成されており、かつ咳半田付け脚部６ｂの仮面をバ
フケージ２の下面側で同一面上に揃えるようにしてリー
ドピン６がフォーミング加工によりヘアピン状に屈曲成
形されている．かかる構造の面実装形半導体ｖｔ置は、
プリント配線板へ実装する際に前記した偏平板状の半田
付け脚部６ｂを下向きにして基板上に搭載し、半田リフ
ローなどにより半田付け接合される．次に前記構造の半
導体装置の製造方法を第４図により説明する．まず、九
線の線材から適当な長さに切断したリードピン６の一端
にはあらかじめ電極ヘソダ６ａをプレス成形しておき、
同図１ａ）のように半導体チンプｌを中央に挟んでその
両側に２本のリードピン６を同軸に並べ、半導体チップ
１と電極ヘッダ６ａとの間を半田付けなどで接合する．
次に同図（ｂｌのように半導体チップ１とりードピン６
との組立体をモールド金型に挿入し、半導体チップの周
辺を封止するように樹脂パッケージ２を成形する．続い
てパンケージ２より引出したり一ドビン６の両端を所定
の長さ寸法に切断〈切断位置を一点鎖線で示す〉し、さ
らにリードピン６の先端部をプレス機７で上下からプレ
スし、この部分に同図（Ｃｌに示すような偏平板状の半
田付け脚部６ｂを成形する．そして、最後に同図（ｄｉ
のように半田付け脚部６ｂをバンケージ２の下面側で同
一面上に揃えるようにしてパッケージから引出したりー
ドピン６を内方に向けてヘアピン状にフォーミングする
． なお、半導体チソプ１とリードピン６の電極ヘッダ６８
との間の接合は半田付け以外の方法、例えば圧接法も採
用できる．この場合は、パッケージ２としては、樹脂の
代わりに例えばガラスを用いて封止するのがよい． 次に、第４図と異なる製作方法を第５図に示す．第５図
では、まず同図ＩＪ１），（ｂ）のように半導体チンプ
１とリードピン６との間を接合し、さらにパッケージ２
で封止した後に、同図（ｅｌのようにバッケージ２の両
端より出たリードピン６を略直角方向に折り曲げ、続い
て同図１ｄｌのようにリードピン６の先端部にプレス加
工を施して咳部に偏平板状の半田付け脚部６ｂを形成す
る．そして、最後に同図＋ａ）のように半田付け脚部６
ｂの面を同一面上に揃えるようにバッケージ２の下面側
へ向けヘアピン状に折り曲げて所定形状にリード成形す
る．また、第６図，第７図は、半導体装置をプリント配
線板に面実装する際の半田付け性を高めるように、あら
かじめリードピンに対して表面処理を施した実施例を示
す． すなわち、第６図ではパッケージ２より引出したリード
ピン６に対し、その先端部に半田付け脚部をプレス成形
する以前の段階でリードピン６の表面に表面処理を施し
、半田付着性のよい例えば半田ないし銀などの金属被覆
層７を被着したものである．なお、リードピン６の線材
が銅（Ｃｕ）を芯材にしてその周面にニッケル（Ｎｉ）
メッキしたものである場合には、金属被覆層７（半田）
を被着する際にあらかじめリードピン６の表面を活性の
高いフランクスで処理した後にディッピング．ないしメ
ッキ法により被覆するものとする．なお、前記金属被覆
層７の層屡さが薄いと、次の工程でリードピン６に半田
付け脚部をプレス加工した際の加圧力により金属被覆層
７が局部的に剥がれてリードピン６の下地金属であるニ
ッケル（半田に対して濡れ性が悪い）が露呈し、プリン
ト配線板へ半田付けする際に半田付け不良が生じるおそ
れがある．そこで、前記の金属被覆層７の層厚みを少な
くともｌμｍ以上とすれば、その後にプレス加工を施し
ても金属被覆層７の［１１１が生じなくなり、プリント
配線板との間で良好な半田つけ性が得られる．すなわち
、第８図はり−ドピン６の表面に半田の金属被覆層７を
被着した後に半田付け脚部をプレス加工を施したものを
試料として、ＪＩＳ規格Ｃ７０２１，Ａ−２で規定され
ている半田付け性拭験法に基づいて前記試料を半田浴に
浸漬し、同規格３．４項により評価した半田付け性試験
の結果を示すものである．この試験結果から明らかなよ
うに、リードピン６の表面にあらかじめ被着した金属被
覆層（半田）の層厚ｄが１μｍ以上であれば「浸漬部分
の半田付着率が９５９４以上」となり、良好な半田付け
性の得られることが確認されている．なお、金属被覆層
７の層厚さは表面処理時間．コストなどの経済性を考え
ると１０μｍ以下とするのが好ましい．一方、第７図は
リードピン６に対してその先端部に半田付け脚部６ｂを
プレス加工して成形した後（第４図の《Ｃ》，あるいは
第５図１ｄｌの状態）に、その表面に金属被覆層７を被
着させた実施例を示す．このようにリードピン６に対し
て半田付け脚部６ｂをプレス加工した後に金属被覆層７
を被着させることにより、第６図で述べたようなプレス
加工に伴う金属被覆層７の剥がれの心配が全くなく、半
田付着性がより一層向上する． 次に第１図ないし第３図に示した実施例の応用実施例と
して、バンケージ２の形状を変えた幾つかの変形例を第
９図に示す．すなわち、同図（ａｌは円柱状のパフケー
ジ２の上面一部を平坦面と威し、自動実装機などで半導
体装置を取り扱うに際してパンケージ２を安定よくテー
ピング，ピンクアップできるようにしたものである．ま
た、同ｒＩ！Ｊ（ｂｌは同様な主旨でパフケージ２の外
形を角柱状（四角柱．ないし多角柱）と威したものであ
る．さら“に、同部ＴＣ）はパッケージ２の下面両端部
に符号２ａで示す凹所を切欠き形成し、この凹所２ａ内
へヘアピン状に屈曲したリードピン６の半田付け脚部６
ｂの先端部分をバフケージ２の下面と同一面上に揃えて
収めるようにしたものであり、この構造により半導体装
置をプリント配線板に実装する際の搭載姿勢の安定化が
図れる他、取扱い時に半田付け脚部６ｂが外力を受けて
不要に変形するのを保護できる．また、同図（ｄｌは（
Ｃ）図で述べた凹所２ａをパンケージ２（四角柱状）の
各辺に形成したものであり、例えば自動リード曲げ機で
リードピン６を屈曲成形する工程（第４図《ｄ》）ある
いは第５図（Ｃ））で、パッケージ２の方向を自由に選
択できる利点が得られる． 〔発明の効果〕 本発明の二端子面実装形半導体装置は、以上説明したよ
うに構威されているので、次記の効果を奏する． （１）リードピンの先端部にプレス加工を施して偏平な
半田付け脚部を成形するとともに、咳半田付け脚部の板
面を同一面上に揃えてパッケージの両端から引出した各
リードピンをヘアピン状に成形したことにより、特注晶
の高価な専用リードフレームを用いることなく、在来の
同紬リード形半導体素子と同様に安価な丸線材のリード
ピンを採用しつつ、当咳半導体装置をプリント配線板に
対し安定よく搭載して面実装を行うことができる．（２
）パッケージより引出したリードピンに対し、半田付け
脚部をプレス成形する以前．ないし以後の状態でその表
面に半田付着性のよい金属被覆層を被着しておくことに
より、プリント配線板へ半田付け接合する際に良好な半
田付け性が確保できる．また、特にリードピンに半田付
け脚部をプレス成形する以前に金属被覆層を被着する場
合には、咳金属被覆層の層厚を１〜１０μｍとして十分
な層厚を確保してお《ことにより、次のプレス工程で金
属被覆層が局部的に剥がれてリードピンの下地金属が露
出するなどのトラブルのおそれがなく、安定した半田付
け性が得られる． ｛３》かくして、安価な製造コストでプリント配綿板へ
安定よく面実装し、かつ良好な半田付け性の得られる二
端子面実装形半導体装置を提供することができる．
第１図は本発明一実施例の構造を示す一部切欠側面図、
第２図．第３図は第１図の端面図，底面図、第４図（ａ
ｌ〜＋ｄｌは第１図の製造工程図、第５図ｔａ＋〜《ｅ
）は第４図と異なる製造工程図、第６図，第７図はそれ
ぞれリードピンに半田付着性のよい金属層を被着した実
施例の斜視断面図、第８図は第６図に対応する半田付け
付性試験結果を表した特性図、第９図（ａ）〜（ロ）は
それぞれ本発明の異なる応用実施例を示す外形図、第１
０図は従来における二端子面実装形半導体装置の斜視構
造図、第１１図（ａ）〜（ｄ）は第１０図に示した半導
体装置の製造工程図である．図において、 １：半導体チップ、２：パッケージ、６：りードビン、
６ｂ：半田付け脚部、７：金属被覆層．第３図 Ｉ４ｒｌ１ ０ １５図 第８図 第１０図
第２図．第３図は第１図の端面図，底面図、第４図（ａ
ｌ〜＋ｄｌは第１図の製造工程図、第５図ｔａ＋〜《ｅ
）は第４図と異なる製造工程図、第６図，第７図はそれ
ぞれリードピンに半田付着性のよい金属層を被着した実
施例の斜視断面図、第８図は第６図に対応する半田付け
付性試験結果を表した特性図、第９図（ａ）〜（ロ）は
それぞれ本発明の異なる応用実施例を示す外形図、第１
０図は従来における二端子面実装形半導体装置の斜視構
造図、第１１図（ａ）〜（ｄ）は第１０図に示した半導
体装置の製造工程図である．図において、 １：半導体チップ、２：パッケージ、６：りードビン、
６ｂ：半田付け脚部、７：金属被覆層．第３図 Ｉ４ｒｌ１ ０ １５図 第８図 第１０図
Claims (1)
- 【特許請求の範囲】 １）パッケージで封止された半導体チップと、半導体チ
ップを中央に挟んでパッケージの両端から同軸上に引出
したリードピンとの組立体としてなり、かつリードピン
の先端部にプレス加工を施して偏平な半田付け脚部を成
形するとともに、該半田付け脚部の板面を同一面上に揃
えてパッケージの両端から引出した各リードピンをヘア
ピン状に成形してなることを特徴とする二端子面実装形
半導体装置。 ２）請求項１に記載の半導体装置において、リードピン
の先端部をプレス加工する以前に、リードピンの表面に
層厚さが１〜１０μｍである半田付着性のよい金属被覆
層を被着形成したことを特徴とする二端子面実装形半導
体装置。 ３）請求項１に記載の半導体装置において、リードピン
の先端部に半田付け脚部をプレス加工した後に、該半田
付け脚部の表面に半田付着性のよい金属被覆層を被着形
成したことを特徴とする二端子面実装形半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/514,018 US5107324A (en) | 1989-04-27 | 1990-04-26 | Two-terminal semiconductor device of surface installation type |
| KR1019900005938A KR930002809B1 (ko) | 1989-04-27 | 1990-04-27 | 2단자 면실장형 반도체장치 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01108531 | 1989-04-27 | ||
| JP1-108531 | 1989-04-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0348452A true JPH0348452A (ja) | 1991-03-01 |
| JP2560869B2 JP2560869B2 (ja) | 1996-12-04 |
Family
ID=14487166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1339506A Expired - Fee Related JP2560869B2 (ja) | 1989-04-27 | 1989-12-27 | 二端子面実装形半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2560869B2 (ja) |
| KR (1) | KR930002809B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049272A (ja) * | 2007-08-22 | 2009-03-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147233U (ja) * | 1982-03-26 | 1983-10-03 | マルコン電子株式会社 | チツプ型電子部品 |
| JPS63119231U (ja) * | 1987-01-28 | 1988-08-02 |
-
1989
- 1989-12-27 JP JP1339506A patent/JP2560869B2/ja not_active Expired - Fee Related
-
1990
- 1990-04-27 KR KR1019900005938A patent/KR930002809B1/ko not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147233U (ja) * | 1982-03-26 | 1983-10-03 | マルコン電子株式会社 | チツプ型電子部品 |
| JPS63119231U (ja) * | 1987-01-28 | 1988-08-02 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049272A (ja) * | 2007-08-22 | 2009-03-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900017161A (ko) | 1990-11-15 |
| KR930002809B1 (ko) | 1993-04-10 |
| JP2560869B2 (ja) | 1996-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000005939A (ko) | 반도체장치및그제조방법 | |
| JPH0249021B2 (ja) | ||
| US6127205A (en) | Process for manufacturing a molded electronic component having pre-plated lead terminals | |
| JPH0680605B2 (ja) | 電子部品チップ保持治具および電子部品チップのメタライズ面への金属コーティング方法 | |
| JPH0348452A (ja) | 二端子面実装形半導体装置 | |
| US5107324A (en) | Two-terminal semiconductor device of surface installation type | |
| JPS6041847B2 (ja) | チップ型電子部品の製造法 | |
| US20190067033A1 (en) | Surface Mount Semiconductor Device and Method of Manufacture | |
| JPH02184059A (ja) | ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法 | |
| JPS60241241A (ja) | 半導体装置 | |
| JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH03274755A (ja) | 樹脂封止半導体装置とその製造方法 | |
| JPH05343593A (ja) | 接続端子 | |
| JPH03185754A (ja) | 半導体装置 | |
| JP2727692B2 (ja) | サーミスタ素子 | |
| JPH1064756A (ja) | 電子部品 | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
| JP3230318B2 (ja) | 半導体装置用リードフレーム | |
| JP2537630B2 (ja) | 半導体装置の製造方法 | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 | |
| KR820002375B1 (ko) | 반도체장치의 제조방법 | |
| JPH0376006B2 (ja) | ||
| JPH04122055A (ja) | 電子部品の予備半田付け治具および保持具 | |
| JPS6035230Y2 (ja) | 板状貫通磁器コンデンサ | |
| JPH01278758A (ja) | 電子部品塔載用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |