JPH0348505A - 周波数変換回路及び半導体装置 - Google Patents
周波数変換回路及び半導体装置Info
- Publication number
- JPH0348505A JPH0348505A JP1184061A JP18406189A JPH0348505A JP H0348505 A JPH0348505 A JP H0348505A JP 1184061 A JP1184061 A JP 1184061A JP 18406189 A JP18406189 A JP 18406189A JP H0348505 A JPH0348505 A JP H0348505A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drain
- signal
- source
- balanced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はダブルスーパー型受信機及びシングルスーパー
型受信機のチューナーなどに用いられる周波数変換回路
及び半導体装置に関するものであも 従来の技術 周波数変換回路にはトランジスタを４個用いて構成する
アクティブダブルバランスドミキサー（以下ＤＢＭ）回
路がダイオードなどを用いた他のＤＢＭに比べて周波数
変換利得が高八 雑音指数が低いなどの利点を有してい
るため良く用いられる。近抵 動作周波数が高く低雑音
のＧａＡｓＦＥＴを用いたＤＢＭが５０ＭＨｚから２Ｇ
ＨｚのＶＨＦ帯、ＵＨＦ帯及びＢＳ帯のテレビジョン帯
域の広い周波数帯域に於で低雑音、高利得が得られるこ
とからテレビ用のチューナー回路あるいは周波数変換回
路に用いられるようになった 特に最近ではＶＨＦ，Ｕ
ＨＦ及びＢＳ帯域を扱える一体型のチューナー回路が強
く要求され またその一体型のチューナー回路の集積化
が進む中でＧａＡｓ半導体を用いたＤＢＭ回路とその他
の回路を１チップ上に集積化したＧａＡｓチューナーＩ
Ｃが研究されている。
型受信機のチューナーなどに用いられる周波数変換回路
及び半導体装置に関するものであも 従来の技術 周波数変換回路にはトランジスタを４個用いて構成する
アクティブダブルバランスドミキサー（以下ＤＢＭ）回
路がダイオードなどを用いた他のＤＢＭに比べて周波数
変換利得が高八 雑音指数が低いなどの利点を有してい
るため良く用いられる。近抵 動作周波数が高く低雑音
のＧａＡｓＦＥＴを用いたＤＢＭが５０ＭＨｚから２Ｇ
ＨｚのＶＨＦ帯、ＵＨＦ帯及びＢＳ帯のテレビジョン帯
域の広い周波数帯域に於で低雑音、高利得が得られるこ
とからテレビ用のチューナー回路あるいは周波数変換回
路に用いられるようになった 特に最近ではＶＨＦ，Ｕ
ＨＦ及びＢＳ帯域を扱える一体型のチューナー回路が強
く要求され またその一体型のチューナー回路の集積化
が進む中でＧａＡｓ半導体を用いたＤＢＭ回路とその他
の回路を１チップ上に集積化したＧａＡｓチューナーＩ
Ｃが研究されている。
ＧａＡｓチューナーＩＣの構成として｛よ 局部発信回
路（ＯＳＣ）、局部発信信号（ＬＯ信号）のバラン回路
及びバッファ一回泳 ＲＦ信号入力回路及びＲＦバラン
回肱 とアクティブＤＢＭ回路を１チップに集積化する
場合、あるいは中間周波（ＩＰ）バラン回路及び中間周
波バッファ一回路も含めて集積化する場合ある。
路（ＯＳＣ）、局部発信信号（ＬＯ信号）のバラン回路
及びバッファ一回泳 ＲＦ信号入力回路及びＲＦバラン
回肱 とアクティブＤＢＭ回路を１チップに集積化する
場合、あるいは中間周波（ＩＰ）バラン回路及び中間周
波バッファ一回路も含めて集積化する場合ある。
従来技術による１チップ上に集積化された周波数変換回
路の一例を第７図に示す。同図において端子Ｐ７０１は
直流電圧供給端子で、Ｐ７０２は局部発信回路からの交
流信号（以下ＬＯ信号）の入力端子で、Ｐ７０３は映像
信号などの情報を持った交流信号（以下ＲＦ信号〉の入
力端子である。
路の一例を第７図に示す。同図において端子Ｐ７０１は
直流電圧供給端子で、Ｐ７０２は局部発信回路からの交
流信号（以下ＬＯ信号）の入力端子で、Ｐ７０３は映像
信号などの情報を持った交流信号（以下ＲＦ信号〉の入
力端子である。
トランジスターＴＲ７０４〜ＴＲ７０７はＤＢＭ回路を
形或Ｌ ＴＲ７０４、ＴＲ７０７のゲート端子とＴＲ
７０５、ＴＲ７０６のゲート端子には位相の１８０度異
なるＬＯ信号が入力さｉｔ， ＴＲ７０５、ＴＲ７０
７のソース端子とＴＲ７０４、ＴＲ７０６のソース端子
には位相の１８０度異なるＲＦ信号が人力され ＴＲ７
０４、ＴＲ ７ ０ ５のドレイン端子Ｐ７０４とＴＲ
７０６、 ＴＲ７０７のドレイン端子Ｐ７０５からは位
相の１８０度異なる周波数変換された映像信号（以下Ｉ
Ｆ信号）が出力される。前記位相の１８０度異なる平衡
Ｌ○信号ｉ１Ｒ７０１、Ｒ７０２を負荷抵抗としＴＲ７
０Ｌ ＴＲ７０．２及びＴＲ７０３より構威される差
動増幅器からなるＬＯ信号バッファ一回路で形或される
。またＰ７０４、Ｐ７０５より出力された両相のＩＰ信
号はコイルバランス回路で差分が取られＩＦ信号戊分だ
けが抽出される。
形或Ｌ ＴＲ７０４、ＴＲ７０７のゲート端子とＴＲ
７０５、ＴＲ７０６のゲート端子には位相の１８０度異
なるＬＯ信号が入力さｉｔ， ＴＲ７０５、ＴＲ７０
７のソース端子とＴＲ７０４、ＴＲ７０６のソース端子
には位相の１８０度異なるＲＦ信号が人力され ＴＲ７
０４、ＴＲ ７ ０ ５のドレイン端子Ｐ７０４とＴＲ
７０６、 ＴＲ７０７のドレイン端子Ｐ７０５からは位
相の１８０度異なる周波数変換された映像信号（以下Ｉ
Ｆ信号）が出力される。前記位相の１８０度異なる平衡
Ｌ○信号ｉ１Ｒ７０１、Ｒ７０２を負荷抵抗としＴＲ７
０Ｌ ＴＲ７０．２及びＴＲ７０３より構威される差
動増幅器からなるＬＯ信号バッファ一回路で形或される
。またＰ７０４、Ｐ７０５より出力された両相のＩＰ信
号はコイルバランス回路で差分が取られＩＦ信号戊分だ
けが抽出される。
この様なミキサー回路で重要な特性は雑音指数、変換利
１＆ＬＯ信号／ＲＦ信号の出力端子への漏れ及び２次歪
である。雑音指敗 変換利得について（よ 雑音指数が
変換利得に反比例するために変換利得を高くすることに
よって雑音指数を低減することができる。またＬＯ信号
／ＲＦ信号の漏れ及び２次歪はＤＢＭ回路を構成するＦ
ＥＴの特性の均衡と、ＬＯ信号及びＲＦ信号の均衡特性
に直接依存する。即＆ ＤＢＭ回路に供給される平衡
Ｌ○信号が正しく１８０度の位相差を有し 信号強度が
等しく、ＤＢＭ回路のＦＥＴの特性が均一で、更にＲＦ
信号についても信号強度が等しい平衡信号であれば ド
レイン出力から抽出された１Ｆ信号の中にはＬＯ信号／
ＲＦ信号の漏れ及び２次歪は原理的には非常に小さ（ち しかし実際のミキサー回路ではＦＥＴの特性のバラツキ
、抵抗値のバラツキ、また平衡ＬＯ信号を形戒する差動
増幅回路の不均衡の為にＤＢＭ回路に与えられる平衡Ｌ
○信号の信号強度の不均一及び直流バイアスの不均衡を
生レ ＬＯ信号／ＲＦ信号の漏れ及び２次歪を生じる。
１＆ＬＯ信号／ＲＦ信号の出力端子への漏れ及び２次歪
である。雑音指敗 変換利得について（よ 雑音指数が
変換利得に反比例するために変換利得を高くすることに
よって雑音指数を低減することができる。またＬＯ信号
／ＲＦ信号の漏れ及び２次歪はＤＢＭ回路を構成するＦ
ＥＴの特性の均衡と、ＬＯ信号及びＲＦ信号の均衡特性
に直接依存する。即＆ ＤＢＭ回路に供給される平衡
Ｌ○信号が正しく１８０度の位相差を有し 信号強度が
等しく、ＤＢＭ回路のＦＥＴの特性が均一で、更にＲＦ
信号についても信号強度が等しい平衡信号であれば ド
レイン出力から抽出された１Ｆ信号の中にはＬＯ信号／
ＲＦ信号の漏れ及び２次歪は原理的には非常に小さ（ち しかし実際のミキサー回路ではＦＥＴの特性のバラツキ
、抵抗値のバラツキ、また平衡ＬＯ信号を形戒する差動
増幅回路の不均衡の為にＤＢＭ回路に与えられる平衡Ｌ
○信号の信号強度の不均一及び直流バイアスの不均衡を
生レ ＬＯ信号／ＲＦ信号の漏れ及び２次歪を生じる。
また変換利得を高めるためにＬＯ信号強度を上げるが、
特にＧａＡｓなとの半導体を用いたメタルショットキー
型のＦＥＴ （以下ＭＥＳＦＥＴ）ではゲート電極に順
方向にショットキー接合の約０．７〜０．８Ｖ以上のポ
テンシャル障壁以上の信号を与えるとゲート電流が流れ
てしま（″＜ＤＢＭ回路のバランスを破り、かえって変
換利得を下（デ、Ｌ○／ＲＦ’信号の漏れや２次歪を増
加させるためＬＯ信号強度を増加できない。
特にＧａＡｓなとの半導体を用いたメタルショットキー
型のＦＥＴ （以下ＭＥＳＦＥＴ）ではゲート電極に順
方向にショットキー接合の約０．７〜０．８Ｖ以上のポ
テンシャル障壁以上の信号を与えるとゲート電流が流れ
てしま（″＜ＤＢＭ回路のバランスを破り、かえって変
換利得を下（デ、Ｌ○／ＲＦ’信号の漏れや２次歪を増
加させるためＬＯ信号強度を増加できない。
発明が解決しようとする課題
本発明が解決しようとする課題ｉ：ＬＭＥｓＦＥＴを用
いたミキサー集積回路に於て、Ｌ○信号バッファ一回路
に於て、位相の１８０度異なる両相のＬＯ信号を発生さ
せる場合に 差動アンプを構成するＭＥＳＦＥＴなどの
不均一、或は差動アンプのゲート負荷インピーダンスの
不均衡などにょり差動アンプの利得に差を生じ 不均衡
なＬＯ信号をＤＢＭ回路に与えてしまうためにＬＯ信号
／ＲＦ信号の漏れ及び２次歪が生じること、さらに＋ｉ
ＬＯ信号の強度を上げてミキサー回路の変換利得を高め
ようとするとゲートに電流が注入さ花ＬＯ信号／ＲＦ信
号の漏れ及び２次歪の発生が助長されることである。
いたミキサー集積回路に於て、Ｌ○信号バッファ一回路
に於て、位相の１８０度異なる両相のＬＯ信号を発生さ
せる場合に 差動アンプを構成するＭＥＳＦＥＴなどの
不均一、或は差動アンプのゲート負荷インピーダンスの
不均衡などにょり差動アンプの利得に差を生じ 不均衡
なＬＯ信号をＤＢＭ回路に与えてしまうためにＬＯ信号
／ＲＦ信号の漏れ及び２次歪が生じること、さらに＋ｉ
ＬＯ信号の強度を上げてミキサー回路の変換利得を高め
ようとするとゲートに電流が注入さ花ＬＯ信号／ＲＦ信
号の漏れ及び２次歪の発生が助長されることである。
課題を解決するための手段
本発明の課題を解決するための手段！よ 局部発振回路
からの不平衡入力端子と局部発振信号の平衡出力端子を
を有した第１の不平衡一平衡変換回路と、ＲＦ信号の不
平衡入力端子とＲＦ信号の平衡出力端子を有した第２の
不平衡一平衡変換回路と、第１のトランジスタのドレイ
ンと第２のトランジスタのドレインとを接続し第１の中
間周波の出力端子とし 第３のトランジスタのドレイン
と第４のトランジスタのドレインとを接続し第２の中間
周波の出力端子とし 第１のトランジスタのソースと第
３のトランジスタのソース接続し第１のＲＦ周波の入力
端とし、 第２のトランジスタのソースと第、４のトラ
ンジスタのソースを接続し第２のＲＦ周波の入力端とし
さらに第１のトランジスタのゲートと第４のトランジ
スタのゲートを接続し第１の局部発振周波の入力端とし
さらに第２のトランジスタのゲートと第３のトランジス
タのゲートを接続し第２の局部発振周波の入力端とした
ダブルバランスドミキサー回路を少なくとも有した周波
数変換回路に於て、前期第１の不平衡−平衡変換回路の
局部発振の平衡出力が矩形波の平衡出力であることを特
徴とする周波数変換回路及びその集積回路を用いること
であり、前期第１の不平衡一平衡変換回路力文 第１の
固定抵抗と第５のトランジスタのドレインを接続し 第
２の固定抵抗と第６のトランジスタのドレインを接続し
第５のトランジスタのソースと第６のトランジスタのソ
ースを定電流源として用いる第７のトランジスタのドレ
インに接続することからなる差動アンプを少なくとも含
んで構威され しかも前期第５のトランジスタのドレイ
ンから前期第６のトランジスタのドレインへの方向が順
方向となる様に接続された少なくとも１つのダイオード
と、前期第５のドレインから前期第６のドレインへの方
向が逆方向となる様に接続された少なくとも１つのダイ
オードを有した周波数変換回路及びその集積回路を用い
ることである。更に又前期第１の不平衡一平衡変換回路
が、 第１の固定抵抗と第５のトランジスタのドレイン
を接続し 第２の固定抵抗と第６のトランジスタのドレ
インを接続Ｌ，， 第５のトランジスタのソースと第
６のトランジスタのソースを定電流源として用いる第７
のトランジスタのドレインに接続することからなる差動
アンプを少なくとも含んで構成され しかも前期第１の
固定抵抗に並列に定電圧源から５のトランジスタのドレ
インへの方向が順方向となる様に接続された少なくとも
１つのダイオードと、前期第２の固定抵抗に並列に定電
圧源から６のトランジスタのドレインへの方向が順方向
となる様に接続された少なくとも１つのダイオードを有
した周波数変換回路及びその集積回路を用いることであ
る。
からの不平衡入力端子と局部発振信号の平衡出力端子を
を有した第１の不平衡一平衡変換回路と、ＲＦ信号の不
平衡入力端子とＲＦ信号の平衡出力端子を有した第２の
不平衡一平衡変換回路と、第１のトランジスタのドレイ
ンと第２のトランジスタのドレインとを接続し第１の中
間周波の出力端子とし 第３のトランジスタのドレイン
と第４のトランジスタのドレインとを接続し第２の中間
周波の出力端子とし 第１のトランジスタのソースと第
３のトランジスタのソース接続し第１のＲＦ周波の入力
端とし、 第２のトランジスタのソースと第、４のトラ
ンジスタのソースを接続し第２のＲＦ周波の入力端とし
さらに第１のトランジスタのゲートと第４のトランジ
スタのゲートを接続し第１の局部発振周波の入力端とし
さらに第２のトランジスタのゲートと第３のトランジス
タのゲートを接続し第２の局部発振周波の入力端とした
ダブルバランスドミキサー回路を少なくとも有した周波
数変換回路に於て、前期第１の不平衡−平衡変換回路の
局部発振の平衡出力が矩形波の平衡出力であることを特
徴とする周波数変換回路及びその集積回路を用いること
であり、前期第１の不平衡一平衡変換回路力文 第１の
固定抵抗と第５のトランジスタのドレインを接続し 第
２の固定抵抗と第６のトランジスタのドレインを接続し
第５のトランジスタのソースと第６のトランジスタのソ
ースを定電流源として用いる第７のトランジスタのドレ
インに接続することからなる差動アンプを少なくとも含
んで構威され しかも前期第５のトランジスタのドレイ
ンから前期第６のトランジスタのドレインへの方向が順
方向となる様に接続された少なくとも１つのダイオード
と、前期第５のドレインから前期第６のドレインへの方
向が逆方向となる様に接続された少なくとも１つのダイ
オードを有した周波数変換回路及びその集積回路を用い
ることである。更に又前期第１の不平衡一平衡変換回路
が、 第１の固定抵抗と第５のトランジスタのドレイン
を接続し 第２の固定抵抗と第６のトランジスタのドレ
インを接続Ｌ，， 第５のトランジスタのソースと第
６のトランジスタのソースを定電流源として用いる第７
のトランジスタのドレインに接続することからなる差動
アンプを少なくとも含んで構成され しかも前期第１の
固定抵抗に並列に定電圧源から５のトランジスタのドレ
インへの方向が順方向となる様に接続された少なくとも
１つのダイオードと、前期第２の固定抵抗に並列に定電
圧源から６のトランジスタのドレインへの方向が順方向
となる様に接続された少なくとも１つのダイオードを有
した周波数変換回路及びその集積回路を用いることであ
る。
作用
本発明の作用はＬ○信号をＬＯバッファ一回路内で矩形
波に変換してＤＢＭ回路に与えるものであり、これによ
り位相が１８０度異なるＬＯ信号の信号強度の不均一負
直流バイアスの不均一を緩和し 併せて変換利得を高
めるものである。第１図を用いて更に詳しく説明する。
波に変換してＤＢＭ回路に与えるものであり、これによ
り位相が１８０度異なるＬＯ信号の信号強度の不均一負
直流バイアスの不均一を緩和し 併せて変換利得を高
めるものである。第１図を用いて更に詳しく説明する。
同図に於で１０１は第１のＬＯ信号で、 １０２は第２
のＬ○信号であり第１のＬ○信号１０１とは１８０度位
相の異なる。ｖ１、ＶｒｆｌはそれぞれｉｔのＬＯ信号
の信号強度と直流バイアスで、Ｖ２、Ｖｒｆ２はそれぞ
れ第２のＬＯ信号の信号強度と、直流バイアスである。
のＬ○信号であり第１のＬ○信号１０１とは１８０度位
相の異なる。ｖ１、ＶｒｆｌはそれぞれｉｔのＬＯ信号
の信号強度と直流バイアスで、Ｖ２、Ｖｒｆ２はそれぞ
れ第２のＬＯ信号の信号強度と、直流バイアスである。
図から分かる用にそれぞれのＬＯ信号の信号強度板 直
流バイアス異なっている。
流バイアス異なっている。
この様なＬＯ信号を直接ＤＢＭ回路に供給するれば 先
に述べたようにＬＯ信号／ＲＦ信号の漏れ及び２次歪の
増加の原因となる。これらのＬ○信号を高い電圧レベル
Ｖｈｉｇｈ及び低い電圧レベルＶｌｏｗで波形整形を行
い第１のＬＯ信号を１０３で示す矩形波とし また第２
のＬＯ信号を１０４で示す矩形波とし しかもＶｈ ｉ
ｇｈとＶＩＯＷの電圧レベルがＤＢＭ回路のＦＥＴの
ゲート電庵を発生させない電圧レベルに設定する。この
様な矩形波のＬ○信号１０３、 １０４をＤＢＭ回路に
与えることにより信号強度及び位相の不均衡を取り除く
ことができ、ＬＯ信号／ＲＦ信号の漏れ及び２次歪の増
加を極力抑えることができる。
に述べたようにＬＯ信号／ＲＦ信号の漏れ及び２次歪の
増加の原因となる。これらのＬ○信号を高い電圧レベル
Ｖｈｉｇｈ及び低い電圧レベルＶｌｏｗで波形整形を行
い第１のＬＯ信号を１０３で示す矩形波とし また第２
のＬＯ信号を１０４で示す矩形波とし しかもＶｈ ｉ
ｇｈとＶＩＯＷの電圧レベルがＤＢＭ回路のＦＥＴの
ゲート電庵を発生させない電圧レベルに設定する。この
様な矩形波のＬ○信号１０３、 １０４をＤＢＭ回路に
与えることにより信号強度及び位相の不均衡を取り除く
ことができ、ＬＯ信号／ＲＦ信号の漏れ及び２次歪の増
加を極力抑えることができる。
さらにまたＬＯ信号の振幅強度が等しい場合でも正弦波
で与えるよりは矩形波で与える方がＤＢＭ回路の変換利
得が３〜４ｄＢ高く雑音指数を下げることにもなる。
で与えるよりは矩形波で与える方がＤＢＭ回路の変換利
得が３〜４ｄＢ高く雑音指数を下げることにもなる。
実施例
本発明の第１の実施例を第２図を用いて説明する。同図
においてＰ２０１は電源供給端子で、Ｐ２０２はＬ○信
号源の入力端子で、Ｐ２０３はＲＦ信号の入力端子で、
Ｐ２０４、Ｐ２０５はそれぞれ１８０度位相の異なるＩ
Ｆ信号の出力端子である。Ｐ２０２より入力されたＬ○
信号源はＲ２０１、Ｒ２０２、ＴＲ２０１、ＴＲ２０２
およびＴＲ２０３よりなる差動増幅器で増幅されると同
時ｉ．−ＴＲ２０１のドレイン端及びＴＲ２０２のドレ
イン端より１８０度位相の異なる平衡ＬＯ信号を発生す
る。ＴＲ２０４，ＴＲ２０５，ＴＲ２０６及びＴＲ ２
０ ７はＤＢＭ回路で、平衡Ｌ○信号はそれぞれのＦ
ＥＴのゲート電極に与えられる。
においてＰ２０１は電源供給端子で、Ｐ２０２はＬ○信
号源の入力端子で、Ｐ２０３はＲＦ信号の入力端子で、
Ｐ２０４、Ｐ２０５はそれぞれ１８０度位相の異なるＩ
Ｆ信号の出力端子である。Ｐ２０２より入力されたＬ○
信号源はＲ２０１、Ｒ２０２、ＴＲ２０１、ＴＲ２０２
およびＴＲ２０３よりなる差動増幅器で増幅されると同
時ｉ．−ＴＲ２０１のドレイン端及びＴＲ２０２のドレ
イン端より１８０度位相の異なる平衡ＬＯ信号を発生す
る。ＴＲ２０４，ＴＲ２０５，ＴＲ２０６及びＴＲ ２
０ ７はＤＢＭ回路で、平衡Ｌ○信号はそれぞれのＦ
ＥＴのゲート電極に与えられる。
またＴＲ２０８及びＴＲ２０９はＴＲ２１０，ＴＲ２１
１を定電流源とした差動のＲＦバッファ一回路である。
１を定電流源とした差動のＲＦバッファ一回路である。
ＲＦ信号はＰ２０３より人力されＲＦバッファーで平衡
ＲＦ信号となりＤＢＭ回路でＬ○信号とミキシングされ
る。
ＲＦ信号となりＤＢＭ回路でＬ○信号とミキシングされ
る。
本実施例ではＴＲ２０１及びＴＲ２０２のドレイン端に
ダイオードＤ２０４とＤ２０５の直列接続され 又その
逆方向にダイオードＤ２０６とＤ２０７が直列に接続し
ｆ．：ｏ ＴＲ２０１のドレイン端の電圧がＴＲ２０２
のドレイン端の電圧に比べて高い場合、ダイオードＤ２
０６及びＤ２０７のビルトイン電圧（Ｖｂ＝０． ８
Ｖ）の２倍以上になればダイオードＤ２０６、Ｄ２０７
はＯＮ状態となりダイオードに電流か流れ電圧が１．６
Ｖ以上にならない。従って、平衡Ｌ○信号はダイオード
Ｄ２０４とＤ２０５及びＤ２０６とＤ２０７により正弦
波から振幅１．６ＶｐＩ）の矩形波に変えらｔ１，
ＤＢＭに与えられる。
ダイオードＤ２０４とＤ２０５の直列接続され 又その
逆方向にダイオードＤ２０６とＤ２０７が直列に接続し
ｆ．：ｏ ＴＲ２０１のドレイン端の電圧がＴＲ２０２
のドレイン端の電圧に比べて高い場合、ダイオードＤ２
０６及びＤ２０７のビルトイン電圧（Ｖｂ＝０． ８
Ｖ）の２倍以上になればダイオードＤ２０６、Ｄ２０７
はＯＮ状態となりダイオードに電流か流れ電圧が１．６
Ｖ以上にならない。従って、平衡Ｌ○信号はダイオード
Ｄ２０４とＤ２０５及びＤ２０６とＤ２０７により正弦
波から振幅１．６ＶｐＩ）の矩形波に変えらｔ１，
ＤＢＭに与えられる。
本実施例ではＧａＡｓＦＥＴの特性としてはＶｔｈ＝−
ｏ． ｓｖでデプレツション型のＦＥＴである。ゲー
ト電極にはタングステン（ Ｗ ＞、シリコン（Ｓ１）
と窒素（Ｎ）の合金（以下ＷＳｉＮ）でショットキー接
合のビルトイン電圧は０，８Ｖてある。また集積回路上
に形或されたダイオードも同様にショットキー接合のダ
イオードで陽電極にＷＳｉＮを用いビルトイン電圧も０
．８Ｖである。従ってＦＥＴのゲートに電流を流すこと
無しに人力する最犬の振幅はｌ．６Ｖｐｐとなり、この
振幅を有する矩形波は先に説明したようにショットキー
ダイオードＤ２０４、Ｄ２０５の２個の直列によって１
． ６Ｖのビルトイン電圧を形戊することによって得ら
れる。以下本発明による第２の実施｛Ｊｌｋ 第３の
実施例及び第４の実施例についてもＦＥＴのｖｔｈは−
〇．８Ｖであり、ショットキーダイオードの形或方法も
同じである。従って、矩形波振幅を１．ａｖｐｐとし平
衡ＬＯ信号を得ることの意味は同様である。
ｏ． ｓｖでデプレツション型のＦＥＴである。ゲー
ト電極にはタングステン（ Ｗ ＞、シリコン（Ｓ１）
と窒素（Ｎ）の合金（以下ＷＳｉＮ）でショットキー接
合のビルトイン電圧は０，８Ｖてある。また集積回路上
に形或されたダイオードも同様にショットキー接合のダ
イオードで陽電極にＷＳｉＮを用いビルトイン電圧も０
．８Ｖである。従ってＦＥＴのゲートに電流を流すこと
無しに人力する最犬の振幅はｌ．６Ｖｐｐとなり、この
振幅を有する矩形波は先に説明したようにショットキー
ダイオードＤ２０４、Ｄ２０５の２個の直列によって１
． ６Ｖのビルトイン電圧を形戊することによって得ら
れる。以下本発明による第２の実施｛Ｊｌｋ 第３の
実施例及び第４の実施例についてもＦＥＴのｖｔｈは−
〇．８Ｖであり、ショットキーダイオードの形或方法も
同じである。従って、矩形波振幅を１．ａｖｐｐとし平
衡ＬＯ信号を得ることの意味は同様である。
本発明の第２の実施例を第３図を用いて説明する。同図
においてＰ３０１は電源供給端子で、Ｐ３０２はＬ○信
号源の入力端子で、Ｐ３０３はＲＦ信号の入力端子で、
Ｐ３０４、Ｐ３０５はそれぞれ１８０度位相の異なるＩ
Ｆ信号の出力端子である。Ｐ３０２より入力されたＬ○
信号源はＲ３０１、Ｒ３０２、ＴＲ３０１、ＴＲ３０２
およびＴＲ３０３より構成される差動増幅器で１曽幅さ
れＴＲ３０１のドレイン端及びＴＲ３０２のドレイン端
より平衡のＬＯ信号を発生する。ＴＲ３０４，ＴＲ３０
５，ＴＲ３０６及びＴＲ３０’７はＤＢＭ回路で、平衡
のＬＯ信号はそれぞれのＦＥＴのゲート電極に与えられ
る。またＴＲ ３ ０ ８及びＴＲ３０９はＴＲ３１０
、ＴＲ３１１を定電流源とし低抵抗Ｒ３０７で定電流源
を接続した擬差動アンプのＲＦバッファ一回路である。
においてＰ３０１は電源供給端子で、Ｐ３０２はＬ○信
号源の入力端子で、Ｐ３０３はＲＦ信号の入力端子で、
Ｐ３０４、Ｐ３０５はそれぞれ１８０度位相の異なるＩ
Ｆ信号の出力端子である。Ｐ３０２より入力されたＬ○
信号源はＲ３０１、Ｒ３０２、ＴＲ３０１、ＴＲ３０２
およびＴＲ３０３より構成される差動増幅器で１曽幅さ
れＴＲ３０１のドレイン端及びＴＲ３０２のドレイン端
より平衡のＬＯ信号を発生する。ＴＲ３０４，ＴＲ３０
５，ＴＲ３０６及びＴＲ３０’７はＤＢＭ回路で、平衡
のＬＯ信号はそれぞれのＦＥＴのゲート電極に与えられ
る。またＴＲ ３ ０ ８及びＴＲ３０９はＴＲ３１０
、ＴＲ３１１を定電流源とし低抵抗Ｒ３０７で定電流源
を接続した擬差動アンプのＲＦバッファ一回路である。
第２の実施例ではＴＲ３０１のドレイン端及びＴＲ３０
２のドレイン端には平衡のＬ○信号が発生するが、 差
動アンプの負荷抵抗Ｒ３０１及びＲ３０２に並列にダイ
オードＤ３０４とＤ３０５及びＤ３０６とＤ３０７を接
続し九 この回路に於て、ＴＲ３０１のゲート電圧が上
がりＦＥＴがＯＮ状態に近づくと負荷抵抗の両端の電圧
が増加するが直列につないだダイオードＤ３０４、Ｄ３
０５の約１． ６ｖのビルトイン電圧より高くなるとダ
イオードはＯＮ状態になり電流はバイパスされるためＴ
Ｒ３０１のドレイン電圧のｔ． ６ｖｐｐ以上の振幅
にならない。ＴＲ３０２のドレイン電圧についても同様
でありＬＯ信号は正弦波から矩形波に変えられる。
２のドレイン端には平衡のＬ○信号が発生するが、 差
動アンプの負荷抵抗Ｒ３０１及びＲ３０２に並列にダイ
オードＤ３０４とＤ３０５及びＤ３０６とＤ３０７を接
続し九 この回路に於て、ＴＲ３０１のゲート電圧が上
がりＦＥＴがＯＮ状態に近づくと負荷抵抗の両端の電圧
が増加するが直列につないだダイオードＤ３０４、Ｄ３
０５の約１． ６ｖのビルトイン電圧より高くなるとダ
イオードはＯＮ状態になり電流はバイパスされるためＴ
Ｒ３０１のドレイン電圧のｔ． ６ｖｐｐ以上の振幅
にならない。ＴＲ３０２のドレイン電圧についても同様
でありＬＯ信号は正弦波から矩形波に変えられる。
本発明の第３の実施例を第４図を用いて説明すも 同図
においてＰ４０１は電源供給端子で、Ｐ４０２はＬＯ信
号源の入力端子で、Ｐ４０３はＲＦ信号の入力端子Ｆ，
Ｐ４０４、Ｐ４０５はそれぞれ１８０度位相の異なるＩ
Ｆ信号の出力端子であ＆ Ｐ４０２より入力されたＬ
Ｏ信号はＲ４０１、Ｒ４０２、ＴＲ４０１，ＴＲ４０２
および定電流源ＴＲ４０３より構成される差動増幅器で
増幅及び平衡信号となり、引続きＴＲ４０４、ＴＲ４０
５、Ｒ４０４、Ｒ４０５及びＴＲ４０６により構成され
る差動のソースフオロアー回路を経た後、ＴＲ４０７、
ＴＲ４０８、ＴＲ４０９及びＴＲ４１０のＤＢＭ回路の
それぞれのＦＥＴのゲート電極に与えられる。またＴＲ
４１１及びＴＲ４ｌ２はＴＲ４１３、ＴＲ４１４を定電
流源とし低抵抗Ｒ４０９で接続した擬差動アンプで構成
したＲＦバッファ一回路である。
においてＰ４０１は電源供給端子で、Ｐ４０２はＬＯ信
号源の入力端子で、Ｐ４０３はＲＦ信号の入力端子Ｆ，
Ｐ４０４、Ｐ４０５はそれぞれ１８０度位相の異なるＩ
Ｆ信号の出力端子であ＆ Ｐ４０２より入力されたＬ
Ｏ信号はＲ４０１、Ｒ４０２、ＴＲ４０１，ＴＲ４０２
および定電流源ＴＲ４０３より構成される差動増幅器で
増幅及び平衡信号となり、引続きＴＲ４０４、ＴＲ４０
５、Ｒ４０４、Ｒ４０５及びＴＲ４０６により構成され
る差動のソースフオロアー回路を経た後、ＴＲ４０７、
ＴＲ４０８、ＴＲ４０９及びＴＲ４１０のＤＢＭ回路の
それぞれのＦＥＴのゲート電極に与えられる。またＴＲ
４１１及びＴＲ４ｌ２はＴＲ４１３、ＴＲ４１４を定電
流源とし低抵抗Ｒ４０９で接続した擬差動アンプで構成
したＲＦバッファ一回路である。
第３の実施例に於てＬＯ信号の差動アンプとＤＢＭ回路
の間に差動のソースフォロアー回路を挿入しているのは
ＤＢＭ回路からみたＬ○信号入力ボートＰ４０２へのア
イソレーションを改善する為で、特にＯＳＣ回路などを
集積回路内部に含むような場合、○ＳＣ回路の安定発振
を殊 安定なＬＯ信号が得られる。
の間に差動のソースフォロアー回路を挿入しているのは
ＤＢＭ回路からみたＬ○信号入力ボートＰ４０２へのア
イソレーションを改善する為で、特にＯＳＣ回路などを
集積回路内部に含むような場合、○ＳＣ回路の安定発振
を殊 安定なＬＯ信号が得られる。
第３の実施例に於て、差動ソースフォロアーのＴＲ ４
０ ４のソース端及びＴＲ４０５のソース端の平衡Ｌ
Ｏ信号はダイオードＤ４０５とＤ４０６及びＤ４０７と
Ｄ４０８によりＬ○信号は正弦波から矩形波に変えられ
る爪 第１の実施例で説明したとうりダイオードのビル
トイン電圧ｖｂの２倍の１．６Ｖｐｐの振幅の矩形波の
ＬＯ信号とな本発明の第４の実施例を第５図（ａ）及び
（ｂ）を用いて説明する。同図（ａ）においてＰ５０１
は電源供給端子で、Ｐ５０２はＬＯ信号源の入力端子で
、Ｐ５０３はＲＦ信号の入力端子で、Ｐ５０４、Ｐ５０
５はそれぞれ１８０度位相の異なるＩＰ信号の出力端子
であ，６，，Ｐ５０２より入力されたＬＯ信号源はＲ５
０１，Ｒ５０２、ＴＲ５０ＬＴＲ５０２およびＴＲ５０
３より構成される差動増幅器で増幅さｉｔ，ＴＲ５０１
のドレイン端及びＴＲ５０２のドレイン端より平衡ＬＯ
信号を発生ずん 引続きＴＲ ５ ０ ４、ＴＲ５０５
、Ｒ５０４、Ｒ５０５及びＴＲ５０６により構威される
差動のソースフォロアー回路を経た後、ＴＲ５０７、Ｔ
Ｒ５０８、ＴＲ５０９及びＴＲ５１０のＤＢＭ回路のそ
れぞれのＦＥＴのゲート電極に与えられも またＴＲ．
５０８及びＴＲ５０９はＴＲ５ｌＯ、ＴＲ５１１を定電
流源とし 低抵抗Ｒ５０９で接続した凝差動アンプによ
るＲＦバッファ一回路である。
０ ４のソース端及びＴＲ４０５のソース端の平衡Ｌ
Ｏ信号はダイオードＤ４０５とＤ４０６及びＤ４０７と
Ｄ４０８によりＬ○信号は正弦波から矩形波に変えられ
る爪 第１の実施例で説明したとうりダイオードのビル
トイン電圧ｖｂの２倍の１．６Ｖｐｐの振幅の矩形波の
ＬＯ信号とな本発明の第４の実施例を第５図（ａ）及び
（ｂ）を用いて説明する。同図（ａ）においてＰ５０１
は電源供給端子で、Ｐ５０２はＬＯ信号源の入力端子で
、Ｐ５０３はＲＦ信号の入力端子で、Ｐ５０４、Ｐ５０
５はそれぞれ１８０度位相の異なるＩＰ信号の出力端子
であ，６，，Ｐ５０２より入力されたＬＯ信号源はＲ５
０１，Ｒ５０２、ＴＲ５０ＬＴＲ５０２およびＴＲ５０
３より構成される差動増幅器で増幅さｉｔ，ＴＲ５０１
のドレイン端及びＴＲ５０２のドレイン端より平衡ＬＯ
信号を発生ずん 引続きＴＲ ５ ０ ４、ＴＲ５０５
、Ｒ５０４、Ｒ５０５及びＴＲ５０６により構威される
差動のソースフォロアー回路を経た後、ＴＲ５０７、Ｔ
Ｒ５０８、ＴＲ５０９及びＴＲ５１０のＤＢＭ回路のそ
れぞれのＦＥＴのゲート電極に与えられも またＴＲ．
５０８及びＴＲ５０９はＴＲ５ｌＯ、ＴＲ５１１を定電
流源とし 低抵抗Ｒ５０９で接続した凝差動アンプによ
るＲＦバッファ一回路である。
第５図（ａ）に示される実施例でｌ；＆ＴＲ５０１のド
レイン端及びＴＲ５０２のドレイン端の電圧は第１の実
施例と同様にダイオードＤ５０４とＤ５０５及びＤ５０
６とＤ５０７によりビルトイン電圧の２倍の１．６Ｖｐ
ｐの振幅に制限され正弦波から矩形波に変えられ平衡Ｌ
Ｏ信号となる。
レイン端及びＴＲ５０２のドレイン端の電圧は第１の実
施例と同様にダイオードＤ５０４とＤ５０５及びＤ５０
６とＤ５０７によりビルトイン電圧の２倍の１．６Ｖｐ
ｐの振幅に制限され正弦波から矩形波に変えられ平衡Ｌ
Ｏ信号となる。
この矩形波のＬＯ信号は差動のソースフォロアーに伝え
られＤＣレベルを変えてＤＢＭ回路に供給される。第５
図（ｂ）には第５図（ａ）ダイオードＤ５０４とＤ５０
５及びＤ５０６とＤ５０７に換えてダイオードＤ５０９
とＤ５１０及びＤ５１ｌとＤ５１２をそれぞれ負荷抵抗
Ｒ５０１， 只５０２の並列に接続したもので、第２
の実施例で説明した様に正弦波を矩形波に変換し矩形波
の平衡ＬＯ信号をＤＢＭ回路に供給される。
られＤＣレベルを変えてＤＢＭ回路に供給される。第５
図（ｂ）には第５図（ａ）ダイオードＤ５０４とＤ５０
５及びＤ５０６とＤ５０７に換えてダイオードＤ５０９
とＤ５１０及びＤ５１ｌとＤ５１２をそれぞれ負荷抵抗
Ｒ５０１， 只５０２の並列に接続したもので、第２
の実施例で説明した様に正弦波を矩形波に変換し矩形波
の平衡ＬＯ信号をＤＢＭ回路に供給される。
発明の効果
この様な第１図に示す矩形波のＬＯ信号１０３、１０４
をＤＢＭ回路に与えることにより信号強度及び位相の不
均衡を取り除くことができ、ＬＯ信号／ＲＦ信号の漏れ
及び２次歪の増加を極力抑えることかできた 第６図（
ａ）， （ｂ）に本発明の効果を前期第４の実施例（
第５図（ｂ）に示す）の場合と従来技術の場合とで比較
した結果によって示す。第６図に 周波数帯域１００Ｍ
Ｈｚ〜９００ＭＨｚにおける変換利ＮＮＦ及びＲＦ人力
１０ｄＢｍ時の２次歪（ＩＭ２）のＤ／Ｕ比の実測値を
示す。この時ＬＯ信号の振幅幅は正弦波と矩形波とでＶ
ｐｐ＝１． ＯＶになる様に設定されている力匁 変
換利得は３．０〜４．０ｄＢ高く、ＮＦは１．３〜１．
５ｄＢ改善され また２次歪（ＴＭ２）のＤ／Ｕ比も１
０ｄＢ〜１ ５ｄＢ改善されている。さらにまｆ，
Ｌ○信号のＩＦ端子での漏れ信号強度は正弦波のＬ○信
号を用いた場合に比べて５〜１ ０ｄＢ改善されていて
、Ｌ○信号の不均衡も改善されていることを示している
。
をＤＢＭ回路に与えることにより信号強度及び位相の不
均衡を取り除くことができ、ＬＯ信号／ＲＦ信号の漏れ
及び２次歪の増加を極力抑えることかできた 第６図（
ａ）， （ｂ）に本発明の効果を前期第４の実施例（
第５図（ｂ）に示す）の場合と従来技術の場合とで比較
した結果によって示す。第６図に 周波数帯域１００Ｍ
Ｈｚ〜９００ＭＨｚにおける変換利ＮＮＦ及びＲＦ人力
１０ｄＢｍ時の２次歪（ＩＭ２）のＤ／Ｕ比の実測値を
示す。この時ＬＯ信号の振幅幅は正弦波と矩形波とでＶ
ｐｐ＝１． ＯＶになる様に設定されている力匁 変
換利得は３．０〜４．０ｄＢ高く、ＮＦは１．３〜１．
５ｄＢ改善され また２次歪（ＴＭ２）のＤ／Ｕ比も１
０ｄＢ〜１ ５ｄＢ改善されている。さらにまｆ，
Ｌ○信号のＩＦ端子での漏れ信号強度は正弦波のＬ○信
号を用いた場合に比べて５〜１ ０ｄＢ改善されていて
、Ｌ○信号の不均衡も改善されていることを示している
。
本発明の第４の実施例の場合の実測値のみ示した力丈
他の第１の実施９’Ｌ 第２の実施例及び第３の実施
例の場合についても同様の特性の改善がみられ九
他の第１の実施９’Ｌ 第２の実施例及び第３の実施
例の場合についても同様の特性の改善がみられ九
第１図は本発明の作用を説明する信号波形は第２図は本
発明の第１の実施例の周波数変換回路＠ 第３図は本発
明の第２の実施例の周波数変換回路は 第４図は本発明
の第３の実施例の同回路は 第５図（ａ）， （ｂ）
は本発明の第４の実施例の同回路は 第６図は本発明の
効果を示す変換利１４ 雑音指数及び２次歪特性の比
較結果は 第７図は従来の周波数変換回路図である。 １０１，１０２・・・バランスの崩れた正弦波の平衡Ｌ
Ｏ信号、 １０３、 １０４・・・バランスの取れた矩
形波の平衡ＬＯ信号、Ｄ２０４、Ｄ２０５、Ｄ２０６、
Ｄ２０７・・・正弦波を矩形波に変換するダイオードミ
Ｄ３０４、 Ｄ３０５、 Ｄ３０６、Ｄ３０７・・・
正弦波を矩形波に変換するダイオード： Ｄ４０５、
Ｄ４０６、Ｄ４０７、Ｄ４０８、 ・・・正弦波を矩形
波に変換するダイオード、Ｄ５０５、Ｄ５０６、Ｄ５０
７、Ｄ５０８・・・正弦波を矩形波に変換するダイオー
ドミＤ５０９、Ｄ５１０、Ｄ５１ＬＤ５１２・・正弦波
を矩形波に変換するダイオード、 ６０１・・本発明に
よる実施例の変換利焦 ６０２・・本発明による実施例
のＮＦ、 ６０３・・・本発明による実施例の２次恩
発明の第１の実施例の周波数変換回路＠ 第３図は本発
明の第２の実施例の周波数変換回路は 第４図は本発明
の第３の実施例の同回路は 第５図（ａ）， （ｂ）
は本発明の第４の実施例の同回路は 第６図は本発明の
効果を示す変換利１４ 雑音指数及び２次歪特性の比
較結果は 第７図は従来の周波数変換回路図である。 １０１，１０２・・・バランスの崩れた正弦波の平衡Ｌ
Ｏ信号、 １０３、 １０４・・・バランスの取れた矩
形波の平衡ＬＯ信号、Ｄ２０４、Ｄ２０５、Ｄ２０６、
Ｄ２０７・・・正弦波を矩形波に変換するダイオードミ
Ｄ３０４、 Ｄ３０５、 Ｄ３０６、Ｄ３０７・・・
正弦波を矩形波に変換するダイオード： Ｄ４０５、
Ｄ４０６、Ｄ４０７、Ｄ４０８、 ・・・正弦波を矩形
波に変換するダイオード、Ｄ５０５、Ｄ５０６、Ｄ５０
７、Ｄ５０８・・・正弦波を矩形波に変換するダイオー
ドミＤ５０９、Ｄ５１０、Ｄ５１ＬＤ５１２・・正弦波
を矩形波に変換するダイオード、 ６０１・・本発明に
よる実施例の変換利焦 ６０２・・本発明による実施例
のＮＦ、 ６０３・・・本発明による実施例の２次恩
Claims (6)
- （１）局部発振回路からの不平衡入力端子と局部発振信
号の平衡出力端子をを有した第１の不平衡−平衡変換回
路と、ＲＦ信号の不平衡入力端子とＲＦ信号の平衡出力
端子を有した第２の不平衡−平衡変換回路と、第１のト
ランジスタのドレインと第２のトランジスタのドレイン
とを接続し第１の中間周波の出力端子とし、第３のトラ
ンジスタのドレインと第４のトランジスタのドレインと
を接続し第２の中間周波の出力端子とし、第１のトラン
ジスタのソースと第３のトランジスタのソース接続し第
１のＲＦ周波の入力端とし、第２のトランジスタのソー
スと第４のトランジスタのソースを接続し第２のＲＦ周
波の入力端とし、さらに第１のトランジスタのゲートと
第４のトランジスタのゲートを接続し第１の局部発振周
波の入力端としさらに第２のトランジスタのゲートと第
３のトランジスタのゲートを接続し第２の局部発振周波
の入力端としたダブルバランスドミキサー回路を少なく
とも有した周波数変換回路に於て、前期第１の不平衡−
平衡変換回路の局部発振の平衡出力が矩形波の平衡出力
であることを特徴とする周波数変換回路。 - （２）第１の不平衡−平衡変換回路が、第１の固定抵抗
と第５のトランジスタのドレインを接続し、第２の固定
抵抗と第６のトランジスタのドレインを接続し、第５の
トランジスタのソースと第６のトランジスタのソースを
定電流源として用いる第７のトランジスタのドレインに
接続することからなる差動アンプを少なくとも含んで構
成され、しかも前期第５のトランジスタのドレインから
前期第６のトランジスタのドレインへの方向が順方向と
なる様に接続された少なくとも１つのダイオードと、前
期第５のドレインから前期第６のドレインへの方向が逆
方向となる様に接続された少なくとも１つのダイオード
を有したことを特徴とする特許請求の範囲第１項記載の
周波数変換回路。 - （３）第１の不平衡−平衡変換回路が、第１の固定抵抗
と第５のトランジスタのドレインを接続し、第２の固定
抵抗と第６のトランジスタのドレインを接続し、第５の
トランジスタのソースと第６のトランジスタのソースを
定電流源として用いる第７のトランジスタのドレインに
接続することからなる差動アンプを少なくとも含んで構
成され、しかも前期第１の固定抵抗に並列に定電圧源か
ら５のトランジスタのドレインへの方向が順方向となる
様に接続された少なくとも１つのダイオードと、前期第
２の固定抵抗に並列に定電圧源から６のトランジスタの
ドレインへの方向が順方向となる様に接続された少なく
とも１つのダイオードを有したことを特徴とする特許請
求の範囲第１項記載の周波数変換回路。 - （４）局部発振回路からの不平衡入力端子と局部発振信
号の平衡出力端子をを有した第１の不平衡−平衡変換回
路と、ＲＦ信号の不平衡入力端子とＲＦ信号の平衡出力
端子を有した第２の不平衡−平衡変換回路と、第１のト
ランジスタのドレインと第２のトランジスタのドレイン
とを接続し第１の中間周波の出力端子とし、第３のトラ
ンジスタのドレインと第４のトランジスタのドレインと
を接続し第２の中間周波の出力端子とし、第１のトラン
ジスタのソースと第３のトランジスタのソース接続し第
１のＲＦ周波の入力端とし、第２のトランジスタのソー
スと第４のトランジスタのソースを接続し第２のＲＦ周
波の入力端とし、さらに第１のトランジスタのゲートと
第４のトランジスタのゲートを接続し第１の局部発振周
波の入力端としさらに第２のトランジスタのゲートと第
３のトランジスタのゲートを接続し第２の局部発振周波
の入力端としたダブルバランスドミキサー回路を少なく
とも有した周波数変換回路を集積化した半導体装置に於
て、前期第１の不平衡−平衡変換回路の局部発振の平衡
出力が矩形波の平衡出力である周波数変換回路を集積化
したことを特徴とする半導体装置。 - （５）第１の不平衡−平衡変換回路が、第１の固定抵抗
と第５のトランジスタのドレインを接続し、第２の固定
抵抗と第６のトランジスタのドレインを接続し、第５の
トランジスタのソースと第６のトランジスタのソースを
定電流源として用いる第７のトランジスタのドレインに
接続することからなる差動アンプを少なくとも含んで構
成され、しかも前期第５のトランジスタのドレインから
前期第６のトランジスタのドレインへの方向が順方向と
なる様に接続された少なくとも１つのダイオードと、前
期第５のドレインから前期第６のドレインへの方向が逆
方向となる様に接続された少なくとも１つのダイオード
を有したことを特徴とする特許請求の範囲第４項記載の
半導体装置。 - （６）第１の不平衡−平衡変換回路が、第１の固定抵抗
と第５のトランジスタのドレインを接続し、第２の固定
抵抗と第６のトランジスタのドレインを接続し、第５の
トランジスタのソースと第６のトランジスタのソースを
定電流源として用いる第７のトランジスタのドレインに
接続することからなる差動アンプを少なくとも含んで構
成され、しかも前期第１の固定抵抗に並列に定電圧源か
ら５のトランジスタのドレインへの方向が順方向となる
様に接続された少なくとも１つのダイオードと、前期第
２の固定抵抗に並列に定電圧源から６のトランジスタの
ドレインへの方向が順方向となる様に接続された少なく
とも１つのダイオードを有したことを特徴とする特許請
求の範囲第４項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184061A JPH0348505A (ja) | 1989-07-17 | 1989-07-17 | 周波数変換回路及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184061A JPH0348505A (ja) | 1989-07-17 | 1989-07-17 | 周波数変換回路及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0348505A true JPH0348505A (ja) | 1991-03-01 |
Family
ID=16146694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1184061A Pending JPH0348505A (ja) | 1989-07-17 | 1989-07-17 | 周波数変換回路及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0348505A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648170A (en) * | 1993-04-27 | 1997-07-15 | Toda Kogyo Corporation | Coated granular magnetite particles and process for producing the same |
| GB2471516A (en) * | 2009-07-02 | 2011-01-05 | Thales Holdings Uk Plc | Upconverter circuit suitable for electronic countermeasure |
-
1989
- 1989-07-17 JP JP1184061A patent/JPH0348505A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648170A (en) * | 1993-04-27 | 1997-07-15 | Toda Kogyo Corporation | Coated granular magnetite particles and process for producing the same |
| GB2471516A (en) * | 2009-07-02 | 2011-01-05 | Thales Holdings Uk Plc | Upconverter circuit suitable for electronic countermeasure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5884154A (en) | Low noise mixer circuit having passive inductor elements | |
| US7627057B2 (en) | Quadrature alignment in communications receivers | |
| US5465415A (en) | Even order term mixer | |
| US5929710A (en) | Cascode single-ended to differential converter | |
| US4334324A (en) | Complementary symmetry FET frequency converter circuits | |
| US6230001B1 (en) | Active commutated double balanced mixer | |
| EP0837556A1 (en) | Four terminal RF mixer device | |
| EP1111773B1 (en) | Semiconductor circuit | |
| US5339048A (en) | Radio frequency amplifier | |
| KR0176718B1 (ko) | 평형 믹서를 구비한 튜너 | |
| US4705967A (en) | Multifunction floating FET circuit | |
| US4032851A (en) | Complementary symmetry fet mixer circuits | |
| EP1537651B1 (en) | System and method for establishing a bias current using a feedback loop | |
| US4727597A (en) | Mixer arrangement | |
| IL26133A (en) | Oscillator converter apparatus using field-effect transistor | |
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| US6657494B2 (en) | Variable gain mixer-amplifier with fixed DC operating voltage level | |
| US6744308B1 (en) | System and method for establishing the input impedance of an amplifier in a stacked configuration | |
| Harvey et al. | Analysis and design of an integrated quadrature mixer with improved noise, gain and image rejection | |
| WO2003009465A1 (en) | Mixer circuit | |
| US5963858A (en) | Method and apparatus for mixing signals | |
| US4056787A (en) | Self-oscillating mixer circuit | |
| US6344762B1 (en) | Bias circuit for a low voltage differential circuit | |
| JPH0348505A (ja) | 周波数変換回路及び半導体装置 | |
| KR960003169B1 (ko) | 발진기 장치 |