JPH0349231B2 - - Google Patents
Info
- Publication number
- JPH0349231B2 JPH0349231B2 JP59268470A JP26847084A JPH0349231B2 JP H0349231 B2 JPH0349231 B2 JP H0349231B2 JP 59268470 A JP59268470 A JP 59268470A JP 26847084 A JP26847084 A JP 26847084A JP H0349231 B2 JPH0349231 B2 JP H0349231B2
- Authority
- JP
- Japan
- Prior art keywords
- vertical scanning
- source
- vertical
- solid
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、固体撮像装置のフリツカ現象を防止
できる固体撮像装置に関するものである。
できる固体撮像装置に関するものである。
第１図は従来のMOS型二次元固体撮像装置の
原理図であり、マトリツクス状に配列された多数
の光ダイオード１からなる感光部と、光ダイオー
ド１に蓄積された光信号を読み出すための垂直読
出しスイツチ用MOS型FET２（以下垂直スイツ
チMOSTと略称する）および水平読出しスイツ
チ用MOS型FET3（以下水平スイツチMOSTと略
称する）と、それぞれのスイツチを順序よく切換
えるための垂直走査回路のシフト・レジスタ４お
よび水平走査回路のシフト・レジスタ５とからな
り、６は垂直ゲート、７は垂直出力線、８，１
６，１７，１８，１９は水平ゲート、９および１
０は水平出力線で出力端子へつながつている。垂
直、水平の切換えスイツチ用MOS型FET2およ
び３はシフト・レジスタによつてそれらのゲート
電圧を制御し、スイツチ動作を得ている。
原理図であり、マトリツクス状に配列された多数
の光ダイオード１からなる感光部と、光ダイオー
ド１に蓄積された光信号を読み出すための垂直読
出しスイツチ用MOS型FET２（以下垂直スイツ
チMOSTと略称する）および水平読出しスイツ
チ用MOS型FET3（以下水平スイツチMOSTと略
称する）と、それぞれのスイツチを順序よく切換
えるための垂直走査回路のシフト・レジスタ４お
よび水平走査回路のシフト・レジスタ５とからな
り、６は垂直ゲート、７は垂直出力線、８，１
６，１７，１８，１９は水平ゲート、９および１
０は水平出力線で出力端子へつながつている。垂
直、水平の切換えスイツチ用MOS型FET2およ
び３はシフト・レジスタによつてそれらのゲート
電圧を制御し、スイツチ動作を得ている。
ところで、このような撮像装置では垂直方向の
解像度（分解能）を向上させるために、従来から
インターレース方式という信号読取り方法が採用
されている。その一例は、例えば垂直走査線６を
図中下の方からV1，V2……，Vi，Vi+1……，Vo
のように番号をつけると、まず第１のフイールド
期間でV1＋V2，V3＋V4，V5＋V6……，Vi-1＋
Vi……というように信号を読み出し、つぎの第２
のフイールド期間では、V1，V2＋V3，V4＋V5，
……，Vi＋Vi+1……というように読み出す方式で
ある。
解像度（分解能）を向上させるために、従来から
インターレース方式という信号読取り方法が採用
されている。その一例は、例えば垂直走査線６を
図中下の方からV1，V2……，Vi，Vi+1……，Vo
のように番号をつけると、まず第１のフイールド
期間でV1＋V2，V3＋V4，V5＋V6……，Vi-1＋
Vi……というように信号を読み出し、つぎの第２
のフイールド期間では、V1，V2＋V3，V4＋V5，
……，Vi＋Vi+1……というように読み出す方式で
ある。
第１図において、１１は垂直シフト・レジスタ
４の出力パルスをフイールド（以下F1，F2と表
わす。）によりタイミングの切り換える回路であ
る。従来の回路はたとえば第２図に示すようにな
つている。この図では第１のフイールドF1の期
間ではＡ＋Ｂ，Ｃ＋Ｄ，Ｅ＋Ｆ，……という順序
で垂直ゲートにパルスが引火され、信号が読み出
される。つぎのフイールドF2では、Ａ，Ｂ＋Ｃ，
Ｄ＋Ｅ……とパルスが印加され、信号が読み出さ
れ、インターレース方式による信号読出しが行な
われる。第２図の各パルスのタイミングを第３図
に示した。
４の出力パルスをフイールド（以下F1，F2と表
わす。）によりタイミングの切り換える回路であ
る。従来の回路はたとえば第２図に示すようにな
つている。この図では第１のフイールドF1の期
間ではＡ＋Ｂ，Ｃ＋Ｄ，Ｅ＋Ｆ，……という順序
で垂直ゲートにパルスが引火され、信号が読み出
される。つぎのフイールドF2では、Ａ，Ｂ＋Ｃ，
Ｄ＋Ｅ……とパルスが印加され、信号が読み出さ
れ、インターレース方式による信号読出しが行な
われる。第２図の各パルスのタイミングを第３図
に示した。
しかし、このような読取り方式では、フイール
ドが変わるたびにビデオ信号電圧の直流レベルが
変化し、フリツカ現象と呼ばれる映像画面上のち
らつきとなつて現われることが発見された。以下
まずフリツカ現象の発生機構を、第４図、第５図
を用いて説明する。第４図は、第１図のホトダイ
オード部を示したものである。図中３０，３１，
３２は垂直ゲート、４１，４２は結合容量、４３
はホトダイオード、４４は垂直スイツチMOST、
４６，４７は垂直出力線であり、４６，４７には
外部からビデオバイアスVVが印加される。さて
ホトダイオード４３の電位Vscに着目すると、垂
直ゲートＣ３１の電位が高レベルになるとVscは
ビデオバイアスVVにほぼ等しくなる（リセツト）
が、Ｃの電位が低レベルになると、垂直ゲートと
ホトダイオード間に寄生的に存在する結合容量に
よつてVscは低下する。結合容量の大きさは、フ
イールドによつては異なり、第５図にその様子と
パルスのタイミングを示した。
ドが変わるたびにビデオ信号電圧の直流レベルが
変化し、フリツカ現象と呼ばれる映像画面上のち
らつきとなつて現われることが発見された。以下
まずフリツカ現象の発生機構を、第４図、第５図
を用いて説明する。第４図は、第１図のホトダイ
オード部を示したものである。図中３０，３１，
３２は垂直ゲート、４１，４２は結合容量、４３
はホトダイオード、４４は垂直スイツチMOST、
４６，４７は垂直出力線であり、４６，４７には
外部からビデオバイアスVVが印加される。さて
ホトダイオード４３の電位Vscに着目すると、垂
直ゲートＣ３１の電位が高レベルになるとVscは
ビデオバイアスVVにほぼ等しくなる（リセツト）
が、Ｃの電位が低レベルになると、垂直ゲートと
ホトダイオード間に寄生的に存在する結合容量に
よつてVscは低下する。結合容量の大きさは、フ
イールドによつては異なり、第５図にその様子と
パルスのタイミングを示した。
第５図において、パルスF1が高レベルになる
フイールドではＣ３１，Ｄ３２の垂直ゲートが同
じタイミングで選択され、F2が高レベルになる
フイールドではＢ３０，Ｃ３１が同時に選択され
る。いまVSCに着目したとき、F1のフイールドで
は、Ｃの垂直ゲートが高レベルから低レベルにな
るとき（５３乃至５５で示したタイミング）、Ｂ
の垂直ゲートは低レベルのままであるので、結合
容量としては、CpcI（図中４１）だけが効き、第
５図に５１で示したように、Vscの低下（ΔVs1）
は小さい。一方F2のフイールドでは、Ｃの垂直
ゲートが高レベルから低レベルになるとき（５４
で示したタイミング）、Ｂの垂直ゲートも同時に
高レベルから低レベルになるので、結合容量とし
てはCpC1４１とCpB242の両方が効いて、VscはF1
のフイールドのときより大きく降下する（ΔVs2）
（第５図５２）。
フイールドではＣ３１，Ｄ３２の垂直ゲートが同
じタイミングで選択され、F2が高レベルになる
フイールドではＢ３０，Ｃ３１が同時に選択され
る。いまVSCに着目したとき、F1のフイールドで
は、Ｃの垂直ゲートが高レベルから低レベルにな
るとき（５３乃至５５で示したタイミング）、Ｂ
の垂直ゲートは低レベルのままであるので、結合
容量としては、CpcI（図中４１）だけが効き、第
５図に５１で示したように、Vscの低下（ΔVs1）
は小さい。一方F2のフイールドでは、Ｃの垂直
ゲートが高レベルから低レベルになるとき（５４
で示したタイミング）、Ｂの垂直ゲートも同時に
高レベルから低レベルになるので、結合容量とし
てはCpC1４１とCpB242の両方が効いて、VscはF1
のフイールドのときより大きく降下する（ΔVs2）
（第５図５２）。
このVscの降下分は、光信号による降下分５６，
５７に重畳して出力されるので、等価的にΔVs2
−ΔVs1だけの信号がフイールド毎に出たり消え
たりするように見え、映像画面上では特に信号の
少ないときにフイールド毎のちらつき（フリツカ
現像）となつて表われる。このため特に低照度下
で素子を用いるとき、このフリツカ現象によるち
らつきのために画面が非常に見苦しくなり、固体
映像素子の特性を著しく劣化させている。
５７に重畳して出力されるので、等価的にΔVs2
−ΔVs1だけの信号がフイールド毎に出たり消え
たりするように見え、映像画面上では特に信号の
少ないときにフイールド毎のちらつき（フリツカ
現像）となつて表われる。このため特に低照度下
で素子を用いるとき、このフリツカ現象によるち
らつきのために画面が非常に見苦しくなり、固体
映像素子の特性を著しく劣化させている。
本発明の目的は、前記２線同時読取り方式の固
体撮像装置において、上記フリツカ現象がない読
取り方式を提供するものであつて、これによつて
低照度下においても良質の映像が得られる高感度
の固体撮像装置を実現するものである。
体撮像装置において、上記フリツカ現象がない読
取り方式を提供するものであつて、これによつて
低照度下においても良質の映像が得られる高感度
の固体撮像装置を実現するものである。
上記目的を達成するために、本発明による２線
同時読出し方式の固体撮像装置は、選択された２
本の垂直ゲート線のうち、１本の垂直ゲート線と
しか結合容量を持たないゲート線を先にオフし、
２本の垂直ゲート線と結合容量を持つゲート線を
後にオフするバツフア回路をゲート線とインター
レース回路の間の有することを要旨とする。
同時読出し方式の固体撮像装置は、選択された２
本の垂直ゲート線のうち、１本の垂直ゲート線と
しか結合容量を持たないゲート線を先にオフし、
２本の垂直ゲート線と結合容量を持つゲート線を
後にオフするバツフア回路をゲート線とインター
レース回路の間の有することを要旨とする。
つぎに実施例によつて本発明を説明する。
第６図は本発明になる固体撮像装置の１実施例
を示す回路ブロツク図であり、図中１０１が新規
なバツフア回路である。第７図は上記バツフア回
路の１例、第８図は第７図に示したバツフア回路
のタイミング・チヤートの例である。
を示す回路ブロツク図であり、図中１０１が新規
なバツフア回路である。第７図は上記バツフア回
路の１例、第８図は第７図に示したバツフア回路
のタイミング・チヤートの例である。
第７図において１２１は垂直シフト・レジスタ
を示すブロツク、１２２〜１３１の列はインター
レース動作を行なうフイールド切換えスイツチ用
トランジスタ、１３２，１３３はフイールド切換
えパルスF1，F2を各々印加する伝送線、１６１
〜１６６の列は垂直ゲート、１４７，１４８は
各々垂直ゲートへ印加するパルスP1，P2を印加
する伝送線、１４１〜１４６の列はP1あるいは
P2を順次切換えるスイツチトランジスタ、１７
０はブーストラツプ容量、１６７，１６８は垂直
ゲートの電圧を完全に“OFF”状態にするため
のパルスP3，P4を引火する伝送線、１５１〜１
５６の列はP3，P4により制御されるトランジス
タである。
を示すブロツク、１２２〜１３１の列はインター
レース動作を行なうフイールド切換えスイツチ用
トランジスタ、１３２，１３３はフイールド切換
えパルスF1，F2を各々印加する伝送線、１６１
〜１６６の列は垂直ゲート、１４７，１４８は
各々垂直ゲートへ印加するパルスP1，P2を印加
する伝送線、１４１〜１４６の列はP1あるいは
P2を順次切換えるスイツチトランジスタ、１７
０はブーストラツプ容量、１６７，１６８は垂直
ゲートの電圧を完全に“OFF”状態にするため
のパルスP3，P4を引火する伝送線、１５１〜１
５６の列はP3，P4により制御されるトランジス
タである。
第８図に示したタイミング・チヤートの１例を
用いて、第７図に示したバツフア回路の動作を説
明する。
用いて、第７図に示したバツフア回路の動作を説
明する。
フイールド選択パルスF1，F2によつて対応す
るスイツチ１２２〜１３１が選択される。例えば
F2が“ON”（高ベレル）のとき、１２４と１２
５，１２８と１２９……の対が選択される。これ
は垂直ゲートとしてはＢとＣ，ＤとＥ，……がそ
れぞれ対として選ばれることに対応する。F1が
“ON”のときは、１２２と１２３，１２６と１
２７，１３０と１３１の対が選択され、垂直ゲー
トとしてはＡとＢ，ＣとＤ……がそれぞれ対とし
て選ばれることに対応する。すなわち、F1，F2
によつてインターレース動作ができる。
るスイツチ１２２〜１３１が選択される。例えば
F2が“ON”（高ベレル）のとき、１２４と１２
５，１２８と１２９……の対が選択される。これ
は垂直ゲートとしてはＢとＣ，ＤとＥ，……がそ
れぞれ対として選ばれることに対応する。F1が
“ON”のときは、１２２と１２３，１２６と１
２７，１３０と１３１の対が選択され、垂直ゲー
トとしてはＡとＢ，ＣとＤ……がそれぞれ対とし
て選ばれることに対応する。すなわち、F1，F2
によつてインターレース動作ができる。
つぎに、例えばV2が“ON”，F2が“ON”で
あるとき、パルスP1，P2を“ON”にすると、対
応するゲート線１６２Ｂ，１６３Ｃが“ON”に
なる（第８図時刻t1）。ちなみに、このとき、第
７図のようにブーストラツプ容量１７０がある
と、垂直ゲート線の電圧は、トランジスタ（この
場合は１４２，１４３）の閾電圧によらず、パル
スP1，P2の高レベルまで高めることができる。
あるとき、パルスP1，P2を“ON”にすると、対
応するゲート線１６２Ｂ，１６３Ｃが“ON”に
なる（第８図時刻t1）。ちなみに、このとき、第
７図のようにブーストラツプ容量１７０がある
と、垂直ゲート線の電圧は、トランジスタ（この
場合は１４２，１４３）の閾電圧によらず、パル
スP1，P2の高レベルまで高めることができる。
ホトダイオードの信号を垂直信号線に読み出し
た後、P1を“OFF”（低レベル）、P3を“ON”に
すると、垂直ゲート線１６２Ｂが“OFF”にな
る（時刻t2）。Ｂが“OFF”になつた後、P2を
“OFF”、P4を“ON”にするとＣが“OFF”にな
る。
た後、P1を“OFF”（低レベル）、P3を“ON”に
すると、垂直ゲート線１６２Ｂが“OFF”にな
る（時刻t2）。Ｂが“OFF”になつた後、P2を
“OFF”、P4を“ON”にするとＣが“OFF”にな
る。
すなわち第７図に示したバツフア回路によつ
て、P1−P4のタイミングを第８図のようにすれ
ば、たとえば垂直ゲートＢ，Ｃが選択されている
とき、Ｂの方をＣより先に“OFF”にできる。
これはＤとＥ，……の対がそれぞれ選択されてい
るときも同様である。また、F1が“ON”のフイ
ールドでは、ＡとＢ，ＣとＤが選択されるが、こ
のときも、第８図に示すように、P1とP2，P3と
P4のタイミングをそれぞれ交換することにより、
ＢよりＡを先、ＤよりＣを先、……に“OFF”
にできる。
て、P1−P4のタイミングを第８図のようにすれ
ば、たとえば垂直ゲートＢ，Ｃが選択されている
とき、Ｂの方をＣより先に“OFF”にできる。
これはＤとＥ，……の対がそれぞれ選択されてい
るときも同様である。また、F1が“ON”のフイ
ールドでは、ＡとＢ，ＣとＤが選択されるが、こ
のときも、第８図に示すように、P1とP2，P3と
P4のタイミングをそれぞれ交換することにより、
ＢよりＡを先、ＤよりＣを先、……に“OFF”
にできる。
ここで、第４図を用いて説明すると、たとえば
ＢとＣが選択されて“ON”となつた後、Ｂが先
に“OFF”となつてからつぎにＣが“OFF”な
れば、Ｂが“OFF”となるとき、まだトランジ
スタ４４が導通状態であるので、CpB2なる結合容
量が存在しても、ホトダイオード４３の電位Vsc
は影響をうけず、垂直ゲート線３１Ｃが“OFF”
になるとき、結合容量Cpc1によつて電位が下がる
だけである。したがつてフイールドが変わつて
（F1が“ON”）、ＣとＤが同時に選択されて、
“OFF”になるときVscの電位変動は等しいので
フイールドの変動量のちがいはなくなりフリツカ
は起きない。すなわち第７図、第８図に示した実
施例によれば、フリツカがなく、しかも２線同時
に読出し可能な固体撮像素子が実現できる。な
お、以上の動作におけるVscの変化も第８図に示
した。また第８図には、第７図に示したバツフア
回路の１例の駆動タイミングが示されている(a)。
第８図では、“OFF”になるときのタイミングの
ずれは、駆動パルスP1，P3，P2，P4のタイミン
グをフイールド毎に切換えることによつて与えて
いる。
ＢとＣが選択されて“ON”となつた後、Ｂが先
に“OFF”となつてからつぎにＣが“OFF”な
れば、Ｂが“OFF”となるとき、まだトランジ
スタ４４が導通状態であるので、CpB2なる結合容
量が存在しても、ホトダイオード４３の電位Vsc
は影響をうけず、垂直ゲート線３１Ｃが“OFF”
になるとき、結合容量Cpc1によつて電位が下がる
だけである。したがつてフイールドが変わつて
（F1が“ON”）、ＣとＤが同時に選択されて、
“OFF”になるときVscの電位変動は等しいので
フイールドの変動量のちがいはなくなりフリツカ
は起きない。すなわち第７図、第８図に示した実
施例によれば、フリツカがなく、しかも２線同時
に読出し可能な固体撮像素子が実現できる。な
お、以上の動作におけるVscの変化も第８図に示
した。また第８図には、第７図に示したバツフア
回路の１例の駆動タイミングが示されている(a)。
第８図では、“OFF”になるときのタイミングの
ずれは、駆動パルスP1，P3，P2，P4のタイミン
グをフイールド毎に切換えることによつて与えて
いる。
ここで第７図のバツフア回路は必ずしもこれに
限るものではないことはもちろんのことである。
例えばP1とP2の駆動パルス伝送線は、これを共
通にしてもよい。その場合はV1，V2……（垂直
レジスタの出力）を“ON”から“OFF”にした
後、P3およびP4のパルスを“ON”にするタイミ
ングを調整すれば、第８図ｂに示したような出力
（Ａ，Ｂ，……）が得られる。また逆にP3とP4の
方を共通にしてもよく、この場合は共通になつた
P3とP4のパルスは、P1，P2のうち、あとから
“OFF”になるタイミングと同期させればよい。
限るものではないことはもちろんのことである。
例えばP1とP2の駆動パルス伝送線は、これを共
通にしてもよい。その場合はV1，V2……（垂直
レジスタの出力）を“ON”から“OFF”にした
後、P3およびP4のパルスを“ON”にするタイミ
ングを調整すれば、第８図ｂに示したような出力
（Ａ，Ｂ，……）が得られる。また逆にP3とP4の
方を共通にしてもよく、この場合は共通になつた
P3とP4のパルスは、P1，P2のうち、あとから
“OFF”になるタイミングと同期させればよい。
上記のように本発明の本質は、２線同時読出し
方式の固体撮像装置において、選択された２本の
垂直ゲートの内一方としか結合容量を持たないホ
トダイオードの垂直ゲートを先に“OFF”にし、
２本の上記垂直ゲートに囲まれて、双方に結合容
量を持つホトダイオードの垂直ゲートを後で
“OFF”にすることにより、この結合容量のフイ
ールド毎のアンバランスから生じるフリツカ現象
を防止して低照度下でも良質な映像が得られる高
感度の固体撮像装置を実現するものであり、駆動
回路、パルス列は必ずしも上記の例に限るもので
はない。
方式の固体撮像装置において、選択された２本の
垂直ゲートの内一方としか結合容量を持たないホ
トダイオードの垂直ゲートを先に“OFF”にし、
２本の上記垂直ゲートに囲まれて、双方に結合容
量を持つホトダイオードの垂直ゲートを後で
“OFF”にすることにより、この結合容量のフイ
ールド毎のアンバランスから生じるフリツカ現象
を防止して低照度下でも良質な映像が得られる高
感度の固体撮像装置を実現するものであり、駆動
回路、パルス列は必ずしも上記の例に限るもので
はない。
第１図は従来のMOS型二次元固体撮像装置の
原理を示すブロツク図、第２図は第１図の切換え
回路の回路図、第３図は第２図に示す回路に現れ
る各パルスのタイミングを示す図、第４図および
第５図はフリツカ現象の発生機構を示すための
図、第６図は本発明による固体撮像素子の回路ブ
ロツク図、第７図は第６図中のバツフア回路の回
路図、第８図は第７図に示す回路のタイミング・
チヤートである。 １……光ダイオード、２……垂直スイツチ
MOST、３……水平スイツチMOST、４，５…
…シフトレジスタ、６……垂直ゲート、７……垂
直出力線、８，１６，１７，１８，１９……水平
ゲート、９，１０……水平出力線、１１……タイ
ミング切換え回路、３０，３１，３２……垂直ゲ
ート、４１，４２……結合容量、４３……ホトダ
イオード、４４……垂直スイツチMOST、４６，
４７……垂直出力線、１０１……バツフア回路、
１２１……垂直シフト・レジスタ、１２２〜１３
１……フイールド切換えスイツチ用トランジス
タ、１３２，１３３，１４７，１４８，１６７，
１６８……伝送線、１４１〜１４６……スイツ
チ・トランジスタ、１５１〜１５６……トランジ
スタ、１６１〜１６６……垂直ゲート、１７０…
…ブーストラツプ容量。
原理を示すブロツク図、第２図は第１図の切換え
回路の回路図、第３図は第２図に示す回路に現れ
る各パルスのタイミングを示す図、第４図および
第５図はフリツカ現象の発生機構を示すための
図、第６図は本発明による固体撮像素子の回路ブ
ロツク図、第７図は第６図中のバツフア回路の回
路図、第８図は第７図に示す回路のタイミング・
チヤートである。 １……光ダイオード、２……垂直スイツチ
MOST、３……水平スイツチMOST、４，５…
…シフトレジスタ、６……垂直ゲート、７……垂
直出力線、８，１６，１７，１８，１９……水平
ゲート、９，１０……水平出力線、１１……タイ
ミング切換え回路、３０，３１，３２……垂直ゲ
ート、４１，４２……結合容量、４３……ホトダ
イオード、４４……垂直スイツチMOST、４６，
４７……垂直出力線、１０１……バツフア回路、
１２１……垂直シフト・レジスタ、１２２〜１３
１……フイールド切換えスイツチ用トランジス
タ、１３２，１３３，１４７，１４８，１６７，
１６８……伝送線、１４１〜１４６……スイツ
チ・トランジスタ、１５１〜１５６……トランジ
スタ、１６１〜１６６……垂直ゲート、１７０…
…ブーストラツプ容量。
Claims (1)
- 【特許請求の範囲】 １ 同一半導体基体に二次元状に配列された複数
個のホトダイオードと、該ホトダイオードの選択
を行なう水平スイツチ素子群、垂直スイツチ素子
群と、該水平および垂直スイツチ素子のそれぞれ
に走査パルスを印加するための水平走査回路と垂
直走査回路とを有し、複数本の垂直走査線を切替
スイツチ素子により選択して複数行の走査線の水
平走査を同時に行なうインターレース回路を有す
る固体撮像装置において、上記複数本の垂直走査
線と、その各々に接続された垂直スイツチ素子に
よつて選択されるホトダイオードのうち、上記選
択される複数本の垂直走査線に挟まれていないホ
トダイオードを選択する垂直走査線を、挟まれて
いるホトダイオードを選択する垂直走査線よりも
先に非選択にするバツフア回路を有していること
を特徴とする固体撮像装置。 ２ 上記バツフア回路は、上記インターレース回
路からの選択信号をゲート入力とし、垂直走査回
路の出力パルスと同期して垂直走査線を駆動する
複数相のパルスが印加される各垂直走査線ごとに
設けられたスイツチトランジスタを少なくとも含
むゲート回路と、上記複数相のパルスが少なくと
も２種類以上の異る時刻に垂直走査線を選択状態
から非選択状態に戻す手段とを有することを特徴
とする特許請求の範囲第１項記載の固体撮像装
置。 ３ 上記スイツチトランジスタは、絶縁ゲート形
電界効果トランジスタからなり、該トランジスタ
のゲート・ソース間にはブートストラツプ効果に
寄与する容量を設けたことを特徴とする特許請求
の範囲第２項記載の固体撮像装置。 ４ 上記スイツチトランジスタは、垂直走査線を
駆動するパルス入力端子にドレイン（ソース）が
接続され、ソース（ドレイン）が垂直走査線に接
続されたことを特徴とする特許請求の範囲第３項
記載の固体撮像装置。 ５ 上記スイツチトランジスタのうち、奇数行の
垂直走査線に接続されたスイツチトランジスタの
ドレイン（ソース）は第１の駆動パルス入力端子
に接続され、偶数行の垂直走査線に接続されたス
イツチトランジスタのドレイン（ソース）は第２
の駆動パルス入力端子に接続されており、上記第
１，第２の駆動パルスは異なる時刻に垂直走査線
を選択状態から非選択状態にすることを特徴とす
る特許請求の範囲第４項記載の固体撮像装置。 ６ 上記スイツチトランジスタのソース（ドレイ
ン）は、ゲートが共通ラインに接続され、ソース
（ドレイン）が接地されたリセツト用絶縁ゲート
形電界効果トランジスタのドレイン（ソース）が
接続され、上記第１の共通ラインにはリセツトパ
ルスを印加することを特徴とする特許請求の範囲
第４項記載の固体撮像装置。 ７ 上記スイツチトランジスタのうち、奇数行の
垂直走査線に接続されたスイツチトランジスタの
ソース（ドレイン）には、ゲートが第１の共通ラ
インに接続され、ソース（ドレイン）が接地され
た第１のリセツト用絶縁ゲート形電界効果トラン
ジスタのドレイン（ソース）が接続され、偶数行
の垂直走査線に接続されたゲート素子のソース
（ドレイン）にはゲートが第２の共通ラインに接
続され、ソース（ドレイン）が接地された第２の
リセツト用絶縁ゲート形電界効果トランジスタの
ドレイン（ソース）が接続され、上記第１、第２
の共通ラインにはそれぞれ第１、第２のリセツト
パルスを印加することを特徴とする特許請求の範
囲第４項記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59268470A JPS60167581A (ja) | 1984-12-21 | 1984-12-21 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59268470A JPS60167581A (ja) | 1984-12-21 | 1984-12-21 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60167581A JPS60167581A (ja) | 1985-08-30 |
| JPH0349231B2 true JPH0349231B2 (ja) | 1991-07-26 |
Family
ID=17458946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59268470A Granted JPS60167581A (ja) | 1984-12-21 | 1984-12-21 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167581A (ja) |
-
1984
- 1984-12-21 JP JP59268470A patent/JPS60167581A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60167581A (ja) | 1985-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5296696A (en) | Solid state image pickup apparatus and driving method | |
| EP0957491B1 (en) | Bi-directional shift register without stage to stage signal attenuation suitable as driving circuit for a display device and associated image sensing apparatus | |
| JP2678062B2 (ja) | 光電変換装置 | |
| JPS6161586B2 (ja) | ||
| US5420631A (en) | Solid state image pickup device and method | |
| US4803480A (en) | Liquid crystal display apparatus | |
| US4413283A (en) | Solid-state imaging device | |
| JP3353921B2 (ja) | 固体撮像装置 | |
| JPS60232788A (ja) | 固体撮像装置 | |
| EP0766455B1 (en) | Method of driving a charge transfer device | |
| US4866528A (en) | Image pickup apparatus providing lessened flicker in electronic still cameras and the like | |
| US4992876A (en) | Noise reduction circuit for an imaging and recording apparatus with an MOS solid-state imaging device | |
| KR19990072919A (ko) | 고체촬상장치,그구동방법및카메라 | |
| JPH0349231B2 (ja) | ||
| JP2915483B2 (ja) | 光電変換装置 | |
| JP2776804B2 (ja) | 固体撮像装置 | |
| JP3208791B2 (ja) | Ｃｃｄ撮像素子及びその駆動方法 | |
| JP2511867B2 (ja) | 固体撮像装置 | |
| KR20240105834A (ko) | 엑스선 디텍터 | |
| JP2003309768A (ja) | 固体撮像装置 | |
| JPH05268521A (ja) | 固体撮像装置 | |
| JP2703944B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2749051B2 (ja) | イメージ・センサ・アレイの水平スキャナ | |
| JP2554466B2 (ja) | 固体撮像装置 | |
| JPH05227486A (ja) | 固体撮像装置 |