JPH03500686A - デジタル回路を試験するための集積回路構造分析装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 デジタル回路を試験するための集積回路構造分析装置本発明は、一般的に、デジ タル回路を試験するための方式に関し、よ）詳細には回路ノードでデジタル信号 のストリームを特異に識別する試験方式に関する。

バスアーキテクチャを用いるマイクロプロセッサ使用の回路において、この回路 が適切に動作しているがどうかを決定しかつ障害を解決することは技術者にとっ て在住困難である。部分的には、これら困難性は複雑なデータストリームがマイ クロプロセッサ及び他のデジタル回路要素によって達成されるために生じている 。このような困難性を除去するために、この分野の技術者はいわゆる「データ圧 縮」技術を開発した。一般的に、これら技術は試験期間の間選択されたノードで ２進信号のストリームを特異に特徴ずけるようなアルゴリズムを用いる。

１つの比較的に簡単なデータ圧縮技術において、例えば、１つのノードでのデー タ信号の２進論理レベルの変化は試験期間の間カウントされる。ついで、転移カ ウントがその試験期間に渡って適切に動作している回路の同一のノードで生じる ように期待されるデータ転移の数と比較される。実際及び期待される転移カウン ト間に差があれ−ば、技術者はその試験ノードに接成された回路要素に障害があ るものと結論できることができる。

往々「シグナチュア分析」と呼ばれる他のデータ圧縮技術は米国特許第４９７４ ８６４号に記載されて−る。この特許によれば、アルゴリズム回路、は「シグナ チュア語」を試験期間の間２進信号のス）＋７−ムから発生する。一般的に言え ば、このアルゴリズムは循還冗長として擬似ランダム数アルゴリズムとして分類 され得る。シグナチュア語はそれぞれのデータス）　ＩＪ−ムを特異に特徴付は 翫試鋏ノードから多ビツトシフトレジスタまで２進データのストリームを送るこ とによって典型的に発生される・このような応用において、例えば１６ビツトの シフトレジスタＩｆ１６万以上の特異なシグナチュア語を与える。このようなシ フトレジスタを用いる多数の可能なシグナチュア語によシアルゴリズムはそれぞ れの試験されるノードに対して１つの特異なシグナチュア語を生じる大きな可能 性で機能することができる。実際上、このシフトレジスタの内容は他に扱いにく い表示をまとめるように１６進（即ち、文字数字）形で往々エンコードされ、こ れらエンコードされた語はデータストリーム試験及び分析のために後に使用され る。

典型的に、マイクロプロセッサ使用の回路のノードでのデータストリーム分析は 、試験される回路の要素がその試験ノードでの２進信号の反復ストリームを与え るように「実行」あるいに「刺激」される時に最も満足している。このような刺 激は例えばパターン発生器によって与えられることができる。従来のシグナチュ ７分析において、実行期間の間に適切に動作している回路のノードから得られる シグナチュア語は、同様の回路を試験する時に後の使用のため技術者によってコ ンパイルされる。

通常、これらシグナチュアのコンパイルは時間がかかシ、誤差が発生する機会が 犬である。

デジタル回路上でシグナチュア分析を行なうためのいくつかのボータプル試験測 定装置が開発されている。１つのこのような試験測定装置はヒユーレットパラカ ード社の５００４Ａシグナチュア分析装置である。これら測定装置を使うために 、技術者は最初にある回路の１つの特定のノードを識別し、そのノードでの信号 が好ましい試験プログラムの制御下にあること全確認し、手動にてプローブをそ のノードに接続し、ついでそのノードでの信号のストリームのためのシグナチュ ア語を得るように分析測定装置を操作しなければならない。試験ノードでシグナ チュア語を得た後に、技術者は、通常、そのシグナチュ７語回路基板レイアウト での注釈かあるいはその回路の適切に動作する試験ノードのためのシグナチュア 語を与える参照リストと比較する。第２のノードでの信号状態全試験するために 、技術者はプローブを第２のノードに手動にて移動してシグナチュア処理全反復 しなければならない。多ノード分析に対しては、このような手法は時間がかがシ かつ誤差の機会が多々存在する。

また、米国特許第４９７へ８６４号は並列ピットストリーム例えば多ビツト形で 利用可能なデジタル信号からの１つのノードでの信号ス）　ＩＪ−ムのシグナチ ュアを発生するための信号発生器がトリガされることができることを提案する。

このような技術はシグナチュア分析測定の融通性を増大するが、手動多ノード分 析の困難性及び欠点を克服する技術であるとは考えられない。

更にまた、米国特許第い７４８６４号はあるデジタル回路に間欠的な障害を置く ためにシグナチュア分析測定が使用され得るということを述べている。よシ詳細 には、この特許は、経続的に与えられるシグナチュアが記憶されてこれらシグナ チュアが異なっているかどうか全指示する比較器において比較されるということ を示唆する。

試験下で回路の与えられた動作期間の間発生されたシグナチュアが前の期間の間 発生されたシグナチュアと異なるならば、この分析測定装置は変化したシグナチ ュアにラッチして停止して、それによシ変化が生じたことを信号化して回路が不 安定であること全指示する。更に、この特許によれば、２進データが１またＦｉ ｏの論理レベルにある時間を指示するよりに告知器が比較器に接続される。

試験のために必要な期間を減少しかつ技術者の誤差を最少にするために、米国特 許第４，５１０，５７２号はシグナチュア分析測定装置が試験されている種類の 正しく動作する回路の全ての試験ノードで生じるシグナチュア語でプログラムさ れたメモリを含むことができるということを示唆する。この特許によれば、メモ リのシグナチュア語の全てで試験下の回路のノードを手動的にグローブ操作する ことによシ得られるシグナチュア語の比較がなされる。整合が見い出されれば、 技術者Ｆｉ整合が試験下のノードに関連するということを暗示し、回路がその試 験ノードで正しく動作しているという情報を指示として使用することができる。

更に、シグナチュア分析測定装置が特定のノードでの２進信号のストリームのデ ータ転移をカウントするように構成されうるということが米国特許第４．５１（ １，５７２号において示唆されている。その特許によれば、分析測定装置の使用 により得られたデータ転移カウントはメモリに記憶されている全ての他のカウン トと自動的に比較される。この記憶されている転移カラン）Ｈ試験されている回 路が正しく動作している時の全てのノードでの全てのカウントを表わす。記憶さ れている転移カウントとの整合が見い出されたら、このような情報は試験下のノ ードが多分満足に動作しているという他の指示を与える。

米国特許第４，５１０，５７２号はまた試験されている回路の所定のノードでの 継続したシグナチュア語あるいは継続した転移カラントラ比較するために比較器 が使用されうるということも示唆する。２つの継続したシグナチュ７語あるいは 転移カウントが整合しなければ、それは試験ノードでの状態が不安定であるとい うことを指示する。

この特許によれば不安定の指示の直前のシグナチュア語あるいは転移カウントが 以後の参照のためラッチされることになる。

以上の説明から明らかになるように、シグナチュア分折を含むデータ圧縮技術に よルデジタル電子回路’ｔＥＭする分野において種々の進歩があったが、手動の プローブ処理はこのような技術において以前として固有なものであった。更に、 回動の手動プローブ操作は困難であり、時間がかかシ、誤差のための大きな可能 性を与えることも認められうる。従って、デジタル電子回路の誤差全検出するた めの処理及び方式にお込では更に改善される必要性が存在する。

本発明の主たる目的は手動プローブ操作の必要性がないシグナテユア分析のよう なデータ圧縮技術にょシデジタル電子回路の自動的試験のための方式を与えるこ とにちる。

一実施例において、本発明はデジタル電子回路上会話型の態様で試験するための 方式を与えることにあシ、それは、一般的に、（ａ）デジタル回路の複数のノー ドに接続されてそれらノードでの２進信号のストリームに特異である語全発生す るための発生器手段と、ω）この発生器手段によって発生されたシグナチュア語 を記憶されているシグナチュア飴と比較するための比較器手段を含んでいる。実 際上、記憶されているシグナチュア語は試験下のものと同じ種類の正しく動作し ている回路のノードがら得られたものであるかめるいは以前の動作ブイタル時に 試験下の回路それ自体から得られることができる。また、１つの特定の実施例に おりて、この試験方式Ｖｉ継続して発生されるシクナテユア語が同一であるがど うか実時間での指示を与える。

他の実施例において、本発明はデジタル電子回路のノードでのクロック間隔の安 定性及び正確性を検出するための方式を与える。この実施例の方式は、一般的に 、クロック信号のストリームのエツジの数に特異なシグナチュア語を発生するた めの発生器と、発生されたシグナチュア語を正確性のため記憶されているシグナ チュア語で比較するための比較器と、継続して発生されるシグナチュア語が同一 であるかどうか、従って安定でおるかどうかを指示するための第２の比較器とを 含んでいる。

とシわけ本発明の長所はソフトウェア制御の下で動作しかつデータ圧縮技術によ シデジタル電子回路の複数のノードからの情報を自動的に分析する試験方式を設 けることである。例えば、１つの実施例において、この試験方式は自動プローブ 操作なしに１６あるいはそれ以上の回路ノードからのデータストリームを同時に 分析することができる。更にまたこの方式は試験されている１つのノードあるい はそれ以上のノードによシ試鋏間隔の持続時間を選択する手段を含んでｂる。

また他の長所として本発明の方式はそれぞれの試験されて因る回路のための騒〈 つかの診断を与える。これら診断はデータストリームシグナチュア検査、実時間 データ安定性チェック、クロック間隔検査及びクロック間隔安定性チェック金含 んでいる。２つあるいはそれ以上の診断試験で信号状態を試験する能力はデジタ ル電子回路の回路障害を分離しかつ識別する上で大きな助けとなることが認めら れるべきである。

本発明の他の目的及び長所は本発明の好適実施例に関する以下の記載及び添附図 面を参照することによって確認されうる。

第１図はデジタル電子回路のノードでの２進データをシグナチュア処理するため の本発明に従った方式の一般化した機能図である。

第２図１”を第１図の方式の一部の機能図である。

第３図は第１及び２図の方式で使用するためのデータ圧縮アルゴリズムの概略図 でおる。

第４図は第３図のデータ圧縮アルゴリズムの別の実施例の概略図でおる。

第５図は第３図のデータ圧縮アルゴリズムの更に他の実施例の概略図である。

第６図はデジタル電子回路の動作時でクロック間隔を分析するための本発明によ る方式の一般化しｆｃ機能図である。

第７図は本発明と共に使用するための補助方式の機能図である。

第１図は、一般的に、集積回路を含むデジタル回路を会話的に試験するための方 式を示す。実際上、この試験方式はそれ自体集積回路１１′ｔ−含み、それは試 験されるべき回路要素を宮む基板に装着される。一般的に云えば、回路１１はシ グナチュア分析器として言及されることができ、以下に述べられるように、少な くとも１つのレベルデーグである丈プメモリと比較器と他の要素とを有するシグ ナチュ７発生器１３を含んでいる。シグナチュア分析器ｔ　ｔＨＤＮｌ−ＤＮｔ ６と名づけられた入力ラインに接続され、それらラインは試験されるべき回路の 選択されたデータノードにハードワイヤ接続されている。また、シグナチュア分 析器１１は制御回路１９に接続され、これはシグナチュア発生器１３の動作を他 の回路と同期するマスタクロックパルスを発生する。制御回路１９Ｆｉまた試験 サイクルあるいは周期金定める開始、停止及び修飾のような信号を発生する。シ グナチュ７発生器ＳＳは更に状態信号が表示されることができるように状態バイ トヲロえるために接続される。更に、シグナチュア発生器１３はマイクロプロセ ッサ使用の制御器２１に会話的に接続される。

制御器２１は通常マイクロコンピュータであシ、ノアトウニア制御ヲ与えかつシ グナテユア分析器１１にアクセスする。この制御器は書込み制御部分２２と読出 し制御部分２４とを含む公知の機能を有する。書込み制御器２２はシグナチュア 分析器１１にデジタル指令を与える。

読出し制御器２４は分析器からデジタルデータを受ける。

実際上、マイクロプロセッサ使用の制御器２１とシグナチュア分析器１１の間の 通信は読出し／書込み及びチップ可能化ラインと共に２つのアドレスラインを有 する８ビツト巾の双方向データバス（母線）ヲ介するデータ母線によシこの方式 即ちシステムは例えばある特定のシグナチュアの状態に関する状態メツセージを 選択的に与える。

マイクロプロセッサ使用の制御器２１ｉ；ｔまた回路のデータノードでのデータ 圧縮分析を容易にするような態様で回路が刺激されるように試験されるべき回路 を制御すべく接続されている。この目的のための好ましいプログラムは、例えば 、ヒユーレットバラカード社の「シグナチュア分析に対する設計者のガイドＪ　 （１９８０年）に記載されている。公知のデータ入力装置３０はこのようなプロ グラム及び他の指令を制御器２１に入力するように接続されている。更に、入力 装＃３０はライン３１によって指示されるようにシグナチュア発生器５０から情 報を受けることができる。

同様第１図に示されるように、制御器読出し部分２４はメモリ２５を含んでおり 、これはシグナチュア発生器１３によって与えられるシグナチュア語全記憶する 。メモリ２５の出力は第２のメモリ２９からシグナチュ７語を受ける比較器２７ に与えられる。２つのメモリ２５及び２９は別々である必要はないが、それらの 内容が通常具なっておシかつ比較器２７は出力メツセージを表示させるように２ つのメモリからのデータを比較するということを強調するために図示されている 。第２のメモリ２９に記憶されている情報に通常入力装置５０から与えられる。

第１図のシグナチュア発生器１３の動作が複数の回路ノードからのデータストリ ームを試験する直列上−ドに対して次に記載される。直列試験モードの最初のス テップは試験されるべきモードを有する回路全刺激するように制御器２１を動作 することである。換言すれば、最初のステップは試験されるべき回路を動作する パターン発生器あるいは他の手段を附勢することである。回路が規定されている ルーチンヲ芙行している間に、シグナチュア発生器１３は入力ラインＤＮ１−Ｄ Ｎ１６が接続される選択されたデータノードから２進信号を逐次的に受ける。

実際上、技術者は試験されるべきノード及び試験反復の数音特定するために制御 器２１を使用することができる。

例えば、シグナチュア発生器１５は、最初に、入力ラインＤＮ１に接続されたデ ータノードから２進信号のストリームを受け、次いで入力ラインＤＮ２に接続さ れたデータノードから２進信号のストリームを受け、アクティブな入力ラインの 全てに対してこのようにするようにして動作せしめられうる。（入力信号のこの ようなシーケンスを与えるためのマルチプレクサが第２図に関連して記載されて いる。）選択されたノードに対する試験サイクルは制御回路１９からの開始、停 止及び修飾のような制御信号によって決定される。

おる与えられた試験サイクルの間に選択された所定のノードから２進デ一タ信号 のストリームを受けると、シグナチュア発生器１３はシグナチュア語を発生する 。それぞれのシグナチュア語が発生されると、それはメモリ２５に転送され、シ ステムからのシグナチュア語出力として表示されることができる。次いで、２つ のメモリ２５及び２９は比較のためシグナチュア語を比較器２７に与える。好ま しくは、メモリ２９のシグナチュア語は、１つの所定の試験ノードに対して、メ モリ２９から受けられたシグナチュア語のみがそのノードに対して索引されたも のとなるようにノードで索引される。第２のメモリ２９に記憶されているシグナ チュア語は通常試験下のものと同じであるが適切に動作しているものとして既知 である回路のノードから発生される。このようなシグナチュ７語は外部ソースか ら入力装置３０を介して第２のメモリ２９に入力される。比較器２７がシグナチ ュアを比較した後に、比較器２７からの出力メツセージ信号は、シグナチュ７語 が正しいかどうか即ちその試験ノードでのデータストリームから与えられるシグ ナチュア語が例えば適切に動作している回路の対応するノードでのデータストリ ームから与えられる記憶されているシグナチュア語と同一であるかどうかを指示 する。実際上、メツセージ、状態及びシグナチュア語出力はＣＲＴスクリーンあ るいは同様なものに表示されうる。

別の態様として、第１図の方式は、第２のメモリ２９に記憶されているシグナチ ュア語が試験下の回路のノードから発生されるようなモードで動作しうる。この 場合シにおいて、第２のメモリ２９によって記憶されているシグナチュア語はシ グナチュア発生器１３によって発生され、ライン３１及び入力装置３０全介して 記憶のため第２のメモリ２９に送られる。この動作モードは、分析のための規準 即ち第２のメモリ２９に記憶されているシグナチュア語及び他の情報が試験回路 それ自体によって発生されるため「学習」モードと呼ばれる。

第１図の方式の読出し部分２４の通常の動作において、信号発生器１３によって 発生される全部ではない語は第２のメモリ２９に記憶されているシグナチュア語 ではあるが発生されたシグナチュア語の単なるサンプルと比較される。このよう なサンプリングは不規則的なものとして記載されることができ、読出し制御部分 ２４が比較のためにシグナチュアを得ることができる速度よシもシグナチュア語 が発生される速度が通常実質的に犬であるということによる。試験サイクルの間 に発生されるシグナチュア語の数に対する比較数の比率は試験モードによシ広く 変化しうるため、試験されるノードでのデータストリームが実時間で安定である かどうかを決定するために不規則的なサンプリングは常に満足するとは限らない 。

実時間でのデータス）　ＩＪ−ムの安定性についての情報を与える方式が第２図 に示されている。図示された実施例において、シグナチュア発生器１３はマルチ プレクサ３３、シグナチュアアルゴリズム回路３５、サブメモリ３６、比較器５ ７、カウンタ３９を含んでいる。（サブメモリ３６及び比較器５７は同様第１図 にも示されている。）マルチプレクサ５３は入力ライ／ＤＮ１−ＤＮ１６でのデ ータを受けるように接続され、１つの出力ライン３４ｋｆんでいる。動作におい て、マルチプレクサ３５は予め決定されたシーケンスで試験ノードからのデータ ストリームを選択するために選択器として働き１例えば−選択される第１の入力 ラインは入力ラインＤＮ１であってもヨく、選択される第２の入力ラインはＤＮ ２であってもよく、入力ラインＤＮ１−ＤＮ１６のそれぞれに対して同じような ものであってもよい。入力ラインが選択される順序及び１つの入力ラインから他 の入力ラインへの転移のタイミングは停止、開始及び修飾信号と同期される制御 器２１からの選択信号によって決定される。その機能のためマルチプレクサ３３ もまたライン選択器と呼ばれることができる。

マルチプレクサ３５によって決定されるものとして与えられたノードからのデー タ信号のストリームを受けると、第２図のシグナチュアアルゴリズム回路３５は その信号ストリームを特異に特徴づけるシグナチュ７語信号を発生する。発生さ れたシグナチュア語の安定性をチェックするため第２図のシグナチュアアルゴリ ズム回路５５の出力はサブメモリ３６及び比較器３７に接続される。

同様に、サブメモリ３６の出力は比較器３７に接続され、この比較器の出力はカ ウンタ５９に接続される。動作にあって、サブメモリ３６は単一のシグナチュ７ 語のみを記憶し、次のシグナチュ７語を受けると前に記憶されていた語を比較器 ３７に送る。次いで、比較器５７は継続したシグナチュア語を比較し、その出力 は継続したシグナチュア語が同一であるがどうかを指示する・従って一図示した 実施例において、誤差フラグ信号が比較器３７から発生され、弁間−の継続した シグナチュア語の生起が指示される。（最初のシグナチュア語が単にそれ自体と 比較されるようにする図示しない論理が設けられ、従って最初のシグナチュア語 が１つの与えられたノードで発生されると誤差フラグ信号が与えられない。）比 較器３７からの出力信号もまたカウンタ３９に与えられ、試験間隔時に実時間で 継続的に安定なシグナチュア語全カウントオフし、安定カウント信号を与える。

従って、第１図の方式からの状態信号は他のステータス情報と共に安定カウント 及び誤差フラグ信号を含むことができる。

第２図のシグナチュアアルゴリズム回路３５は擬似ランダム数発生器でアシ、こ れは入カス）　ＩＪ−ムのそれぞれのデータビットがこの発生器の現在のデジタ ル状態を表わす他のビットと結合されるように動作する。好ましくハ、アルゴリ ズム回路３５はフィードバックを備えた１６段のエリアシフトレジスタとして構 成される。直列的にシグナチュア動作するデータに対して、好ましいアルゴリズ ム回路は、例えば、エレクトロニクス誌１９７７年３月３日発行の「マイクロプ ロセッサシステムにおいて１６進シグナチユアがトラブルスボツ）ｋ識別する」 に記載されて因る。しかしながら、シグナチュアアルゴリズム回路３５もまた並 列モードで即ち複数の試験ノードからのデータ全同時にシグナチュア処理するよ うに動作することもできる。並列モード動作に対してアルゴリズム回路５５の好 ましい実施例が第５図に示されている。

第３図において、多ビツトシフトレジスタ４７は一連の７リツプ７０ツブＦＦ１ −Ｆｌ１６によって定められる段からなる。これらフリップフロップは１つのフ リップ７０ツブの出力が次の２リツプフロツプの入力全ドライブするように公知 の態様で構成されている。シフトレジスタ４７の最初の段への入力（即ちフリッ プフロップＦＦ１への入力）は排他的ＯＲゲート４９人によって与えられる。

次いで、排他的ＯＲグー）４９Ａへの入力は入力ラインＤＮ１での信号とシフト レジスタ４７の次の段からのフィードバック信号である。図示した例において、 ＯＲゲート４９人へのフィードバックはシフトレジスタ段ＦＦ７゜ＦＦ９．ＦＦ １２及び上“Ｆ１６からであるが、これら段の別々のものからのフィードバック ｉ！フィードバックパターンが擬似ランダムであるならば使用されうる。

更に第３図に示されるように、最初の７リツプ７０ツブＦＦ１の出力は第２の排 他的０）Ｌゲート４９Ｂの入力に接続されている。グー）４９Ｂへの他の入力は データ入力ラインＤＮ２でちる。排他的ＯＲゲート４９Ｂの出力は第２の７リツ プ７０ツブＦＦ２に接続されている。同様に、第２のフリップフロップＦＦ２の 出力は蕗３の排他的ＯＲゲート４９Ｃの入力に接続され、その他の入力はライン ＤＮＡでおる。グー）４９Ｃの出力はフリップフロップＦＦ３に接続されている 。このパターンは最終的に、フリップフロップＦＦ１５の出力が排他的ＯＲグー ）４９Ｐ（その他の入力はデータラインＤＮ１６である）の入力に接続されるま で続き、Ｏ′ｆＬゲート４９Ｆの出力は最後の７リツプ７０ツブＦＦ１６に接続 されている。第３図の図面の複雑さ全回避するために、中間の７リツプ７０ツブ ＦＦ４−ＦＦｆ５への接続は示されていない。

複数の試験ノードからの２進データのストリームを同時にシグナチュア処理する ための第３図のシグナチュアアルゴリズム回路３５の動作は以下の記載から理解 されることができる。この「並列」モードでの動作を開始するために、シフトレ ジスタ４７の内容はクリアされ、次いで、試験のために選択されたノードに接続 したラインＤＮ１−ＤＮ１６で、これらノードからのデータはそれぞれ排他的Ｏ Ｒグー）４９Ａ−４９Ｆに同時に送られる。定義によシ、排他的ＯＲゲート４９ Ａ−４９Ｆからの出力は入力の状態に依存し、従って、シフトレジスタ４７のそ れぞれの段の状態は前の状態、フィードバックパターン及び入力ラインＤＮ１− ＤＮ１６の信号によって決定される。

予め足められた試験サイクルの終了で、同時のデータ入力はシフトレジスタ４７ において２進ビツトのシーケンス（即ちシグナチュア語）を作る。実際に同じ入 力ストリームが引き続く試験サイクルの間に存在するとすれば、同一のシグナチ ュア語が発生され、そうでなければシグナチュア語は異なるようになる。典型的 に、分析は並列モードで開始し、シグナチュアが不正確即ち不安定なものとして 識別されるとすれば、直列分析が回路障害を分離するために使用されうる。

第３図のシグナチュアアルゴリズム回路３５はこのアルゴリズム回路に使用され ているシフトレジスタの段の数よシ小さいかあるいはそれに等しい数の試験ノー ドがらの信号ストリームを同時にシグナチュア処理することができる。例えば、 １２個のノードからの信号ストリームが同時にシグナチュア処理される必要がお るならば入力ラインＤＮ　１−　ＤＮ　１２が活性化され、ラインＤＮ１３−Ｄ ＮＩ６は活性化されない。他の例として、入力ラインＤＮ１−　ＤＮ４及びＤＮ １６が活性化されず、入力ラインＤＮＳ−ＤＮ１５にそれぞれ接続された１２個 のノードからの信号ストリームが同時にシグナチュア処理されることができる。

（実際上、試験されるべきノードの選択は第１図の制御器２１によって決定され る。）最少の場合において、シグナチュアアルゴリズム回路３５は単一のデータ ノードからのみ発生する信号のストリームからの１つのシグナチュア語全発生す ることができ、この場合において、入力ラインＤＮ１−　ＤＮ６のうちの全てで はなく１つが活性化されない。

更に、第３図のシグナチュアアルゴリズム回路３５はシフトレジスタ４７に存在 する段よシも大きな数の試験ノードからの信号ストリームをシグナチュア処理す るように容易に変更可能でおる。この変更を達成する回路要素は第４図に示され ておシ、その図で、前に記載された実施例と共通の要素は同一の参照番号が附さ れている。

第４図に示される回路において、シグナチュアアルゴリズム回路３５の拡張が排 他的０凡ゲー）４９Ａ−Ｐへの入カラ・インにそれぞれ補助マルチプレクサ１− １６ｆ接続することによって達成される。実際上、１６個の補助マルチプレクサ のそれぞれは８つの入力ラインを有し、それによｊ５１２６（１６Ｘ８）のデー タノードのアクセスを可能とする。（図面の複雑さを回避するために、補助マル チプレクサ１−３及び１６のみが示されている。）第４図において、それぞれの 補助マルチプレクサへの入力ラインはＤＮＡ１−ＤＮＡａ、　ＤＮＢｔ−ＤＮＢ ｓ、・・・・−・ＤＮＰ　１−ＤＮＰ　ａで示されている。第４図のシステムに より実際アクセスされるデータノードの数は往々可能な全体の数よシも小さい。

例えば、４８個の試験ノードからのデータス）ＩＪ−ムが１６の段を有するシフ トレジスタ４７でシグナチュア処理されるべきであるならば、５つの異なったノ ードからの入力ラインの組が１６個の補助マルチプレクサ１−１６のそれぞれに 接続されることになる。動作において、この例によれば、補助マルチプレクサ１ −１６に入力ラインを直列的に同期して選択する。例えば、最初の試験サイクル の間に、マルチプレクサ１−１６のそれぞれへの最初の入力ラインが選択され、 次の試験サイクルで１６のマルチプレクサのそれぞれへの第２の入力ラインが選 択され、次に続くサイクルでマルチプレクサへの第３の入力ラインが選択される ことになる。従って、この例において、１６のノード（例えばノードＤＮＡ１． 　ＤＮＢｌ、・・・ＤＮＰｌ）の最初の群からの信号ス）　ＩＪ−ムが第１の試 験サイクルの間に同時にシグナチュア処理され、次に第２の群の１６のデータノ ード（例えばノードＤＮＡ２．ＤＮＢ２゜・・・・・・ＤＮＰ２　）からの信号 ストリームが第２の試験サイクルの間にシグナチュア処理され、最後に１６のデ ータノード（例えばＤＮＡ５．　ＤＮＢｓ、・・・・・・ＤＮＰｓ　）の第３の 群からのシグナチュアストリームが第３のサイクルの間にシグナチュア処理され ることになる。このような拡張動作モードの間に選択されたデータノードのそれ ぞれの群に対して発生されたシグナチュア語は正確性のため他のシグナチュア語 と比較されるかあるいはそれぞれの群に対する継続して発生されるシグナチュア 語が安定性を決定するため比較されることができる。拡張モードにおいて発生さ れたシグナチュア語が不正確であるものと見い出されるかあるいは同じ群に対し て２つの継伏して発生されるシグナチュア語が異なっているならば、障害ノード が分離されることができる。通常、回路障害の分離はよシ少な−ノード群の継玖 した多ノード分析にょシあるいは試験されるノードのそれぞれの直列分析にょｐ 達成される。

第３図のシグナチュアアルゴリズム回路３５もまた並列モードと同様に直列モー ドにおいて動作するように容易に変更されうろことを理解すべきでおる。この変 更を達成するための回路要素は第５図に示されておシ、その図で前に記載した実 施例と共通の要素は同じ参照番号が附されている。直列モードにおいて、排他的 ＯＲゲート４９Ｂ−４９Ｐはバイパスされるが、排他的ＯＲゲート４９Ａへの同 一のフィードバックラインは維持されている。

更に、直列モードにおいて、試験ノードからのデータ入力ラインは補助マルチプ レクサＳ１に接続されている。

その出力ラインはデータノードの入力通路に接続されている。例えば、データ人 力ラインＤＮＳ１−ＤＮ８８は補助マルチプレクサＳ１に接続され、その出力ラ イン５１はデータノードＤＮ１に対して元々使用された排他的通路に接続されて いる。

舅５図のシステムにおいて、補助マルチプレクサＳ１の動作にあって、入力ライ ンＤＮＳ１−ＤＮＳ８は予め定められた直列の順序において逐次的に選択される 。入力ラインのそれぞれが選択された後に、シグナチュアアルゴリズム回路３５ は入力ラインにみえられるデータストリームから１つのシグナチュア語を発生す る。それぞれの発生に引き続いて、発生されたシグナチュア語は第１及び２図の システムのために記載された態様で回路障害を識別するために使用される。

第６図は試験ノードでのクロック間隔の安定性を指示するための方式を示す。こ の方式は好ましくは単一の集積回路であるシグナチュア発生回路６０を設けてお シ、とれはクロッキング間隔アルゴリズム回路６１と比較器６５を含んでいる。

アルゴリズム回路６１は第２図のシグナチュアアルゴリズム回路３５と実質的に 類似する擬似ランダム数発生器である。同様、比較器６５は本質的に第２図の比 較器３７と同一でおる。

第６図に示されるように、アルゴリズム回路６１は補助マルチプレクサ６３に接 続され、それはまた試験されるべき回路のクロックノードからのクロックパルス ストリームを支持するラインＣＬ１−ＣＬ８に接続されている。

補助マルチプレクサ６３は２進選択信号によって制御される。図示した実施例に おいて、マルチプレクサ６３は８つの入カラインＣＬｔ−ＣＬ８ｅ受け、従って ３つの入力が選択信号に対して与えられる。アルゴリズム回路６１は第１図の制 御回路１９から与えられかつ試験サイクルの持続時間を定める制御信号によって 制御される。

第６図のクロッキング間隔アルゴリズム回路６１からの出力はマイクロプロセッ サ使用の制御器２１の比較器２７及びメモリ２９に与えられる。第６図の制御器 ２１は第１図の制御器２１と同一であると込うことを理解すべきである。制御器 ２１において、メモリ２９は入力装置３０からの情報を受けるように接続され、 装置３Ωに外部ンースめるいはクロック間隔アルゴリズム回路６１のいずれかか ら＋ｒｔ報を受ける。マイクロプロセッサ使用の制御器２１内で、比較器２７は クロック間隔アルゴリズム回路６１及びメモリ２９の両者からシグナチュア語を 受けるように接続されている。これら入力に応じて、比較器２７は受けたシグナ チュア語間の比較を指示するクロッキング間隔メツセージ信号を与える。

第６図のシステムの動作を開始するために、選択されたクロックノードからのク ロック信号のストリームは補助マルチプレクサ６３に送られる。例え、ば、第１ の試験ノードからのクロック信号はラインＣＬ１でマルチプレクサ６３に送られ 、第２の試験ノードからのクロック信号はラインＣＬ２で送られ、引き続いてこ のような態様で送られる。このシステムのマルチプレクサ６３は選択信号によっ て決定される時間で予め定められた順序をもって２インＣＬ、−ＣＬ８のそれぞ れを選択するためのライン選択器として拗き、選択したラインからのクロック信 号のストリームをアルゴリズム回路６１に送る。実際上、アルゴリズム回路６１ はクロックパルスの立ち上クエツジによって附勢されるが、立ち下がクエツジも また使用されうる。クロッキング試験間隔の持続時間は停止及び開始信号によシ 決足される。動作におりで、クロッキング間隔アルゴリズム回路６１は、予め決 定された試験間隔時にクロック信号のストリームにおけるクロックエツジの数に ％徴づけるシグナチュア語を発生する。アルゴリＸム回路ｂ１ｆｉクロックパル スエツジを直接にはカウントせず、その代ｐにそのストＩＪ−ムのエツジの数に 対し特異なシグナチュア語を与えるようにエツジのストリームをシグナチュア処 理するものでおると理解すべきである。従って、クロッキング間隔アルゴリズム 回路６１の動作は２進デ一タ信号のストリームをシグナチュア処理する第２図の アルゴリズム回路３５の動作と類似する。

それぞれのシグナチュア語がアルゴリズム回路６１によって発生された後に、こ のクグナチュア語は直前に発生されたシグナチュア語と比較のために比較器６５ に送られる。即ち、この動作モードにおいて、比較器６５は、クロッキング間隔 が災時間で期間から期間まで一致しているかどうか全決定する。縦統したシグナ チュア語が同一でおることを比較が指示すれば、クロッキング間隔は安定である ということができる。縦続したシグナチュア語が同一でないことを比較が示せば 、クロッキング間隔の不安定性が間隔誤差フラグ信号によって指示される。

更に第６図のシステムの製作にあって、クロック間隔アルゴリズム回路６１に裏 って発生されるシグナチュア語はシグナチュ７語の正確性のチェックのため比較 器２７に送られることができる。比較器２７で、アルゴリズム回路６１によって 与えられるシグナチュア飴とメモリ２９に記憶されるシグナチュア語との間の比 較がなされる。

この比較の結果はクロック間隔メツセージ信号として表示される。

第６図のシステムの１つの動作モードにおいて、メモリ２９に記憶されているシ グナチュア語は試駆下のものと同じ種類の正しく動作する回路のノードでのクロ ッキング間隔を特徴づける。他の動作モードにおいて、メモリ２９　Ｋ記憶され ているシグナチュア語は学習時間間隔時のアルゴリズム回路６１それ自体によっ て発生されるものである。いずれかの試験モードにおけるシグナチュア語の比較 は、制御器２１が比較の目的のためシグナチュアを得ることができる速度よシも シグナチュア語がクロックエツジのストリームのために発生される速度が通常速 いために通常不規則的である。

第７図は試験下の回路のデータノードからの信号ストリームのため試験間隔の持 続時間を選択するシステムを示す。第７図において、補助マルチプレクサ７１４ −ｊＡ開始１〜人開始８として示された入力ラインでの複数の開始信号を受ける ように接続されている。補助マルチプレクサ７１Ｖｉまたシグナチュア分析器１ １からのＡＭＳ　１゜ＡＭＳ２及びｋＭｓｓとして示された入力ラインで選択信 号を受ける。マルチプレクサ７１の出力はＡ選択開始信号であり、これはシグナ チュア分析器１１に送られる。第７図のシステムの動作にあって、２進信号は補 助マルチプレクサ７３．７５及び７７と同様に補助マルチプレクサ７１のための 活性入力を定めるように選択ラインに与えられる。更に第７図に示されるように 、他の補助マルチプレクサ７３はラインＡＭＳ　１−ＡＭＳｓで選択信号を受け かつＡ停止１−Ａ停止８で示された入力で複数の停止信−Ｑｆ受けるように接続 されている。マルチプレクサ７３からの出力信号は人選択停止として示され、シ グナチュア分析器１１に送られる。次に、補助マルチプレクサ７１及び７３の組 合せの動作を説明する。

実際上、マルチプレクサ７１及び７３へのそれぞれ８つのＡ開始及びＡ停止入力 信号は一般に短形パルスの周期的パルス列である。一般的に、パルス列のそれぞ れのＡ開始信号の周期は互に異なっておシ、それぞれのノくルス列のＡ停止信号 の周期は異なっている◎例えば、Ａ開始１のラインでの信号を構成するパルス列 のパルス間の周期はへ開始８ラインでのパルス間の周期に比較して比較的に長く されうる。しかしながら、それぞれの信号パルス列において、周期は一足であシ 、通常パルス列の信号ノ全てはマスタクロックによシ同期せしめられている。

−ｇにすれば、Ａ開始及びＡ停止信号の選択された対は第６図に示された制御信 号を与え、選択された開始及び停止信号間の期間はデータノードに対する試駿間 隔即ちサイクルを定める。これら間隔は試験下の特定のデータノードに与えられ る信号ストリームの特性に対し適切となるように通常選択される。例えば、１つ の特定のデータノードがデータ信号の比較的に急速なストリームを与えるならば そのノードに対する適切な試験間隔は通常比較的に短かくなシ、他方、１つのノ ードがデータ信号の比較的に遅いストリームを与えるならば、そのノードのため の適切な試験間隔は通常比較的に長くなる。

更に第７図に示されるように、２つの他の補助マルチプレクサ７５及び７７はＡ ＳＭｌ−ＡＳＭ３信号を受けるように接続される。マルチプレクサ７５もまた人 クロック１−Ａクロック８のラインでのクロッキング入力信号を受けるように接 続されている。それら選択ラインでの２進信号は実際の入力ラインを決定する。

それら入力ラインでのＡクロック信号は通常周期的パルス列であシ、それらパル ス周期は通常それぞれのラインで異なっている。

１つの選択された入力ラインに対してマルチプレクサ７５はＡ選択クロックとし て示された出力信号を与える。

更に第７図に示されるように、マルチプレクサ７７Ｆ′ｉマルチプレクサ７５と 同様に接続されるが、それがＡ修飾１−Ａ修飾８で示されたラインでの入力信号 を受ける点で相異する。同様に、入力ラインの選択はラインＡＭＳ　１−ＡＭＳ ３での２進信号によって決定される。１つの選択された入力ラインに対して、マ ルチプレクサ７７［Ａ選択修飾で示された出力信号を与える。

以上のことから、上述したシステムの種々の長所が明らかとなる。主たる長所に あっては、これらシステムは手動のプローブ操作の必要性なしにデータ圧縮技術 によシデジタル電子回路における複数のノードからの情報を自動的に分析するた めソフトウェア制御下で動作する。

更に、分析の結果及び他の情報は将来の使用及び参照のため自動的に記憶される ことができる。夫訃上、記憶される情報はデータノードセットアツプ、クロッキ ング間隔シグナチュア及びデータシグナチュア情報を含んでいる。例えば、この 情報はシステムのウェイクアップの間の高速診断のために使用されうる。更に、 上述したシステムの長所としていくつかの診断が試験されるそれぞれの回路に対 して利用可能である。これら診断は正確なシグナチュア検査、実時間データ安定 性チェック、クロック間隔検査、クロック間隔安定性チェック及び他の種々の状 態メツセージを含んでいる。これら診断の不等は回路障害全分離しかつ識別する 上で実質的に援助する。

ここで上述したシステムはシグナチュア分析器に永久的に接続されないノードの 手動試験を可能にすることを認識すべきである。このような場合に、技術者は第 ５図に示されるように補助マルチプレクサの１つに１つあるいはそれ以上の選択 されたノードを接紙するため手動ジャンパケーブルを使用することができる。選 択されたノードをジャンパ操作して、試験ノードが分析システムにあたかもハー ドワイヤ接続されたようにして分析が進められる。

本発明は特に好適実施例に関連して記載されたが、このような開示は制御的もの としては理解されるべきではない。例えば、シグナチュアの発生が強調されたが 、シグナチュア語発生器は２進信号のストリーム’に％異に特徴づける文字数字 表記を発生する任意のデータ圧縮アルゴニズムとなることができる。他の例とし て当業者はクロッキング間隔アルゴニズム発生器が予め決定された試験サイクル に渡って修飾信号のス）　ＩＪ−ムをシグナチュア処理するために同様使用され うろことも認めるであろう。更にまた、システムのマイクロプロセッサ制御にょ つて与えられる融通性のため、発生さｉｚ　ｆｃデータは記憶されて上述された ものに加えて将来の確認、警告フラグ及びメツセージのために取扱かわれる。こ れら及び他の同様なことが本明細書を読んだ後に当業者には疑もなく明らかとな るであろう。添附した特許請求の範囲は本発明の精神及び範囲内に入る全ての他 の実施例及び等価なものをカバーするように理解されるべきと意図される。

国際調査報告 国際調査報告　。Ｓ　８８０３７７７

Claims (33)

【特許請求の範囲】
1. （１）デジタル電子回路を試験するための方式において、試験されるべき回路と 一体化され２進信号の同一のストリームに対し特異である語を発生するための発 生器手段と、 試験されるべきデジタル回路の複数のモードから２進信号を受けるように上記発 生器手段に接続する接続手段と、 上記発生器手段によつて発生されたシグナチユア語を受けこれを記憶されている シグナチユア語と比較する比較器手段と、 を具備したことを特徴とする上記方式。
2. （２）上記記憶されたシグナチユア語もまた試験期間の間上記複数のノードから 発生されることを特徴とする請求項１記載の方式。
3. （３）上記比較器手段は継続して発生されるシグナチユア語を比較することを特 徴とする請求項２記載の方式。
4. （４）上記比較器手段に接続され上記記憶されたシグナチユア語を記憶するため のメモリ手段を更に含んだことを特徴とする請求項１記載の方式。
5. （５）上記メモリ手段に記憶のためにシグナチユア語を与える入力手段を更に含 んだことを特徴とする請求項４記載の方式。
6. （６）上記複数のノードに接続されこれらノードからのビツトストリームを上記 発生器手段に逐次的に送る選択器手段を更に含んだことを特徴とする請求項１記 載の方式。
7. （７）上記接続手段は上記発生器手段に上記複数のノードのうちの２つ以上のノ ードから同時にビツトストリームを与えることを特徴とする請求項１記載の方式 。
8. （８）上記発生器手段はクロツキング信号のエッジに応じてシグナチユア語を発 生することを特徴とする請求項１記載の方式。
9. （９）上記比較器手段はクロツキング信号から与えられる継続したシグナチユア 語を比較して試験されている回路に対するクロツキング間隔の安定性を指示する ように接続されたことを特徴とする請求項８記載の方式。
10. （１０）デジタル電子回路の正確に動作するノードでの予見可能な２進信号のス トリームを生じさせる論理機能を行なわせるためマイクロプロセツサ手段により 実行される上記デジタル電子回路を試験するための方式において、 試験下の回路の複数のノードからビツトストリームを受けるように接続した選択 器手段と、上記選択器手段から信号のストリームを逐次的に受けて同一のストリ ームに特異な語を発生する発生器手段と、 発生された語を記憶するためのメモリ手段と、上記発生器手段により発生された シグナチユア語に上記メモリ手段に記憶されたシグナチユア語を比較するための 比較器手段と、 を具備したことを特徴とする上記方式。
11. （１１）上記メモリ手段は上記発生器手段によつて発生されたシグナチュア語を 記憶するように接続されたことを特徴とする請求項１０記載の方式。
12. （１２）発生されたシグナチュア語が前に記憶されたシグナチュア語と同一であ る時間をカウントするためのカウント手段を更に含んだことを特徴とする請求項 １０記載の方式。
13. （１３）電子的デジタル回路の多数のノードでの２進信号のストリームの安定性 を試験するための方式において、２進信号の同一のストリームに特異なシグナチ ュア語を生じさせるための発生器手段と、 試験されるべきデジタル回路の少なくとも２つのノードでの２進信号のストリー ムを受けるように上記発生器手段に接続した選択器手段と、 上記発生器手段によつて発生された継続したシグナチユア語を受けて比較する比 較器手段と、上記比較器手段に応じて継続して発生されるシグナチユア語間の同 一性の存在及び不存在を指示するための手段と、 を具備したことを特徴とする上記方式。
14. （１４）上記発生器手段は少なくとも２つのノードから２進ビツトストリームを 同時に受けるように接続されたことを特徴とする請求項１３記載の方式。
15. （１５）上記比較器手段に応じて上記発生器手段によつて発生される継続した同 一のシグナチュア語の数をカウントするカウンタ手段を更に含んだことを特徴と する請求項１３記載の方式。
16. （１６）上記接続手段は上記ノードからビットストリームを受けて上記発生器手 段にそれらストリームを逐次的に向けるマルチプレクサ手段を具備したことを特 徴とする請求項１３記載の方式。
17. （１７）デジタル電子回路のクロツキング信号のストリームのクロック間隔の安 定性を検出するための方式において、 クロック信号のエッジの同一のストリームに特異なシグナチユア語を発生するよ うに接続した発生器手段と、 上記発生器手段に接続されて継続して発生されるシグナチユア語を比較するため の比較器手段と、上記比較器手段に接続されて継続して発生されるシグナチユア 語間の同一性の欠除を指示し、それによりクロック間隔の不安定性を指示する手 段と、を具備したことを特徴とする上記方式。
18. （１８）上記シグナチユア発生器手段によつて発生されるシグナチユア語との比 較のためシグナチユア語を記憶するメモリ手段を更に含んだことを特徴とする請 求項１７記載の方式。
19. （１９）デジタル電子回路を試験するための方式にかいて、２進信号の同一のス トリームに特異なシグナチユア語を発生するための発生器手段と、 試験されるべき回路の少なくとも２つのノードから上記発生器手段に２進信号の ストリームを逐次的に向ける選択手段と、 継続して発生されたシグナチユア語を比較するための第１の比較器手段と、 上記第１の比較器手段によつて比較される語が同一である時間をカウントするた めのカウント手段と、シグナチユア語を記憶するためのメモリ手段と、上記発生 器手段によつて発生されるシグナチユア語を上記メモリ手段によつて記憶される シグナチユア語と比較するための第２の比較手段と、 を具備したことを特徴とする上記方式。
20. （２０）試験下のものと同一の種類の正確に動作する回路のノードで生じるシグ ナチユア語を上記メモリ手段に送る入力手段を更に含んだことを特徴とする請求 項１８記載の方式。
21. （２１）上記入力手段が上記発生器手段によつて発生されるシクナチユア語を上 記メモリ手段に与えるように接続されたことを特徴とする請求項１９記載の方式 。
22. （２２）デジタル電子回路を一体的なシグナチユア分析器で試験するための方法 において、 試験されるべき回路の複数のノードから２進データの同時のストリームをシグナ チュア発生器に向けるステツブと、 ２進データの同一のストリームに特異なシグナチユア語を発生するステツプと、 発生されたシグナチユア語をメモリ装置に記憶されているシグナチユア語と比較 するステツプと、比較されたシグナチユア語間の同一性の存在及び不存在を指示 するステツプと、 を具備したことを特徴とする上記方法。
23. （２３）継続して発生されるシグナチユア語を比較するステツブを更に含んだこ とを特徴とする請求項２２記載の方法。
24. （２４）同一である継続したシグナチユア語の数をカウントするステツプを含ん だことを特徴とする請求項２３記載の方法。
25. （２５）２つの継続したシグナチユア語が異なつているという指示が得られた後 に、２進チータのストリームが試験されるべきノードからシグナチユア分析器に 直列的にかつ逐次的に向けられることを特徴とする請求項２３記載の方法。
26. （２６）試験下のものと同じ種類の正しく動作する回路のノードからシグナチユ ア語を得るステツプと、得られたシグナチユア語を外部メモリ装置に記憶するス テツプとを含んだことを特徴とする請求項２２記載の方法。
27. （２７）デジタル電子回路のクロツキング回路の安定性を試験するための方法に おいて、 クロツキングバルスのストリームをシグナチュア分析器に向けるステツプと、 クロツキングバルスの同一のストリームに特異なシグナチユア語を発生するステ ツプと、 継続して発生されるシグナチュア語を比較するステツブと、 継続したシグナチュア語間の同一性の存在及び不存在を指示するステップと、 を具備したことを特徴とする上記方法。
28. （２８）発生されたシグナチユア語を試験下のものと同一の種類の正しく動作す る回路から発生されるシグナチュア語と比較するステップを更に含んだことを特 徴とする請求項２７記載の方法。
29. （２９）でジタル電子回路の正しく動作するノードでの２進チータ信号の予見可 能なストリームを生じさせる論理機能を行なうためにマイクロプロセッサによつ て制御されるデジタル論理回路を試験するための方式において、 複数の回路ノードからデータ信号のストリームを受けてそれらストリームの同一 のものに特異なシグナチユア語を発生する第１のシグナチユア発生手段と、デー タ信号の継続したストリームの安定性を指示するために試験下のそれぞれのノー ドに対して継続して発生されるシグナチユア語を比較するための第１の比較器手 段と、 シグナチュア語を記憶するためのメモリ手段と、試験ノードからのデータストリ ームの正確性を指示するために外部メモリに記憶されているシグナチユア語を上 記発生器手段によつて発生されたシグナチュア語に比較するための第２の比較器 手段と、上記回路ノードからのクロツキングバルスのストリームを受けてそれら クロツキングバルスのエッジの同一のストリームに特異なシグナチユア語を発生 する第２の発生器手段と、 上記第２の発生器手段に接続されてクロック間隔の不安定性を指示するために継 続して発生されたシグナチユア語を比較するための第２の比較器手段と、を具備 したことを特徴とする上記方式。
30. （３０）上記第１のシグナチユア発生器手段は複数のノードからのデータビット のストリームを同時に受けてシグナチユア処理するように接続されたことを特徴 とする請求項２９記載の方式。
31. （３１）上記第１の発生器手段に接続されて少なくとも２つのノードからのビツ トストリームを上記発生器手段に直列的にかつ逐次的に送るマルチプレクサ手段 を更に含んだことを特徴とする請求項２７記載の方式。
32. （３２）試験下の回路のノードからの信号のストリームに対する試験間隔の持続 時間を選択するクロツキング間隔選択手段を更に含んだことを特徴とする請求項 ２７記載の方式。
33. （３３）デジタル電子回路の正しく動作するノードでの２進データ信号の予見可 能なストリームを生じさせる論理機能を実行させるようにパターン発生マイクロ プロセッサによつて制御されるデジタル電子回路を試験するための方式において 、 試験されるべき上記回路と一体的になつており２進信号の同一の試験ストリーム に特異な語を発生するための発生器手段と、 試験下の上記回路のノードから上記信号の試験ストリームの持続時間を選択する 間隔選択手段と、試験されるべき上記回路の複数のノードから２進信号を受ける ように上記発生器手段に接続する接続手段と、 上記発生器手段によつて発生されたツグナチユア語を受けて記憶されているシグ ナチユア語と比較する比較器手段と、 を具備したことを特徴とする上記方式。