JPH03501192A - アナログ‐デジタルデータ記憶システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 アナログ−デジタルデータ記憶システム発明の分野 本発明は通信システムに関し、より特定的に成る速度でのアナログ信号の伝送、 デジタル記憶のために伝送されたアナログ信号をデジタルに変換、ならびに伝送 されたデータを異なるスピードでプレイバックするために検索およびこのような 信号をアナログフォーマットに再変換するためのシステムに関する。

発明の背景 先行技術は多様な種類のベージングシステムおよび電波動作されたシステムで充 満しており、そこではメツセージは何らかの理由によって直接接触することがで きない個人に対して残すことができる。たとえば、多くのベージングシステムは 大型の複雑な中央処理機能で動作し、そこでメツセージは待ち行列にされて、普 通はデジタルの形で加入者のアドレスコードとともに加入者に伝送される。サー ビスに対する加入者は、ベージングユニットに対するアドレスコードが先行する メツセージを受取ることによって活性化するように予めプログラムされているベ ージングユニットを持つ。ページャは加入者にメツセージが受取られてその人の ためにストアされていることを知らせるために可聴音を発する。メツセージはペ ージャメモリに入れられて、メツセージは普通はＬＥＤまたはＬＣＤディスプレ イ画面でディスプレイメツセージの形で引出される。このようなシステムは有効 でありデジタルメツセージを送るのに非常に少ない伝送時間（ａｉｒ　ｔｉｍｅ ）を必要とするが、伝送されるメツセージは必ず制限された持続期間があり、一 般に加入者が最寄の電話に行ってメツセージ発信者を呼出す必要があるタイプで ある。さらに、伝送されるメツセージが厳密に数字、すなわち電話番号およびそ の他同種のものでなければ、英数文字メツセージは伝送されるべきこの英数文字 メツセージを入力するために特別な端末を必要とし、このタイプのベージングシ ステムは高価なコンピユータ化された中央メツセージ設備を必要とする。

予めプログラムされた受信器で受取られるアドレスコードが先行する音声メツセ ージを、アナログの形で伝送する送信器を使用する他のベージングシステムが利 用可能である。メツセージは受信されると直ちに再生され、ユニットによっては 、メツセージは再度再生のためにテープカセットに記録することができる。この タイプのページャは普通比較的扱いにくく、またテープレコーダの機械的部分を 駆動させるために実質的に高い電力要求を必要とする。

電話通信の分野において、呼出入にメツセージを流して呼出した相手方が電話に 応答することができないことを知らせて、後でプレイバックするためにメツセー ジを記録するために、１つ以上のテープカセットが設けられている応答装置が利 用可能である。応答装置は単線の使用で簡単に利用可能であり、その価格は徐々 に高くなくなってきているが、このような装置は電話回路自身の一部として普通 は利用可能ではなく、既存の応答装置のほとんどはかさばって実質的な量の卓上 スペースを必要とする。さらに、応答装置は多重線業務電話および結合ライン記 録で容易に利用可能ではない。

メツセージサービスの別の形はいわゆる音声記憶検索システム（ＶＭＳ）であり 、音声メツセージが中央メツセージ記憶設備に残されて、加入者は特定コードを 使用して中央コンピュータのメモリをアクセスしてメツセージを引出すことがで きる。これらのシステムは、メツセージを処理およびストアするために中央シス テム設備で強力なコンピュータを必要とする点から動作するのが高価であり、さ らに加入者はメツセージを受取るために電話を捜さなければならないので使用す るのにも不便である。その上、受信人はうっかりしてメツセージをチニツクしな いためにメツセージが折良く受取られないかもしれない。

警察および火災通信、緊急通信およびその他同種のもののような双方向（ｔｗｏ −ｗａｙ）無線通信の分野では、受信人は時に応じて移動ユニットから離れてい る場合、多くのシステムは手持ち受信器、すなわちウオーキートーキーの使用を 採用し、これはオペレータがユニットから離れている間に入来メツセージを受取 ることができるように移動受信器に当てられる。このような装置は高価であり、 多くの場合、信頼性のある安価なメツセージ記憶システムが移動ユニットで利用 可能であるのなら全く不必要である。

予め記録されたメツセージを伝送するために、またオペレータが移動ユニットに いないときに入来メツセージを記録するために、電話応答装置に類似したシステ ムも利用可能である。これらのシステムはかさばり、信頼性がなく、また無線通 信との接続において柔軟性がないことがわかった。

より高度なシステムがパーク（Ｂｕｒｋｅ）などの米国特許第４．４６８．８１ ３号、およびパークなどの米国特許第４，４９５，６４７号に公表されている。

このシステムはベースユニットを必要とし、デジタルの形でコマンドプログラム パケットを移動ユニットに送り、これはメツセージをアナログの形で受取るよう にコマンドプログラムに応答するようにプログラムされている。コマンドプログ ラムに応答して、移動ユニットは記憶のためにメツセージをデジタルの形に変換 し、ベースユニットによってデジタルの形で送られる終了コマンドに応答して、 移動ユニット記録システムは不活性にされる。移動ユニットでのオペレータは次 にデジタルメツセージをアナログの形で再生することができる。前述の米国特許 で開示されるシステムは、ベース送信器において高度なコード化システムを必要 とし、コマンドプログラムパケットおよび終了コード信号を発生することができ なければならない。さらに、ベース送信器はコマンドパケットを前述の特許で説 明した形で伝送することができなければならない。移動ユニットはコマンドプロ グラムパケットを受取りおよびデコードし、自分のコマンドプログラムパケット を逆にベースユニットに伝送することができなければならない。このようなシス テムに使われる移動ユニットは２つの別々の電源を必要とし、これはページャお よびその他同種のもののような携帯用手持ち受信器に対して適切でなくならせる 。

さらに、通信の分野、特に無線通信において、伝送時間は望ましくは最小に保た れる。無線通信において、利用できるチャンネルは混んでいるので、伝送時間に 対してかなりの競合がある。このため、はとんどのベージングシステムは、デジ タルフォーマットが伝送するのにより少ない時間を必要とするので、デジタルの 形でメツセージの伝送にかかわる。しかし、受取られたメツセージは小さなＬＥ ＤおよびＬＣＤディスプレイ画面に表示される短い書込メツセージに限定され、 またメツセージは加入者が電話まで行ってメツセージ発信者を呼出すことを必要 とする種類のものに普通は限られる。このようなシステムの制限されたメツセー ジ機能に加えて、伝送コンポーネントは高価であり、デジタルデータを伝送して 加入者のためにアナログメツセージをストアするために中央化されたコンピュー タメツセ・−ジ設備を普通は必要とする。

したがって、アナログメツセージを直接遠隔ユニットに伝送し、そのアナログメ ツセージは伝送時間を節約するために高速度率で伝送され、遠隔ユニットで受取 りおよび記録されて、メツセージをその可聴状態に戻すためにより遅い速度率で プレイバックできるシステムを与えることが強く望ましい。当然の結果、特定ア ナログデータを遅い速度率で伝送して、再びその可聴フォーマットに戻すために より高い速度率でメツセージを再生することも望ましい。このような伝送手順は 音楽および電話回線を介する他の高い忠実度アナログデータの伝送において便宜 的に行なわれ、これは伝送されるデータの忠実度を普通は悪い方向に影響する。

このような場合、忠実度を維持しかつ忠実度の損失なく通常の速度で再生するた めに、データを遅い速度率で伝送するのが望ましい。

発明の要約 本発明に従って、デジタル音声記憶通信システムが与えられ、音声メツセージが 後に続くアドレスコードを含む通信パケットを選択的にアドレスおよび伝送する 少なくとも１つの伝送ステーションと、各々が対応する予め定められたストアさ れたアドレスを有する少なくとも２つの受取ステーションとを含み、各々は（１ ）前記通信パケットに応答する受取回路、（２）前記受取回路に接続されかつ前 記通信パケットに応答して記録能動信号を発生するデコーダ、および（３）第１ のデータ速度において前記記録能動信号に応答して前記通信パケットの前記音声 メツセージをストアするだめのデジタルメモリを含み、その改良点はデジタルデ ータをアナログデータに変換するための信号変換回路と、前記第１のデータ速度 と異なる第２のデータ速度において前記デジタルメモリからの前記ストアされた 音声メツセージを表わすデータをクロック動作するためのタイミング回路とを含 むことを特徴とする。

本発明に従って、ページングシステム、電話、多重線電話、セルラ電話、内線通 話、テレメトリシステム、双方向無線およびその他同種のものの通信システムで 容易に使用することができるアナログ−デジタルデータ記憶システムが与えられ 、音声メツセージを含むアナログ信号は第１の速度で伝送され、受取られ、デジ タルフォーマットに変換されてデジタルフォーマットでメモリにストアされ、検 索およびアナログフォーマットに再変換されて第２の速度でプレイバックされる 。

データ記憶システムは低いコストで既存の電話および無線装置に簡単に設置され 、非常に低い電力要求で動作する。

データ記憶システムはたとえばデジタルコード、信号音、デュアルトーン多周波 （ＤＴＭＦ）のようなどの従来的アナログまたはデジタルアドレスエンコーダに よっても活性化されるように適用され、また音声活性化（ＶＯＸ）されることも できる。本発明のシステムの使用に対して特に修正された送信器は必要ない。さ らに、メツセージの受取りの後で回路を非活性化するための手段はデータ記憶シ ステム自身に含まれており、（好ましいが重要ではない）アドレスコードを除い て、受取ユニットでメツセージの受信および記録を制御するためにコマンドデー タのパケットと、受取ユニットを非活性化するためにメツセージの終わりの終了 コードとを、伝送する必要がなくなる。

本発明に従って、アナログ−デジタルデータ記憶システムは適切な送信器からア ナログコンポーネントを運ぶ入来信号を受取るための受信器手段を含む。アナロ グ信号は特定のデータメモリシステムに特有である指定されたアドレスコードに よって好ましくは先行される。システムは入来信号によって活性化される能動手 段をさらに含み、能動信号（論理ハイ）を発して、以降で説明および図示される ように、システム回路を活性化する。能動手段は、特定の受信器または受信器の グループに対して特有であるアドレスコードを認識するようにプログラムされた デコーダを含んでもよい。能動手段はｖＯＸ回路の場合のように、アドレスコー ドなしの入来信号によって活性化されて能動信号を発することができる。システ ムは入来アナログデータをデジタルフォーマットに変換するための変換手段と、 変換されたデジタルデータをストアするためのメモリ手段とを含む。変換手段は さらにデジタル信号をアナログフォーマットに再変換するための回路を含む。制 御手段はデコーダ手段からの能動信号に応答して変換手段およびデジタルメモリ 記憶手段を活性化するために設けられている。好ましい実施例では、制御手段は メツセージの完了で、または予め定められた期間の後で、変換手段およびメモリ 手段を非活性化するようにも働く。スイッチング手段は、ストアされたメツセー ジをアナログフォーマットでプレイバックするために、変換手段およびメモリ手 段を活性化するために含まれる。システムは記録およびプレイバックモードを手 動的に活性化するためのスイッチング手段と、入来アナログ信号を聴取し、スト アされたメツセージをプレイバックするための増幅器手段とを含む。

本発明のシステムは単線および多重線電話システム、内線通信システムおよび無 線通信のようなワイヤ通信システムで容易に使用することができる。したがって 、本発明のシステムはページングシステム、双方向無線通信、セルラ電話、従来 的電話内線通信システムおよびテレメトリシステムに対して有用である。この発 明の好ましい形では、システムは高速で伝送されるアナログメツセージを受取る ために、またメツセージが移動オペレータによって理解されることができるよう に、メモリから引出した後でこのようなメツセージを遅い速度でプレイバックす るために適用される。この態様で、空中伝送時間は実質的に減じられ、これは指 定された周波数が制限されるページングシステムにおいて、またシステムを使用 する加入者がたくさんいるような、無線の周波数が混んでいる領域において決定 的に重要である。

本発明の１つの実施例に従って、システムはデータの入力のための制御ターミナ ルおよびアナログメツセージを送るための送信器と通信する伝送バッファを含む 送信器手段を備える。システムは伝送された信号を受取るために送信器と互換性 を有する受信器を含む受信器グループをさらに含み、受取られた信号をメモリに ストアしかつメモリがら信号を引出してそれを使用可能なフォーマットに変換す るための回路を含む。信号速度変換は信号をメモリにストアする前に、またはメ モリからの信号検索の後でしかしプレイバックの前に、起こることができるのは 理解される。さらに、信号は成る速度で伝送され、第２の速度で記録され、そし て第３の速度でプレイバックされることができる。好ましくは、送信器バッファ でのコード化手段は、メツセージが特定の受信器に送られることができるように 受信器グループによって認識されることができるアドレスコードをコード化する 。

本発明のシステムは単線および多重線電話システムや内線通信システムのような ワイヤ通信システムだけでなく、無線通信にも使用するために適用できる。シス テムはページングシステムおよびテレメトリシステムに対して特に有用であり、 また高い忠実度が必要である音楽およびその他のデータを伝送するシステムに対 しても有用である。この発明のシステムは、商業的に入手可能なページング装置 のような従来の伝送および受取装置と容易に設置される回路を使用する。

本発明は添付の図面と関連してとられると、以下の説明によってよりよく理解さ れるであろう。

第１図は本発明に従ったデジタル音声記憶システムのブロック図である。

第２図は第１図の可聴変換、スイッチングおよび制御回路の概略図である。

第３図はより詳細にスイッチング回路を示す概略図である。

第４図はメツセージ速度制御回路を示す第２図のスイッチング部分の一部の概略 図である。

第５図は本発明の音声記憶メモリシステムを使用する内線通信システムのブロッ ク図である。

第６図は記録機能の手動活性化のための回路を示す第２図のスイッチング回路の 概略図である。

第７図は増やされたランダムアクセスメモリ（ＲＡＭ）を示す第２図と類似した 回路の概略図である。

第８図は本発明の可変速度伝送およびプレイバック機能を組込むアナログメツセ ージページングシステムのブロック図である。

第９図は本発明に従った伝送グループのブロック図である。

第１０図は本発明に従った受信器グループのブロック図である。

第１１図は送信器グループおよび受信器グループの両方によって使用される変調 プロセッサ回路のブロック図である。

第１２図は変調プロセッサの回路の概略図である。

第１３図は受信器グループデコーダ回路の概略図である。

好ましい実施例の詳細な説明 第１図を参照すると、包括的に１０と示されるアナログ−デジタルデータメモリ システムが示され、電源１２および入来信号を受取るための受信器手段１４を含 んで本発明に従って構成される。受信器手段１４は可聴ベージングシスムまたは 双方向無線通信システムで使用されるような無線通信受信器を含むことができる 、または電話もしくは類似した種類の装置であってもよい。それなりに、送信器 （示されていない）はシステム１０に含まれる。受取手段によって受取られる入 来信号は互換性のある伝送装置（示されていない）から伝送され、これは後で説 明するように、音声記憶システム１０の受信器手段１４で使用するために特に修 正する必要はない。伝送媒体はハードワイヤまたはたとえば無線通信、赤外また はファイバオブチックのようなワイヤレスであってもよい。能動手段１６はデコ ーダ回路に設けられて、入来信号をデコーダアドレスと比較して、入来メツセー ジ信号がシステム１０にアトし・スされ乙かどうかを決定する。能動手段１６は たとえばデジタルコード、信号音コード、またはデュアルトーン多周波数（ＤＴ ＭＦ）のような多様な種類のコード化されたアドレスをモニタするように適用さ れることができる。受取られた信号コードがデコーダアドレスと整合すると、デ コーダ１６は能動信号（パルスまたは連続信号）を発行し、これが音声記憶シス テム１０の記録／ストア機能を活性化する。入来メツセージに伴うアドレスコー ドの使用は重要ではなく、また望ましいなら、オーディオメツセージを受取ると 能動信号を発行する音声活性化装置であってもよい。この発明の１つの実施例で は、デコーダ１６は入来アナログ信号の持続期間の間連続能動信号を発するよう に設計され、信号はアナログ信号の終わりで終了する。デコーダ１６からの能動 信号の終了は、システム１０の回路を非活性化しかつそれを待機モードに戻すた めに以下でより詳細に説明される態様で回路の他の部分に使用される。この発明 の別の実施例では、デコーダ１６はシステム１０にアドレスされた入来メツセー ジを検知すると単一のパルスを発行し、タイマ手段が設けられて最初の能動パル スから予め定められた期間が経過し′Ｃからシステムを待機モードに戻す。

システム１０の回路をスイッチ、リセット、および制御するための制御手段１８ はデコーダ１６からの能動信号に応答して反応し、音声記憶システム１０の種々 の回路を制御および活性化する。入来信号は信号変換手段２Ｃにわたされ、アナ ログからデジタルのフォーマットに変換され、メモリ手段２２に渡されてデジタ ルフォーマットでメモリに記憶される。制御手段１８はスイッチング回路も含み 、能動信号と独立して音声記憶システム１０を活性化してメモリからストアされ たメツセージを呼出し、再生のためにメツセージをデジタルからアナログのフォ ーマットに再変換する。

可聴増幅器手段２４が設けられて入来のおよびメモリから引出された音声メツセ ージをモニタする。入力手段１７が設けられて、受信器オペレータによる変換お よび記憶のためにメツセージを制御手段１８に直接式れる。

第２図を参照すると、制御手段１８、信号変換手段２０および第１図で示される データメモリシステム１０のメモリ手段２２で使用される回路の概略図が示され る。第２図で示されるように、システム１０の特定の任意の機能は仮想線で示さ れ、システム１０は任意の機能なしで動作可能であり、回路に組込まれる特定の 任意の機能の選択は、システムが設置される受信器の性質、およびシステムに対 する選択された動作パラメータに依存した選択の問題であることは理解されるべ きである。

電源１２は何らかの適切な電力の源を含み、好ましくは少なくとも３ボルトの電 位を存する。制御手段１８は入力論理バッファ２６および論理ブロッキング回路 ５６を介してデコーダ１６（示されていない）と電気的に通信する。

従来的ダイオード設計である論理ブロッキング回路５６は、能動信号（論理ハイ ）を開始ライン３０および記録／プレイライン３１を介してマイクロプロセッサ ３２に分布する。

能動手段１６がアナログ信号の持続期間の間連続した論理ハイを発行する種類の ものであると、論理ハイの終了によって示されるように、アナログ信号の完了に よってシステム１０番自動的に待機モードに戻すための回路を含むことが強く好 まれる。このため、後縁検出器４２が論理インバータ４６に接続され、これが停 止ライン４８を介してマイクロプロセッサ３２に接続され、その目的および動作 は以下でより詳細に説明される。出力アナログ信号は従来的設計のアナログ出力 結合９５を介してマイクロプロセッサ３２から出力される。オーディオスイッチ ６６はライン９８によってマイクロプロセッサ３２に接続され、記録モードの間 入来アナログ信号をモニタする。送信側が既にメモリに入っているメツセージの 上に記録することができるようにシステム１０を自動的にリセットするため、正 縁検出器３６を含むことができ、ここに論理ハイが論理ブロッキング回路５６か らライン３４によって搬送される。前縁検出器３６は従来的設計であり、リセッ トスイッチ３８、キャパシタ３９およびリセットライン４０を介してマイクロプ ロセッサ３２に接続される。

プレイバックスイッチ５８はスイッチングコントローラ６０に接続される。第３ 図でよりはっきりと示されるスイッチングコントローラ６０は、従来的設計の二 安定（２つの安定状態）回路において抵抗器１１６および１１８によって結合さ れるインバータ１１２およびインバータ１１４からなり、そのライン１０２およ び１６０での出力は、プレイバックモードを開始させるためにスイッチ５８の活 性化によって反転されるまで通常はローである。スイッチングコントローラ６０ の出力は、リセットスイッチ１０８によってその正常のローに反転されるまでハ イのままである。

デジタル−アナログ変換およびアナログ−デジタル再変換はマイクロプロセッサ ３２によって達成される。マイクロプロセッサ３２は商業的に入手可能な設計、 たとえば東芝によってモデル番号Ｔ６６６８として製造されるようなものであり 、アナログ−デジタル変換およびデジタル−アナログ再変換のために回路に設け られている。このような変換回路は当該技術において周知であり、内部時間ベー スを発生させて、各時間ベースセグメントの成る所定の点でアナログ信号入力を サンプリングし、次にサンプリング期間の間に得られたサンプルレベルに応答す るデジタル出力を発生させることによって動作する。マイクロプロセッサ３２は ４個までの２５６にビットチップ７８と通信するように適用されて、合計１０２ ４にビットメモリを有する。

第２図で示される発明の実施例において、システム１０はすべての４つのＲＡＭ チップ７８を使用すると、８Ｋ　ｂｐｓのビット速度で１２８秒までの音声メツ セージをストアすることができる。特に受信器オペレータが大量のメツセージ記 録を行なう予定である、たとえばシステム１０が口述ユニットとして使用される 場合に、所望または必要に応じて付加的メモリバンクを加えることができる。

動作において、アナログメツセージ、オーディオまたはデータは送信器（示され ていない）から受信器手段１４に伝送される（第１図で示される）。メツセージ はワイヤまたはワイヤレスのような何らかの適切な手段によって伝送することが でき、好ましくは信号音、ＤＴＭＦ、デジタルまたはその他同種のもののような 一般的に使用されている種類の指定されたアドレスコードによって好ましくは先 行される。受信器手段１４によって受取られたアナログ信号は能動手段１６に伝 送され、適切な指定コードが存在するまたは能動手段１６がＶＯＸ回路であるな ら、能動信号（論理ハイ）を入力論理バッファ２６を通って論理ブロッキング回 路５６に発する。これまで説明した発明の実施例では、デコーダ１６は入来アナ ログ信号の持続期間に対して連続する論理ハイを発する種類のものである。論理 ハイは論理ブロッキング回路５６を介して、開始ライン３０および記録／プレイ バックライン３１からマイクロプロセッサ３２に搬送される。さらに、論理ブロ ッキング回路５６は論理ハイをライン３４を介して前縁検出器３６に搬送し、パ ルスを発してリセットスイッチ３８を閉じる。閉じた状態で、リセットスイッチ ３８は回路を完了させてキャパシタ３９を放電させ、リセットライン４０を瞬間 的に論理ローに引張って、新しいメツセージを受取るためにマイクロプロセッサ ３２を初期化してメモリをリセットする。図示の目的のため音声メツセージとし て説明される入来アナログ信号は、入力オーディオ結合９６を介してマイクロプ ロセッサ３２のアナログ−デジタル変換回路に伝送される。

アナログ信号がデジタルフォーマットに変換された後、変換された信号は次にＲ ＡＭチップ７８に搬送されてメモリに記憶される。アナログ信号の受取りが止ま ると、能動は論理ハイを終了させて後縁検出器４２を活性化し、それを論理ロー にする。論理ローはライン４４を介して論理インバータ４６に示され、論理イン バータ４６はローを論理ハイに反転して、これが停止ライン４８を介してマイク ロプロセッサ３２に搬送されて変換および記録処理を終了させる。論理ハイの終 了は開始ライン３０および記録／プレイライン３１をその元の待機論理ロー状態 に戻し、システム１０を非常に少ない電力が必要である待機モードに置く。

ＲＡ　Ｍ７８にストアされるデジタルメツセージを引出しまたプレイバックする ために、受信器オペレータはプレイバックスイッチ５８を活性化して、スイッチ ングコントローラ６０が論理ハイをライン１６０、論理ブロッキング回路１００ 、ライン１０４および開始ライン３０を介してマイクロプロセッサ３２に発行し てプレイバック再現機能を活性化する。

同時に、システムコントローラ６０はライン１０２を介して論理ハイを出力して 同時にスイッチ６２および６６を閉じる。アナログフォーマット・に再変換され た信号は、ライン９８によってマイクロプロセッサ３２からオーディオスイッチ ６６および出力オーディオ結合９５を介して増幅器手段２４（第１図に示される ）に向けられる。メツセージ再現およびプレイバックが完了した上で、マイクロ プロセッサ３２はライン１１０を介して論理ノ＼イをリセットスイッチ１０８に 送る。リセットスイッチ１０８はスイッチングコントローラ６０をその元の状態 にリセットし、その出力を論理ローに戻して、スイッチ６６および６２を開いた 状態に戻す。この時点で、システム１０は待機モードにあり、変換および記憶の ために新しい入来信号を受取ることができる。

これまで説明したこの発明の実施例において、メモリにおけるメツセージを保護 するための手段はないことが理解され、適切にアドレスされた入来の信号を受取 ると、システムは自動的にリセットされ、入来信号は変換されてメモリに既にあ るメツセージまたはデータの上にストアされる。

しかし、メモリが再生されないメツセージまたはデータで一杯になった後でメツ セージ記録および変換モードを開始させるために活性化されなければならない選 択的リセット回路または手動リセット回路によって、メモリアドレス選択回路の 付加によって、およびメモリの拡張によって、システム１０はメモリにおける連 続メツセージの記録およびストアされたメツセージの保護のために容易に適合さ れる。

第２図で示されるように、正縁検出器３６はシステム１Ｏから除去され、リセソ トスイ・ソチ３８は既にメモリにストアされている材料の上に記録するためにメ モリをリセットするように既に説明された態様で、マイクロプロセッサ３２を再 初期化するために手動的に活性化される。３個までの付加的ＲＡＭチップ７ｇ　 （ＲＡＭ　２、ＲＡＪｉ３、おびＲＡＭ　４としてラベルされる）を拡張メモリ に加えることができる。第３図で最もはっきりと示されるように、標準の４ビツ トコードカウンタ回路であるメモリアドレスセレクタ５０はマイクロプロセッサ ３２に接続され、１６の異なる４ビツトアドレスの組合わせの選択を可能にする 。

し、かじ、当該技術において周知であるように、２ビツトカウンタ回路または手 動セレクタのような他のアドレスセレクタ回路を使用することができるのは理解 される。メツセージアドレスセレクタ５０は開始タイマ３０に接続されて論理ブ ロッキング回路５６から論理ハイを受取る。システム１０はそれぞれのメモリバ ンクが一杯になるまで複数メツセージを記録するためにさらなるリセットを必要 とせず、一杯になれば停止能動がマイクロプロセッサ３２内で発生して、そのバ ンクに対するメモリはリセットされるまで保護される。メモリにストアされるメ ツセージのブレ・イバツクのために、メゾヒ・ジアドレスをその初期アドレス設 定にリセットするために手動リセットスイッチ７５が設けられる。メツセージの プレイバックは既に説明した態様で起こるが、前縁検出器３６が回路にないと、 新しい入来アナログ信号を受取りまた既にＲＡ　Ｍにあるメツセージの上に記録 するために、マイクロプロセッサ３２をリセットするのに既に説明した態様でリ セットスイッチ３８は手動的に活性化されてリセットライン４０を放電しなけれ ばならない。

この発明の代替の形では（第３図で示される）、システム１０は後縁検出器４２ の代わりにタイマ５２を任意に使用してもよい。タイマの使用は、デコーダ１６ が適切にアドレスされた入来信号に応答して単一のパルスを発する種類のもので あるときに特に必要である。

入力論理バッファ２６から論理ハイを受取るためにライン５３をライン４３に接 続することによって、タイマ５２は論理ハイによって開始され、予め定められた 期間が満了すると、タイマ５２は論理インバータ４６に負のパルスを発行して、 これが停止ライン４８に論理ハイを発行し、システム１０を既に説明した態様で 待機モードに置く。

第２図で示されるように、システム１０は信号の到着を示し、またメモリスペー スが満杯であることも示すことができるメツセージインジケータ５４を含んでも よい。メツセージインジケータ５４は灯、ＬＥＤまたは可聴信号音を発生するた めの装置であってもよい。このような装置は当該技術において周知であり、それ 自体はこの発明の一部をなさない。

第２図および第３図で示されるシステム１０の実施例は、記録／プレイバック速 度回路を任意に含み、これはシステムが１ビツト伝送速出でメツセージを受取り 、変換および記録し、メツセージを異なるビット伝送速度でプレイバックするこ とができる。１秒あたりの最大ビット速度はシステムに使用される特定マイクロ プロセッサによって決定される。

第４図で最もはっきりと示されるように、速度回路はインバータ６８および７０ を含み、これはそれぞれライン７４および７６によってマイクロプロセッサ３２ に接続される。速度セレクタスイッチ７２ａおよび７２ｂを含む速度セレクタ７ ２は、インバータ６８および７０に接続される。

第３図で最もよくわかるように、速度セレクタ７２はプレイバック速度の制御の ために、ライン７９によってライン１６０においてスイッチングコントローラ６ ０の出力に接続される。

示されるように、速度セレクタスイッチ７２ａおよび７２ｂは両方とも開いてお り、ライン７４および７６の両方がハイであるように、インバータ６８および７ ０でロー人力およびハイ出力を発生させる。この状態で、マイクロプロセッサは 同じ速度、この場合は３２Ｋ　ｂｐｓで記録およびプレイバックする。プレイバ ックスイッチ５８（第２図および第３図で示される）が閉じられると、スイッチ ングコントローラ６０からのハイ出力はライン７９を介して速度セレクタにわた され、これが速度セレクタスイッチ７２ａを活性化して閉じさせ、インバータ６ ８でハイの出力を引き起こす。この形状で、インバータ６８の出力はローであり 、ライン７４をローにし、その間インバータ７０の出力はハイであり、ライン７ ６をハイにする。この形状で、マイクロプロセッサは１６Ｋｂｐｓの速度でメツ セージをプレイバックする。ビット速度出力は２とットコードによって選択され て、記録およびプレイバックの開速度セレクタスイッチ７２ａおよび７２ｂ（ラ イン７９および８１）の位置づけに依存して４つの速度が選択可能である。

システム〕０の動作モードを手動的に制御して、受信器オペレータがメツセージ をプレイバックして、付加的メツセージまたはデータを受取るためにシステム１ ０を待機モードに戻すために、どの点においてもプレイバックを中断させること ができる。

第６図を参照すると、典型的な設計の容量性メモリ回路３００はキャパシタ３０ １および抵抗器３０２からなる。

容量性メモリ回路３００は、ライン１６０の出力がスイッチ５８の瞬間的な各閉 鎖によって状態を変えさせるような態様で、プレイバックスイッチ５８とスイッ チングコントローラ６０に接続される。プレイバックスイッチ５８が閉じられる と、スイッチングコントローラ６０のライン１６０はハイとなり、ライン１０４ およびライン３０で論理ハイをマイクロプロセッサ３２（第２図で示される）に 分布して、システムをプレイバックモードに活性化する。スイッチ５８の第２の 閉鎖はハイからローのライン遷移を発生させて、これは後縁検出器４２に搬送さ れる。後縁検出器４２は信号を論理インバータ４６に開始させて、信号を論理ハ イに反転させ、これが停止ライン４８を介してマイクロプロセッサ３２に搬送さ れて記録およびデータ変換モードを終了させ、システム１０を上記で説明した態 様で待機モードに戻す。

前述のように、本発明のシステムは、オペレータによるプレイバックのために、 またはシステムが双方向通信で使用される後の同報通信のどちらかのために、オ ペレータがメモリにメツセージを口述することができるように、「電子スクラッ チパッド」として使用するのに役立つ。手動記録機能は第２の容量性メモリ回路 ３００′によって与えられ、これは手動記録スイッチ５９、第２のスイッチング コントーラ６０′、および第２のリセットスイッチ１０８′に接続される。示さ れるように、手動記録回路は手動プレイバック回路を補足する。しかし、手動記 録スイッチを閉じることは、スイッチング回路がハイ信号をライン３４を介して 前縁検出器３６に発行するのを引き起こし、それがパルスを開始させてマイクロ プロセッサが前に説明したようにメツセージを受取るために初期化されるのを引 き起こす。メツセージはマイクロフォン１７（第１図で示される）によって入力 され、これは制御回路１８と通信する。

第７図はシステム１０のＲＡＭ７８の好ましい構成のブロック図である。ＲＡＭ ７８は４つのバンク３１１．３１２．３１３および３１４を含み、各々は従来的 設計の４つのＲＡＭチップを含む。しかし、メモリ容量を増やすために、付加的 ＲＡＭバンクを加えることは、付加的ＲＡＭチップをＲＡ　Ｍバンクに加えるこ とができるのと同様に理解される。カウンタ回路３２０およびＲＡＭバンクセレ クタ３３０は、ＲＡＭに入来データおよびメツセージをアドレスしかつＲＡＭか らストアされた材料を呼出すために設けられる。

示されるカウンタ回路３２０はアップ−ダウンカウンタであり、２進出力がバン クセレクタ３３０に結合される。

バンクセレクタ３３０はＣＡＳＩライン（ライン３３２）でマイクロプロセッサ に接続され、またライン３４Ｌ３４２．３４３および３４４によってそれぞれＲ ＡＭバンク３１１．３１２．３１３および３１４に接続される。付加的ＣＡＳラ イン３３３．３３４および３３５はＣＡＳＩライン（ライン３３２）と同じ態様 で、メモリの拡張のために付加的ＲＡＭバンクセレクタに構成されてもよい。

好ましい実施例において、カウンタ３２０は、記録および変換モードに応答する アップカウントと、プレイバック機能に応答するダウンカウントとを発生させる 態様で構成される。このような構成で、最後に記録されるメツセージがプレイバ ックにおいて最初に再現されるメツセージである。したがって、記録および変換 動作の間、カウンタ３２０は記録および変換モードの開始において制御回路１８ がらパルスを受取り、これはカウンタ３２０が各受取られたパルスに応答して２ 進コードでカウントアツプさせる。２進コードのカウントはバンクセレクタ３３ ０に搬送され、それに応答して、バンクセレクタ３３０はカウンタ３２０からの 各カウントによって第１のＲＡＭバンク３１１を選択し、第２のＲＡ　Ｍバンク ３１２が続く。プレイバックモードの開始で、カウンタはダウン入力端子でパル スを受取り、これはカウンタ３２０が２進コードでカウントダウンさせ、これは バンクセレクタ３３０に搬送される。プレイバックに対するＲＡＭバンク選択は メツセージを受取る最後のＲＡＭバンクで始まる。記録またはプレイバック機能 の間、マイクロプロセッサ３２のＣＡＳＩライン３３２は指定されたＲＡＭバン クにスイッチされる。

動作において、複数のメツセージを各バンクの各メモリにストアすることができ る。使用されるマイクロプロセッサは静的または動的タイプであってもよい。マ イクロプロセッサの静的バージョンはＲＡＭの静的バージョンで構成され、マイ クロプロセッサの動的バージョンはＲＡＭの動的バージョンで構成されるのが好 ましい。

第５図を参照すると、この発明に従ったアナログ−デジタルデータ記憶システム を組込んだ電話システムが示される。示された実施例で、包括的に２０２および ２０２′として示される２つの送信器／受信器は、相互接続のためにワイヤ２０ ４および共通接地２０５によって接続される。

各送信器／受信器２０２および２０２′は、従来的電話のように、電源２１２、 受信器手段２１４および送信器手段２１０を含む。送信／受信スイッチ２１６（ 通話のために押す）は各送信器／受信器２０２および２０２′に設けられて、伝 送の間は送信器回路を構成し、メツセージの受信の間は送信器回路２２２を遮断 して受信器２１４への回路を完成させる。送信／受信スイッチ２１６は図示の目 的のためにのみ示されており、内線通信または電話システムの動作のためにこの ようなスイッチを必要としない完全な二重内線通信システム、電話システムおよ び電話内線通信システムが利用可能であることは理解される。

エンコーダ２１８およびエンコーダスイッチ２１９はライン２４０を介して送信 器２１０に接続される。エンコーダ２１８は前に説明したどのタイプであっても よく、好ましくはほとんでの電話システムで使われるＤＴＭＦタイプである。受 信器送信器２０２および２０２′は、上記の第１図、第２図および第３図と関連 して前に説明した種類のアナログ−デジタルデータ記憶システム２２２に接続さ れるデコーダ２２０を含む。送信器／受信器２０２および２０２′は、メツセー ジが受取られてメモリに置かれたことを示すために活性化されるメツセージイン ジケータ２２４を含む。プレイバックスイッチ２２６およびリセットスイッチ２ ２８は各回路２２２に対して設けられ、記録されるメツセージが記録される間は 聞かれないように、機密スイッチ２３０が送信器／受信器２０２および２０２′ の受信器２１４を回路からスイッチアウトさせる働きをする。プレイバックスイ ッチ２２６は、電話のキーバッド（示されていない）によって個人の識別コード を入力することによってプレイバック機能が活性化されるように、余分の能動出 力（示されていない）と置換してもよい。

内線通信システムの動作は第５図で示されており、送信器／受信器２０２はスイ ッチ２１６で伝送するようにセットされ、ワイヤ２０４を介して送信器／受信器 ２０２の送信器２１０と送信器／受信器２０２′の受信器２１４間の回路を完成 させる。送信器／受信器２０２′は、送信／受信スイッチ２１６がライン２１７ 経由でワイヤ２０４がらアナログ−デジタル記憶回路２２２への回路を完成させ て、受信モードにある。メツセージを記録のために送信器／受信器２０２から送 信器／受信器２０２′に送るために、送信側は送信器／受信器２０２のエンコー ダスイッチ２１９を活性化して、エンコーダ２１８を活性化させ、送信器／受信 器２０２′への伝送のためのコードを発行する。前述のように、エンコーダスイ ッチ２１９は、送信側が送信器／受信器２０２′に対して予めプログラムされた コードを入力することができるように、類似した装置の電話のキーバッドを好ま しくは備える。送信器／受信器２０２′は、送信／受信スイッチが送信器回路を 遮断して受信器回路を構成して、受信のためにセットされる。示されるように、 機密スイッチ２３０は開いた状態にあり、回路２２２で受取られたメツセージは 受信器２１４でプレイバックされるのではなく、以降で説明されるような態様で のみ記録される。

能動２２０はメツセージアドレスを検知し、もし送信器／受信器２０２′にアド レスされているのなら、論理ハイを発行して能動ライン２２１を介してデータ記 憶回路２２２に伝送し、これは第２図および第３図に関連して説明した態様で回 路２２２を活性化する。アナログメツセージのデジタルの形への変換および記録 は、第２図および第３図に関連して上記で説明した態様で、回路２２２によって 行なわれる。メツセージの終わりで、ライン１１０はその正常のハイ状態に戻り 、スイッチ２３０は閉じられて受信器回路を再構成する。メツセージはプレイバ ックスイッチ２２６を活性化することによってプレイバックすることができ、プ レイバック回路を開始させてメモリのメツセージがアナログの形に再変換され受 信器２１４に出力される。

遠隔ユニットのユーザが能動２２０を活性化する適切なコードを与えられている 限り、メツセージはいがなる遠隔ユニットからでも送信器／受信器２０２または ２０２′において伝送、ストア、およびプレイバックできることは理解される。

前述のように、送信器／受信器２０２および２０２′　は双方向無線通信または 光学的に動作するような他のワイヤレス送信器／受信器も含むことができるのは 理解され、第１図ないし第３図に関連して示されまた説明されたように、音声記 憶システム１０はこのような送信器／受信器に簡単に設置することができる。

ここで説明されるように、本発明の音声記憶システムは双方向無線通信、電話、 内線通信、移動電話およびその他同種のもののような種々の通信システムに組込 むことができる。本発明の音声記憶システムは、ベージングシステムに加えて、 電子ノートパッドおよび同種のもののように、医療記録、産業モニタにおいて応 用を見つけるだろう。本発明のシステムは、製造時において種々の受信器および 送信器／受信器に容易に組込むことができる、または付加的項目として既存の従 来的受信器および送信器／受信器に組込んでもよい。本発明のシステムは低い電 力要求を有し、遠隔受信器が小さくまた軽量であり、かつ必然的に制限された電 源を有するベージングシステムにおいて特に適する。

第８図を参照すると、データをアナログの形で成る速度で伝送し、異なる速度で メツセージを受取りまたプレイバックするためのアナログ通信システムが示され る。システムはデータの入力のために制御ターミナル３５２を備える送信器グル ープ３５０を含み、アドレスデータおよびメツセージ伝送速度データ、メツセー ジ変調およびコード発生手段３５４、εよび送信器手段３５６を含む。データは 制御ターミナル３５２からメツセージ変調およびコード発生手段３５４に入力さ れ、ここで入ツノメソセージは一時的にストアされ、アドレスおよび速度コード データが発生されて、アナログメツセージは選択された伝送速度に変調される。

変調されたアナログメツセージを含み、アドレスコードならびにメソセージの記 憶およびプレイバック速度を制御するためのコードによって先行される伝送バｌ ットは、伝送のために送信器手段３５６に送られる。送信器手段３５６は、たと えば無線周波数、赤外または可視周波数での伝送のようにワイヤレス、または電 話のようにハードクイヤであることができる。

伝送されたデータは、送信器手段３５６からの信号を受取ることができる受信器 手段１４を含む受信器グループ３５８によって捕えられる。信号は受取られると デコーディングおよび変調手段１６に搬送され、記録およびプレイバック速度コ ードが処理され、伝送されたアドレスコードは予めプログラムされたアドレスコ ードと比較される。伝送されたアドレスコードデータが受信器グループ３５８の 予めセットされたアドレスコードと整合すると、後の記録および再生速度の制御 のために、速度コードが速度メモリに入力される。上記で説明したような受信器 グルー・ブ３５８は、記録されたデータのブレ・イバックのために増幅器および スピーカ手段２４を含む。

送信器グループ３５０および受信器グループ３５８の両方に対するコーディング 、デコーディングおよび信号変調機能は類似しているが、送信器グループ３５８ に対する信号入力および制御コマンドは制御ターミナル３５２から引出され、受 信器グループに対する信号入力は受信器１４から引出され、制御コマンドはデコ ーディングおよび変調手段１６の回路から引出される。送信器グループ３５０の コード化回路は従来的設計であるので、たとえばデジタルコード発生器、信号音 コードまたはデュアルトーン多周波数（ＤＴＭＦ）コード発生器のような種々の コード発生器は良い結果をもらたして使用される。受信器グループ３５８のデコ ーダ回路は送信器グループ３５０のコード発生器回路と互換性を有することのみ が重要である。前述のように、伝送されるコードは、メツセージが特定の指定さ れた受信器グループ３５８で受取りおよびストアされるように、制御ターミナル ３５２から入力されるアドレスを含んでもよい。しかし、伝送された信号に伴う アドレスコードの使用は重要ではなく、受信器グループ３５８は、前に説明した ように、受信器グループ３５８の記録回路を活性化する音声活性化装置で機能す ることができる。

送信器グループ３５０の動作は第９図と関連して最もよく理解され、メツセージ 変調およびコード発生回路３５４はメツセージ変調プロセッサ３５４ａおよびコ ード発生器３５４ｂの回路を含むものとして概略的に示される。いくつかのペー ジングメツセージが待ち行列にあるコンピュータであるかもしれない制御ターミ ナル３５２は、変調プロセッサ３５４ａにアナログメツセージを、またアドレス および速度コードをコード発生器３５４ｂに発行する。メツセージが変調プロセ ッサ３５４ａに保持される間、コード発生器３５４ｂは記録および速度のための 適切なコードを発生して、伝送のために送信器３５６に発行する。制御ターミナ ル３５２はコマンドを変調プロセッサ３５４ａに発行して、アナログメツセージ が伝送される速度を決定し、アトＬ／スおよびプレイバック速度コードの伝送の すぐ後に、アナログメツセージは指定された速度で伝送のために送信器に搬送さ れる。第１０図で最もはっきり示されるように、受信器グループ３５８は受信器 １４で伝送されたアドレスコードを受取り、それをデコーダ回路１６に搬送し１ ．アドレスコードが整合するなら活性化コマンドを変調プロセッサ３５４ａに発 行する。デコーダ回路１６は記録速度コマンドに対応する信号を変調プロセッサ 回路３５４ａに送って記録速度を制御する。伝送されたアナログメツセージ信号 は受信器１４から変調プロセッサ３５４ａに搬送され、データは好ましくはデジ タルフォーマットに変換されてメモリに記憶される。受信器グループオペレータ によるプレイバック機能の活性化によって、プレイバック速度コマンドは以降で 説明されるような態様でデコーダ１６によって発行され、メツセージはメモリか ら呼出され、アナログフォーマットに再フォ−マツト化され、増幅器およびスピ ーカ手段２４を介してコマンド速度で再生される。

送信器グループ３５０の変調プロセッサ３５４ａおよび受信器グループ３５８の 変調プロセッサ３５４ａは非常に類似しており、伝送または受取りのどちらで使 用されているにもかかわらず、実質的に同じ態様で動作する。回路は本質的に３ つの機能、回路制御およびスイッチング、メモリ変換、および信号変換を行なう 。第１１図で示されるように、変調プロセッサ回路はメモリ２２、制御論理コマ ンドに応答するスイッチング、リセットおよび制御機能を行なうための制御回路 １８、および信号に含まれるデータを記憶のためにアナログからデジタルに変換 するため、また上記で詳細に説明したように伝送またはプレイバックのためにデ ジタルからアナログに変換するための信号変換回路２０を含む。

第１２図および第１３図を参照すると、第９図および第１０図で示される変調プ ロセッサ回路３５４ａの制御手段１８、信号変換手段２０およびメモリ手段２２ で使用される回路の概略図が示される。「音声」の言葉は処理されるデータを指 定するために至るところで使用されるが、この発明は音声メツセージの伝送のみ に制限されるのではなく、システムにおいて他のデータタイプおよびプレイバッ クの形が同様に使われるのは理解される。

第１２図および第１３図で示されるように、送信器グループ３５０の変調プロセ ッサ回路３５４ａでは使用されない特定の機能が、受信器グループ３５８の変調 プロセッサ回路３５４ａにある。変調プロセッサ回路の以下の記述は、受信器グ ループ３５８の変調プロセッサ３５４ａと関連して説明される。しかし、特に指 定していない限り、説明は送信器グループ３５０の変調プロセッサ３５４ａの回 路に等しく適合する。

システムが異なるビット速度でメツセージを受取り、記録し、プレイバックする ことを可能にする前に説明したプレイバック速度回路は、第１２図において最も はっきりと示されており、以下でより詳細に説明される。速度回路はライン７４ および７６によってマイクロプロセッサ３２に接続される速度スイッチ（インバ ータ）６８および７０を含む。速度セレクタ７２はインバータ６８および７０の 出力によって動作される。速度セレクタ７２は、プレイバック速度を制御するた めに、ライン７９および８１によってスイッチングコントローラ６０の出力に接 続される。送信器グループ３５０の変調プロセッサ３５４ａでは、（伝送速度で ある）プレイバック速度は制御ターミナル３５２の制御の下にあり、したがって インバータ６８および７０゜速度セレクタ７２ならびに関連する回路は使われて いない。

メツセージが常に同じ速度で伝送されて、記録およびプレイバック速度を固定で きる場合のように、デコーダ１６は固定した記録およびプレイバック速度コード を発行するように予めセットすることができる。しかし、最大限の柔軟性のため 、同じ受信器グループが異なる速度で伝送された別のメツセージを受取り、記録 およびプレイバックすることができるように、デコーダ１６が異なる記録および プレイバック速度コードを発行するために適合されるのが好ましい。

動作において、伝送されるべきデータは送信器グループ３５０の変調プロセッサ ３５４ａのメモリ２２に入力され、伝送コマンドを待機させて保たれる。伝送コ マンドはアドレスコードおよび速度コードを含み、これはコード発生器３５４ｂ に送られ、次に送信器３５６に送られる。速度コードおよび伝送コマンドのすぐ 後で、コマンドはマイクロプロセッサ３２に送られ、メツセージはメモリ２２か ら引出され、コマンドされたプレイバック速度で送信器にプレイバックされる。

メツセージデータをデジタル化フォーマットでメモリにストアするように使用さ れる信号変換回路２０では、送信器３５６に搬送される前にデータをアナログフ ォーマットに再変換するために同じ回路が使用されるのは理解される。

音声またはデータのアナログメツセージは送信器３５６によって受信器１４に伝 送される。メツセージは信号音、ＤＴＭＦ、デジタルまたは同種のような一般的 に使われるタイプの指定されたアドレスコードによって先行され、速度コードを 含み、またメツセージ終了コードを含んでもよい。

同じ番号が同じ部分を指す第１３図を参照すると、デコーダ１６がライン３７１ ないし３７４によって通信する速度メモリ３７０の提供によって、メモリにスト アされる各個別のメツセージに対して異なる記録およびプレイバック速度コード を発行すたるめにデコーダ１６が用いられる。

ライン３７１は能動ラインであり、ライン３７３および３７４を介してデコーダ １６から出力されるプレイバック速度コードを受取るために速度メモリ３７０を 活性化する。

プレイバック速度コードはカウンタ３２０によって指定される速度メモリ３７０ のセクタにストアされ、これはメツセージをストアするＲＡＭ７８の対応するセ クタも選択する。プレイバック速度コードがデコードされてメモリ３７０にスト アされると、ライン３７１は不能化され、ライン３７２は能動化される。デコー ダ１６は記録速度率をデコードし、このコマンドはライン３７３および３７４を 介して速度メモリ３７０の記録速度メモリセクタに結合される。

次にライン３７２は不能化され、デコーダ１６からのライン３８１が能動化され る。ライン３８１は、第１２図と関連して示されたように機能する入力論理バッ ファ２６を介してシステムの記録およびプレイバック回路を活性化する。

ライン３８０は速度メモリ３７０を能動ライン３８１に結合して、ライン３８１ が能動化されたときにメモリから記録速度を選択するために速度メモリ３７０を 活性化する。

記録速度コードはバス３９０を介してメモリからマイクロプロセッサ３２の速度 入力に搬送される。記録コマンドが前に説明したようにデコーダ１６によって発 行されると、ライン３８１は不能化される。

プレイバックのため、カウンタ３２０は前に説明した態様でＲＡＭ７８から適切 なセクタを、速度メモリ３７０からの対応するプレイバック速度コードとともに 選択する。

プレイバックの間、ライン３８０は不能化され、速度メモリ３７０がプレイバッ ク速度コードを発生するのを引起こし、これはライン３９０を介してプレイバッ ク速度をセットするためにマイクロプロセッサ３２の速度回路に搬送される。

プレイバック速度コードはＲＡＭ７８のセクタと対応する速度メモリ３７０のセ クタにストアされ、コードが関連するメツセージがストアされる。この態様で、 メツセージが適切な速度で再生されるように、ストアされたメツセージは対応す るプレイバック速度コードと整合される。

送信器グループの変調プロセッサ３５４ａに対してメモリアドレス回路は必要で ないが、これはメツセージ記憶が制御ターミナル３５２の制御の下にあるからで ある。

異なる速度で伝送およびプレイバックできることは伝送時間を実質的に減少させ 、アナログメツセージベージングを実用的にする。さらに、電話回線を介して伝 送されなければならないデータは、メツセージの忠実度を維持するためにより遅 い速度で伝送して、忠実度を失うことなく正常の速度で後でプレイバックするこ とができる。

特定の好ましい実施例に関連してこの発明を説明したことにより、多（の修正お よび変更が可能であることは理解でき、すべてはこの発明の真の精神および範囲 内に入る。

〜 〜 補正書の写しく翻訳刀提出書（特許法第１８４条の８）平成２年　１月２４日

Claims (19)

【特許請求の範囲】
1. １．デジタル音声記憶通信システムであって、音声メッセージが後に続くアドレ スコードを含む通信パケットを選択的にアドレスおよび伝送する少なくとも１つ の伝送ステーション（３５０）と、 各々が対応する予め定められたストアされたアドレスを有する少なくとも２つの 受取ステーション（１０、３５８）とを含み、各々は、 前記通信パケットに応答する受取回路（１４、２１４）と、 前記受取回路に接続されかつ前記通信パケットに応答して記録能動信号を発生す るデコーダ（１６、２２０）と、 第１のデータ速度で前記記録能動信号に応答して前記通信パケットの前記音声メ ッセージをストアするためのデジタルメモリ（７８）とを含み、 その改良点は、 デジタルデータをアナログデータに変換するための信号変換回路（２０、２２２ ）と、 前記第１のデータ速度と異なる第２のデータ速度で前記デジタルメモリからの前 記ストアされた音声メッセージを表わすデータをクロック動作するためのタイミ ング回路とを含むことを特徴とする、デジタル音声記憶通信システム。
2. ２．前記デコーダ（１６、２２０）はさらに、前記送信器からの別個の記録能動 信号に関係なく、前記予め定められたストアされたアドレスを前記通信パケット アドレスコードと比較して、前記比較に応答して前記記録能動信号を自動的に発 生させるための比較器を含むことを特徴とする、請求項１に記載のデジタル音声 記憶通信システム。
3. ３．前記変換回路（２０、２２２）は前記通信パケットの前記音声メッセージを アナログからデジタルフォーマットに変換して、前記第１のデータ速度で前記デ ジタルメモリ（７８）に記録する、請求項１または２に記載のデジタル音声記憶 通信システム。
4. ４．前記信号変換回路（２０、２２２）は、前記デコーダ（１６、２２０）が前 記記録能動信号の発生をやめると、前記通信パケットにおける前記音声メッセー ジのアナログデータからデジタルデータヘの変換を終了させることをさらに特徴 とする、請求項３に記載のデジタル音声記憶通信システム。
5. ５．前記デジタルメモリ（７８）が新しい音声メッセージを記録することができ るようにデジタル音声記憶通信システムを自動的にリセットするための端縁検出 器回路（３６）をさらに含むことを特徴とする、請求項１、２または３に記載の デジタル音声記憶通信システム。
6. ６．前記通信パケットは、 前記デジタルメモリ（７８）にストアされる前記第２のデータ速度を規定する速 度コードデータをさらに含むことを特徴とする、請求項１、２または３に記載の デジタル音声記憶通信システム。
7. ７．予め定められた期間の満了によって前記信号変換回路（２０、２２２）を終 了させてそれで前記デジタルメモリ（２２、７８）が新しい音声メッセージを記 録することを可能にするためのタイマ（５２）をさらに含むことを特徴とする、 請求項１、２または３に記載のデジタル音声記憶通信システム。
8. ８．前記通信パケットは長さが可変である音声メッセージを有することをさらに 特徴とする、請求項１、２または３に記載のデジタル音声記憶通信システム。
9. ９．前記デジタルメモリ（２２、７８）は異なる長さを有するデジタル音声メッ セージを順次ストアすることをさらに特徴とする、請求項１、２または３に記載 のデジタル音声記憶通信システム。
10. １０．前記デジタルメモリ（７８）にストアされる前記音声メッセージを引き出 すための、また前記第２のデータ速度で前記ストアされた音声メッセージを表す アナログデータのクロック動作を開始するためのオペレータ活性化プレイバック スイッチ（５８、２２６）をさらに含むことを特徴とする、請求項１、２または ３に記載のデジタル音声記憶通信システム。
11. １１．前記音声メッセージが受け取られて前記デジタルメモリ（７８）に記録さ れたことをオペレータに知らせるためのメッセージインジケータ（５４、２２４ ）をさらに含むことを特徴とする、請求項１、２または３に記載のデジタル音声 記憶通信システム。
12. １２．前記通信パケットがコマンドデータを含み、前記アドレスコードおよび前 記コマンドデータは前記通信データパケットにおいて実質的な遅延なしで前記音 声メッセージによって続けられることをさらに特徴とする、請求項１、２または ３に記載のデジタル音声記憶通信システム。
13. １３．さらに、 前記第２の速度で前記デジタルメモリ（７８）にストアするために、オペレータ がメッセージを口述することを可能にする記録スイッチ（５９）をさらに含むこ とを特徴とする、請求項１、２または３に記載のデジタル音声記憶通信システム 。
14. １４．さらに、前記伝送ステーション（３５０）が、第３の速度で音声メッセー ジをストアするための第２のメモリと、 前記第２のメモリから音声メッセージをアクセスして第４の速度で前記音声メッ セージを伝送するための伝送回路を含み、前記第４の速度は前記第３の速度より も高いことを特徴とする、請求項１、２または３に記載のデジタル音声記憶通信 システム。
15. １５．前記第４の速度が前記第１の速度と等しいことをさらに特徴とする、請求 項１４に記載のデジタル音声記憶通信システム。
16. １６．前記第２のメモリはメッセージをスタックされた連続した順序でストアす ることを特徴とする、請求項１４に記載のデジタル音声記憶通信システム。
17. １７．前記デジタルメモリ（７８）に記録される前記音声メッセージをモニタす るためのカウンタ回路（５０、３２０）を含み、前記デジタルメモリ（７８）が 満杯のときは、前記カウンタ回路（５０、３２０）を初期化するのと同時に、前 記デジタルメモリ（７８）が最も古くに記録された音声メッセージを最切に消す ことを可能にすることを特徴とする、請求項１、２または３に記載のデジタル音 声記憶通信システム。
18. １８．さらに、 前記デジタルメモリ（７８）に前にストアされた前記音声メッセージをオペレー タに知らせるためのメッセージインジケータ（５４、２２４）をさらに含むこと を特徴とする、請求項１、２または３に記載のデジタル音声記憶通信システム。
19. １９．前記通信パケットは、 前記第１のデータ速度を規定する速度データを含むことをさらに特徴とする、請 求項１、２または３に記載のデジタル音声記憶通信システム。