JPH03505941A - 集積回路用のサンプルホールド増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 口　　のサンプルホールド 発ＩＦと１景 １、発１■λ汰野 この発明は、サンプルモードの間は入力信号に追従し、ホールドモードに切換え た時に入力信号の最後の値を保持するサンプルホールド増幅器に関する。特に、 この発明は自動ゼロ補整してホールドモードに保持された信号レベルにおける誤 差を大きく減少させるサンプルホールド増幅器に関する。

２、従来ま蓋Ｌ１１ サンプルホールド増幅器は、永年に亘り、特にデータ収集装置とともに、例えば 変換時間中にＡＤ変換器への入力信号を一定に保持するのに使用されている。

多くの形式のサンプルホールド増幅器が提案され、該増幅器の回路におけるオフ セット電圧などによる誤差を回避するための技術に特別な関心が向けられた。か かる従来技術の最近の一例が米国特許第４，５８７，４４３号であり、一対の増 幅器がカスケード型に配設され、増幅器間の相互接続部が、サンプルからホール ドに移動する時に、クリスクロロ式に切換えられる。

一般的に、従来のサンプルホールド装置は、高性能装置とともに使用する場合に 、誤差が非常に大きくかつ、または非常に複雑なために製造質が高いなどの重要 な欠陥を持つ。本発明は高性能にして回路が簡単な改良されたサンプルホールド 増幅器を供するものである。

発ｊ目２ＪＬ蚕 以下に詳細に説明する本発明の好ましい実施例において、サンプルホールド増幅 器は、入力が極性を反対方向にして直列に相互接続させた１対の整合した相互コ ンダクタンスステージを含有する。サンプルモードにおいては、入力信号は第一 の相互コンダクタンスステージの非反転入力端子に送られ、該ステージの出力は これに対応して増幅器の出力回路を作動させる。第二の相互コンダクタンスステ ージは単位利得フォロワとして接続され、保持コンデンサがその非反転入力端子 に接続される。増幅器の出力のフィードバック回路はこのコンデンサにその電圧 が入力信号に従うように作用する。

ホールドコンデンサは、入力信号に追従するのに加えて、二つの相互コンダクタ ンスステージのオフセット電圧による誤差電圧成分を搬送する。二つの相互コン ダクタンスステージの入力が極性を反対方向にして直列接続されるので、前記二 つのステージの合計の正味オフセット電圧はそれぞれのステージの両オフセット 電圧の差に等しくなる。ＩＣの製造において成分の整合を良好にすることによっ て二つの相互コンダクタンスステージはほぼ等しくなり、正味のオフセット電圧 が非常に小さくなる。

ホールドモードに切換えると、二つの相互コンダクタンスステージの役割は入れ 替って、（１）第二の相互コンダクタンスステージが該ステージの入力にホール ドコンデンサによって与えられる電圧に従って増幅器出力信号を発生させ、（２ ）第一の相互コンダクタンスステージが第二コンダクタンスステージよりも単位 利得フォロワとして接続され、（３）フィードバック回路が増幅器出力を第二相 互コンダクタンスステージよりも第一相互コンダクタンスステージの非反転入力 端子へ結合させる。

第二相互コンダクタンスステージの役割は、増幅器がサンプルモードからホール ドモードへ切換えられる時に入れ替わるので、（サンプルモード中に）ホールド コンデンサに最初に生じた小さな正味オフセット電圧が、ホールドモードに切換 えられる時に、回路の交換によって生じたほぼ等しいが反対極性のオフセット電 圧によって相殺される。

従って、本発明の目的はすぐれた能力および特性を存するサンプルホールド増幅 器を供することである。本発明の特定の目的は出力信号に非常に小さいオフセッ ト電圧誤差成分を有するサンプルホールド増幅器を供することである。本発明の 他の特定の目的は出力信号に非常に小さいスイッチブランキング電圧誤差成分を 有するサンプルホールド増幅器を供することである。本発明の他の目的、特性、 および利点は、添付図面を参照した次の好ましい実施例に一部が指摘されかつ一 部が明瞭となろう。

１１立皿厘左１朋 第１図は本発明によるサンプルホールド増幅器をサンプルモードで示した線図で あり、第２図は第１図と同様であるがホールドモードで示した前記増幅器の線図 である。

ましい　　　の舌　な１Ｂ 次に、第１図において、モノリシックチップ上にＩＣフォーマットに製作される サンプルホールド増幅器（ＳＨＡ）が示される。典型的には、この回路は、アナ ログ−ディジタル変換器のような、他の組合せ回路とともに前記チップ上に形成 される。

第１図のＳＨＡはＦＥＴ入力を有する一対の整合した相互コンダクタンスステー ジ１０．１２を含有し、前記入力は接続線１４によってそれぞれの反転入力端子 間で直列に接続されており、すなわち前記入力は極性を反対にして相互接続され る。このＳＨＡの入力信号ｖ１．．は入力スイッチ１６を通って上方のステージ ＩＯの非反転入力に接続される。ホールドコンデンサ１８は下方のステージ１２ の非反転入力端子に接続されかつ接地される。

相互コンダクタンスステージ１０．１２の利得は例えば約１０００である。両ス テージの増幅された出力は以下に説明する機能を持つ二極スイッチ２０の各端子 に接続される。

ＳＨＡが、第１図に示されるように、サンプルモードにある時に、第二の相互コ ンダクタンスステージｌＯの出力はスイッチ２θおよび単位利得バッファ２２を 経てＳＨＡの出力端子２４に接続される。第二の相互コンダクタンスステージ１ ２の出力はスイッチ２０および第二単位利得バッファ２６を経てステージ１０． １２の反転入力間の共通の接続線１４に接続され、かくして第二ステージ１２は 単位利得フォロワとして接続される。端子２４におけるＳＨＡの出力はＦＥＴス イッチ３０（サンプルモードでは閉じられている）を含む負のフィードバック回 路２８を経て下方相互コンダクタンスステージ１２の非反転入力端子に接続され る。

この入力端子はホールドコンデンサをも接続させ、該コンデンサは増幅器出力回 路からのフィードバックによって作用される。

ＳＨＡが前述したようにサンプルモードにある時、ホールドコンデンサ１８に生 ずる電圧は入力電圧Ｖ１．と、二つの相互コンダクタンスステージ１０．１２の オフセット電圧（Ｖｏｓ＋　およびｖｏ、２で示される）による誤差電圧成分と の合計に等しい。これらの二つのステージの入力は反対の極性で直列に接続され るので、ホールドコンデンサにおける正味オフセット電圧成分（Ｖ　ｏ　ｓ　） は個々のオフセット電圧の差、すなわちＶ。８ｌ−ｖｏ、２に等しくなる。ＩＣ の製造において、整合した素子は非常に近似しているので、ステージ１０．１２ の各オフセット電圧は非常に近似し、従ってオフセット電圧（Ｖｏｓ）の差は絶 対値が非常に小さくなる。

ＳＨＡをサンプルモードからホールドモード（または逆）に切換えることはスイ ッチ制御３２によって行なわれ、これはサンプルホールド増幅器のすべてのスイ ッチを制御する通常の方法である。サンプルからホールドへ転換する時、増幅器 回路は一連のスイッチ操作によって第２図に示す状態に替わる。この切換えに当 って、第一の段階はＦＥＴスイッチ３０（ホールドスイッチと呼ばれる）を、ゲ ート電圧Ｖ、を負電圧から零電圧に変更することによって開く。このスイッチを 開くと、ホールドコンデンサ１８の電圧はもはや増幅器電圧に影響されない。か かる再配置において、下方の相互コンダクタンスステージ１２は、ホールドコン デンサ１８の電圧をそのステージの非反転入力端子の入力信号として受取る。

引続いて、入力スイッチ１Ｇの操作によってＳＨＡが入力信号ＶＩｎから離脱し 、上方の相互コンダクタンスステージＩＯの非反転入力端子が、負フィードバッ ク回路３Ｂ（最初に閉じられたＦＥＴスイッチ３８を含んで）を経てＳＨＡの出 力端子２４へ接続される。次に、スイッチ２０がホールド状態（第２図）に切換 えられると、下方の相互コンダクタンスステージ１２の出力はＳＨＡ出力端子２ ４に、上方の相互インダクタンスステージの出力は二つのステージの入力回路間 の共通接続線１４に向けられる。

ＳＨＡ回路が、上述したように、ホールドモードに切換えられると、相互コンダ クタンスステージ１０．１２の役割は事実上交替することが理解できよう。すな わち、下方の相互コンダクタンスステージは（ホールドコンデンサ１８から）信 号を受けてＳＨＡ出力で復元し、上方の相互コンダクタンスステージ（下方のス テージではなく）は単位利得フォロワとして接続されてフィードバック構成の一 部として作用して出力と入力とを整合させる。この役割交替のために、ホールド コンデンサ中に生じていた小さなオフセット電圧（Ｖｏｓ）は反対極性の対応オ フセット電圧（−Ｖ、ｓ）によって相殺され、オフセット電圧は出力端子２４の 最終出力電圧Ｖｏｕｔから消去される。

第２図の回路における一つの付加的電位誤差はホールドモードへの切換え中に該 ホールドモード１８を増幅器出力端子２４から切断するためにＦＥＴスイッチ３ Ｇを開くことによって生じる。このスイッチが開いた時に、電荷はＦＥＴのソー スおよびドレインと関連する寄生的電気容量に入ってホールドコンデンサ中にブ ランキング電圧（Ｖ、、、）と呼ばれる付加的誤差電圧成分を発生させる。

このブランキング電圧による最終出力信号の誤差を避けるために、第１図および 第２図のサンプルホールド増幅器はＦＥＴホールドスイッチ３０と整合する付加 的なＦＥＴスイッチ３８を含有する。コンデンサ４２は付加的ＦＥＴスイッチ３ ８を横切って接続される。

ホールドモードへの切換え時には、最初にＦＥＴスイッチ３８を閉じる。他のす べてのスイッチをホールドモードにし、かつ回路系の電圧および電流を確定させ るに充分な短かい時間後に、スイッチ３８はスイッチ制御３２によって開く。次 に、コンデンサ４２をフィードバック回路３６と直列に挿入する。（ＦＥＴスイ ッチ３０と同様に）ＦＥＴスイッチ３８のソースおよびドレインと関連する寄生 的電気容量への電荷の流れによって、このコンデンサ４２は、ホールドコンデン サ１８に前から生じているブランキング電圧Ｖ　ｅ　ｅ　ｄに対応する相殺電圧 を生じる。この相殺電圧は増幅器の負フィードバック回路３６内にあって、出力 端子２４における出力信号Ｖ。ｕＬのブランキング電圧の影響をなくシ（少なく とも実質的になりシ）、その結果、Ｖ　ｏ　ｕ　ｔはほぼＶｌｎと等しくなる。

本発明の他の特性によれば、ＦＥＴスイッチ３０．３８のバックゲート（ＢＧ） は、相互コンダクタンスステージｌ０１１２への入力間の共通接続線１４に結合 された回路４Ｂによって賦活される。この回路は約６００　ミリボルトの正バイ アスを含むバッテリー４８として示したが、実際にはバイアスダイオードのよう な通常の構成のものでよい。バックゲート回路４６を反転入力端子に接続するこ とによって、バックゲートは与えられた入力信号とともに変化する電位が与えら れ、バックゲート電圧が固定されるときのように、入力信号レベルについてのし きい値電圧の変化を最小にする。かかる構成においてもバックゲート電圧に対し て適正な緩衝が得られ、別の緩衝回路を必要としない。

本発明の特に好ましい実施例を詳細に説明したが、以上は本発明を例示する目的 のものであって、必ずしも限定的なものではなく、当業者には、本発明の範囲か ら逸脱することなく特定の応用のために必要に応じて多くの修正が可能であるこ とは理解できよう。

国際調査報告

Claims (10)

【特許請求の範囲】
1. １．入力回路および出力回路を有するＩＣサンプルホールド増幅器（ＳＨＡ）に して、 各々が１対の入力端子を有する第一および第二の利得ステージと、 前記第一利得ステージの一方の入力端子に接続されるとともに、どちらか一方の 前記ステージに操作されて前記入力端子を、（１）前記入力回路に接続して入力 信号を受取り、または（２）当該増幅器のフィードバック回路に接続して前記一 方の入力端子に当該増幅器の出力信号に対応する信号を与えるようになっている 第一のスイッチ手段と、 前記第一の利得ステージの他方の入力端子と前記第二の利得ステージの一方の入 力端子との共通の接続線を形成する手段と、 どちらか一方の前記ステージに操作されて、（１）前記第一利得ステージの出力 が当該増幅器の前記出力回路に接続されるとともに、前記第二利得ステージの出 力が前記共通の接続線に接続されるか、（２）前記第二利得ステージの出力が当 該増幅器の前記出力回路に接続されるとともに、前記第一利得ステージの出力が 前記共通の接続線に接続されるようになっている第二のスイッチ手段と、 前記第二の利得ステージの前記他方の入力端子に接続されたホールドコンデンサ と、 どちらか一方の前記ステージに使用されて、（１）前記第二の利得ステージの前 記他方の入力端子が当該増幅器の前記出力回路に接続されるか、（２）前記第二 の利得ステージの前記他方の入力端子が当該増幅器の前記出力回路から切離され るようになっている第三のスイッチ手段と、 前記スイッチ手段を前記ステージ間で操作して当該増幅器をサンプルモードとホ ールドモードとの間に変換させるための制御手段とを含有するＩＣサンプルホー ルド増幅器。
2. ２．前記利得ステージが相互コンダクタンスステージである請求の範囲１に記載 のサンプルホールド増幅器。
3. ３．前記利得ステージ入力端子がそれぞれ非反転性および反転性であり、前記共 通接続線が同様な性質の入力端子間にある請求の範囲１に記載のサンプルホール ド増幅器。
4. ４．前記共通接続線が前記第一および第二の利得ステージの反転端子間を接続す る請求の範囲３に記載のサンプルホールド増幅器。
5. ５．サンプルモードにおいては、すべての前記スイッチ手段が状態（１）にあり 、ホールドモードにおいては、すべての前記スイッチ手段が状態（２）にある請 求の範囲１に記載のサンプルホールド増幅器。
6. ６．サンプルモードからホールドモードに変換する際に、前記制御手段が前記ス イッチ手段を、（ａ）前記第三スイッチ手段、（ｂ）前記第一スイッチ手段、（ ｃ）前記第二スイッチ手段の予定順序で操作する請求の範囲５に記載のサンプル ホールド増幅器。
7. ７．両方の前記利得ステージの入力回路がＦＥＴデバイスを含有する請求の範囲 １に記載のサンプルホールド増幅器。
8. ８．前記第三スイッチ手段がＦＥＴデバイスを含有する請求の範囲１に記載のサ ンプルホールド増幅器。
9. ９．当該増幅器の前記フィードバック回路と直列にして、前記第三、第一および 第二のスイッチ手段を状態（２）に作動させた後に、前記制御手段によって閉状 態から開状態に作用する第四ＦＥＴスイッチ手段と、該第四スイッチ手段に接続 されて電圧を発生しもって前記第三スイッチ手段の作動によって生じたブランキ ング電圧を相殺するようになっているコンデンサとを有する請求の範囲８に記載 のサンプルホールド増幅器。
10. １０．前記ＦＥＴデバイス用のバックゲート賦活回路を有し、該賦活回路が、前 記入力信号と共に変動するバックゲート電圧を発生させる手段を有する請求の範 囲８に記載のサンプルホールド増幅器。