JPH0351340B2 - - Google Patents
Info
- Publication number
- JPH0351340B2 JPH0351340B2 JP8626484A JP8626484A JPH0351340B2 JP H0351340 B2 JPH0351340 B2 JP H0351340B2 JP 8626484 A JP8626484 A JP 8626484A JP 8626484 A JP8626484 A JP 8626484A JP H0351340 B2 JPH0351340 B2 JP H0351340B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- output terminal
- data input
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 17
- 201000000260 interstitial emphysema Diseases 0.000 description 11
- 240000003537 Ficus benghalensis Species 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
（技術分野）
本発明は多数のプロセツサを用いる並列処理シ
ステムにおいて、プロセツサ間、またはプロセツ
サとメモリモジユール等のリソースとの間を相互
に接続するスイツチング・ネツトワークに関する
ものである。 （技術的背景） oG・H. Barnes and S.F. Lundstrom，
「Design and Validation of ａ Connection
Network for Many−Processor Systems」，
IEEE Computer，Vol.14，No.12，pp.31−41，
Dec.1981.例えば、上記論文に記載されているよ
うに、従来は前述した技術分野におけるスイツチ
ング・ネツトワークとして、バス、クロスポイン
ト・ネツトワーク、及びバニヤン・ネツトワーク
等の多段ネツトワークが用いられていた。 このうち、多段ネツトワークは例えば２入力２
出力のシヤツフル回路を基本要素とし、１段にこ
れを2n-1個並べ、この段をｎ個縦列に接続する事
により2n入力2n出力のネツトワークを実現するも
のであり、入力側から出力側に複数のデータ転送
経路が同時に形成できるため、データ転送容量に
比べて必要なスイツチ回路数が少なくてすみ、経
済的である長所を持つ。 しかし、同時に実現される転送径路は全く自由
には選択できず、また同時に複数の出力端子に同
じデータを送る同報転送が実現できない等の欠点
があつた。 （発明の目的） 本発明の目的は上述した従来技術の欠点を解決
し、種々の大きさの出力端子のグループに対し、
グループ内同報転送を実現できる大規模多段スイ
ツチング・ネツトワークを提供することにある。 （発明の構成） 本発明は、４以上の複数のデータ入力端子と、
それと同数のデータ出力端子と任意のデータ入力
端子から入力されるデータを任意のデータ出力端
子に導くスイツチと、各データ入力端子に対応し
てあり、そこから入力されるデータを受信し、そ
のデータの中からパケツトヘツダを検出して解読
し、そのパケツトヘツダが１つの出力端子への転
送を指示している場合には、その出力端子に対応
した第２の優先割込み符号器に対して接続要求を
発し、複数の出力端子への転送を指示している場
合には、それらの第１の優先割込み符号器にグル
ープ転送要求を発し、それに対する許可の返答が
得られた後、それらの出力端子に対応した第２の
優先割込み符号器に対して接続要求を発する復号
器と、すべての復号器からのグループ転送要求を
受信し、一時にはそれらのうちの１つに許可を与
える第１の優先割込み符号器と、各データ出力端
子に対応してあり、各復号器からの接続要求を受
信し、一時にはそれらのうちの１つを受付け、そ
の受付けた接続要求を発している復号器に対応す
るデータ入力端子からのデータを、自己の対応す
る出力端子に導くスイツチを開くための制御信号
を発生する第２の優先割込み符号器と、からなる
ルータ・モジユールを基本構成要素とし、これら
ルータ・モジユールを多段接続して構成した事を
特徴とするスイツチング・ネツトワークであり、
以下、実施例を用いて詳細に説明する。 （実施例） 以下の説明において、番号に付与された英小文
字の添付は特に指定しない限り、１〜４までの番
号を表わすものとする。 第１図は本発明の実施例であり、64入力64出力
のネツトワークのブロツク図である。同図中１1
…１64は入力端子、２1…２64は出力端子、３1…
３16と４1…４16、及び６1…６16は４入力４出力
のルータ・モジユールである。また、ルータ・モ
ジユール３i（ｉ＝１〜16）とルータ・モジユー
ル４j（ｊ＝１〜16）を結ぶ信号線は５ij、ルー
タ・モジユール４i（ｉ＝１〜16）とルータ・モ
ジユール６j（ｊ＝１〜16）を結ぶ信号線は７ijと
表わされる。 各ルータの入力及び出力は、それぞれデータ用
（８本）、境界ダグ用（１本）、制御用（２本）の
11本の信号線からなり、データ用は転送すべきデ
ータパケツトのために、境界ダグ用はデータパケ
ツトの境界の表現のために、制御用はデータの同
期のために用いられる。 また、前記データパケツトは８ビツト×ｘ語
（ｘは任意の自然数）の可変長であり、第１語は
パケツトヘツダとしてパケツトの宛先を表わすた
めに用いられる。 第２図に前記パケツトヘツダのフオーマツトを
示す。パケツトヘツダには２種類のフオーマツト
があり、それぞれ１対１転送モードとグループ転
送モードを表わしている。１対１転送モードの場
合はアドレス部の上位６ビツトでパケツトの宛先
きの出力端子番号を表わし、グループ転送モード
の場合はアドレス部の上位４ビツトで宛先グルー
プ番号を、次に続く３ビツトのサイズ部でグルー
プの大きさを表わす。なお、グループの大きさは
2Nの形で表現されるため、64入力64出力ネツトワ
ークの場合にはＮが２から６の間で選択されるの
で、３ビツトで十分表現できる。 第３図は第１図で用いられたルータ・モジユー
ルのひとつ、例えば３1の内部を詳細に示したブ
ロツク図であり、１１ａは入力端子、１２ｂは
FIFOレジスタ、１３ｃは４入力スイツチ・バン
ク、１４ｄは出力端子、１５は制御結合器、１６
は制御部、１６1は外部プログラム入力端子であ
る。 第４図は第３図におけるFIFOレジスタ、例え
ば１２1の外部接続を表わした図であり、９ビツ
ト×16語の容量を持つFIFOレジスタのデータ入
力端子には入力端子１１1のうちのデータ用Ｄ０
〜Ｄ７と境界ダグ用BTの信号線が接続され、入
力側制御端子SI（シフトイン）とIR（インプツト
レデイ）には制御用のＣ０，Ｃ１の信号線が各々
接続される。 また、データ出力端子側のＤ０からＤ７のデー
タ用信号線と境界タグ用の信号線、及び出力側制
御端子OR（アウトプツトレデイ）から出た信号
線は４入力スイツチ・バンク１３ｃを経由して出
力端子１４ｄの、それぞれ、データ用、境界タグ
用、制御用（CO）の信号線に接続される。そし
て、残りの出力制御端子SO（シフトアウト）から
出た信号線は制御結合器１５を経由し、前記出力
端子１４ｄの残りの１本の制御用信号線Ｃ１に接
続される。 １対１転送モードの場合、１つの入力端子１１
ａに対して１つの出力端子１４ｄが接続される
が、グループ転送モードの場合、１つの入力端子
１１ａに対して２つあるいは４つの出力端子１４
ｄが接続されることもある。 第５図は第３図における４入力スイツチ・バン
ク１３ｃの１つ、例えば１３1を詳細に表わした
ブロツク図であり、２１1…２１10は入力端子、
２２1…２２10は４入力セレクタ、２３1…２３10
はANDゲート、２４1は第３図の制御部１６に接
続される制御入力２４ｅのうちのひとつである。
制御入力２４1のうちの１本、２４1-1には４入力
のうちの１つを選択する選択コードが、残りの２
４1-2にはその選択コードを有効にするイネーブ
ル信号が送られてくる。 第６図は第３図における制御結合器１５の回路
図であり、２４ｅは制御部１６からの制御入力、
２５は出力端子１４ｄのうちの制御線Ｃ１からの
入力端子、２６ｆはFIFO１２ｂのSOへ接続すべ
き出力端子、２７ｇは２ライン−４ラインデコー
ダ、２８1…２８32はANDゲート、２９1…２９16
はORゲート、３０ｈは４入力ANDゲートであ
る。 制御入力２４ｅは第３図の出力端子１４ｅに接
続される入力端子１１ａを指定するものであり、
前記選択コードにより入力端子１１ａを選択し、
前記イネーブル信号がＨレベルになると出力端子
１４ｄの制御線Ｃ１から出力端子２６ｆに至る径
路が開かれる。 複数の制御入力２４ｅが同一の入力端子１１ａ
を指定した場合には、対応する複数の制御線Ｃ１
からANDゲート３０ｈに至る径路が開かれ、Ｃ
１に流れる信号の論理積が出力端子２６ｆから
FIFOレジスタ１２ｂのSO端子に送出される。こ
うして、１つのFIFOレジスタ１２ｂから複数の
外部のFIFOレジスタ、例えば次段のルータに含
まれるFIFOレジスタや、スイツチング・ネツト
ワークの出力端子に接続されるFIFOレジスタへ
のデータ転送を同期化することが可能となる。 第７図は第３図における制御部１６の詳細ブロ
ツク図であり、３１ｋは復号器、３２ｍは第３図
のFIFOレジスタ１２ｂからの入力端子、３３は
優先割込み符号器（以下、PIEと略す）、３４ｎ
は２レベル優先割込み符号器（以下、2L−PIEと
略す）、２４ｅは４入力スイツチ・バンク１３ｃ
への制御入力、１６1は外部プログラム入力端子
である。また第８図は第７図における復号器３１
ｋとPIE３３、及び2L−PIE３４ｎの間の詳細接
続図である。ここで復号器３１ｋはデータパケツ
トのヘツダを検出し、解読する。そして、このヘ
ツダの内容と外部プログラム入力端子から入力さ
れる外部プログラムコードにより定められる動作
モードに従い、PIE３３と2L−PIE３４ｎに対し
て信号を送り出す。 グループ転送の場合にはデツドロツクが生じる
可能性があるので、それを避けるためPIE３３を
用いて１つのルータ・モジユール内では一時に１
つのグールプ転送しか行わないようにする。つま
り、復号器３１ｋがグループ転送モードのパケツ
トヘツダを検出すると、先ずPIE３３に対してグ
ループ転送要求（以下、GRQと略す）を発し、
許可の返答（以下、RPと略す）が得られた後、
所定の接続動作に入る。そして転送が終るまで
GRQを出し続け、転送が終るとGRQの送出をや
める。 一方、PIE３３は最大４つのGRQ入力INのう
ちの１つを選択し、転送要求発信元に許可信号
ACKを与え、2L−PIE３４ｎは出力端子１４ｄ
に接続すべき入力端子１１ａを選択する。その接
続の際、復号器３１ｋから発信される接続要求に
はRQ０とRQ１の２種類があり、各々2L−PIE３
４ｎのＬ０，Ｌ１の接続されているが、RQ０の
方が優先的に受付けられる様になつている。 第９図は第７図における復号器３１ｋの詳細ブ
ロツク図であり、４１は８ビツトラツチ、４２は
タイミング発生器、４３は有効ビツトセレクタ、
４４は制御信号発生器、４５はPIE３３と接続す
る２本の信号線、４６ｐは４つの2L−PIEと接続
する信号線、４７はリセツト端子、３２ｍは入力
端子、１６1は外部プログラム入力端子である。 ここでタイミング発生器４２は入力端子３２ｍ
のうちのBTとCOから信号を入力し、データパ
ケツトの始まりと終りを示すタイミング信号を発
生し、ラツチ４１と制御信号発生器４４に送る。
ただし、タイミング信号発生器４２はシステム立
上げ時にはリセツト端子４７を通してリセツトさ
れ、初期状態にあるものとし、この状態から最初
に入力されたデータをパケツトヘツダと見なし、
境界タグBTがＨになつた時点でパケツトの最後
尾と見なして再び初期状態に戻る。 ラツチ４１には、このタイミング信号によつて
パケツトヘツダが入力される。そして、有効ビツ
トセレクタ４３はラツチ４１の出力と外部プログ
ラム入力端子１６1から入力される外部プログラ
ムコードＳを入力し、ルータの動作モードを決定
すると共に、パケツトヘツダの内の有効アドレス
ビツト（最大２ビツト）を抜き出し、動作モード
コードと共に制御信号発生器４４に送出する。 この情報を用いる事により、制御信号発生器４
４はPIE３３及び2L−PIE３４ｎに対する制御信
号を発生する。 次に２つのデータ転送モードについてのルー
タ・モジユールの動作を説明する。第２図のフオ
ーマツトを持つパケツトヘツダのアドレス部のビ
ツトのうち、有効ビツトセレクタ４３で選択され
る有効ビツトb0，b1は第１表（１対１転送の場
合）及び第２表（グループ転送の場合）の通りで
ある。
ステムにおいて、プロセツサ間、またはプロセツ
サとメモリモジユール等のリソースとの間を相互
に接続するスイツチング・ネツトワークに関する
ものである。 （技術的背景） oG・H. Barnes and S.F. Lundstrom，
「Design and Validation of ａ Connection
Network for Many−Processor Systems」，
IEEE Computer，Vol.14，No.12，pp.31−41，
Dec.1981.例えば、上記論文に記載されているよ
うに、従来は前述した技術分野におけるスイツチ
ング・ネツトワークとして、バス、クロスポイン
ト・ネツトワーク、及びバニヤン・ネツトワーク
等の多段ネツトワークが用いられていた。 このうち、多段ネツトワークは例えば２入力２
出力のシヤツフル回路を基本要素とし、１段にこ
れを2n-1個並べ、この段をｎ個縦列に接続する事
により2n入力2n出力のネツトワークを実現するも
のであり、入力側から出力側に複数のデータ転送
経路が同時に形成できるため、データ転送容量に
比べて必要なスイツチ回路数が少なくてすみ、経
済的である長所を持つ。 しかし、同時に実現される転送径路は全く自由
には選択できず、また同時に複数の出力端子に同
じデータを送る同報転送が実現できない等の欠点
があつた。 （発明の目的） 本発明の目的は上述した従来技術の欠点を解決
し、種々の大きさの出力端子のグループに対し、
グループ内同報転送を実現できる大規模多段スイ
ツチング・ネツトワークを提供することにある。 （発明の構成） 本発明は、４以上の複数のデータ入力端子と、
それと同数のデータ出力端子と任意のデータ入力
端子から入力されるデータを任意のデータ出力端
子に導くスイツチと、各データ入力端子に対応し
てあり、そこから入力されるデータを受信し、そ
のデータの中からパケツトヘツダを検出して解読
し、そのパケツトヘツダが１つの出力端子への転
送を指示している場合には、その出力端子に対応
した第２の優先割込み符号器に対して接続要求を
発し、複数の出力端子への転送を指示している場
合には、それらの第１の優先割込み符号器にグル
ープ転送要求を発し、それに対する許可の返答が
得られた後、それらの出力端子に対応した第２の
優先割込み符号器に対して接続要求を発する復号
器と、すべての復号器からのグループ転送要求を
受信し、一時にはそれらのうちの１つに許可を与
える第１の優先割込み符号器と、各データ出力端
子に対応してあり、各復号器からの接続要求を受
信し、一時にはそれらのうちの１つを受付け、そ
の受付けた接続要求を発している復号器に対応す
るデータ入力端子からのデータを、自己の対応す
る出力端子に導くスイツチを開くための制御信号
を発生する第２の優先割込み符号器と、からなる
ルータ・モジユールを基本構成要素とし、これら
ルータ・モジユールを多段接続して構成した事を
特徴とするスイツチング・ネツトワークであり、
以下、実施例を用いて詳細に説明する。 （実施例） 以下の説明において、番号に付与された英小文
字の添付は特に指定しない限り、１〜４までの番
号を表わすものとする。 第１図は本発明の実施例であり、64入力64出力
のネツトワークのブロツク図である。同図中１1
…１64は入力端子、２1…２64は出力端子、３1…
３16と４1…４16、及び６1…６16は４入力４出力
のルータ・モジユールである。また、ルータ・モ
ジユール３i（ｉ＝１〜16）とルータ・モジユー
ル４j（ｊ＝１〜16）を結ぶ信号線は５ij、ルー
タ・モジユール４i（ｉ＝１〜16）とルータ・モ
ジユール６j（ｊ＝１〜16）を結ぶ信号線は７ijと
表わされる。 各ルータの入力及び出力は、それぞれデータ用
（８本）、境界ダグ用（１本）、制御用（２本）の
11本の信号線からなり、データ用は転送すべきデ
ータパケツトのために、境界ダグ用はデータパケ
ツトの境界の表現のために、制御用はデータの同
期のために用いられる。 また、前記データパケツトは８ビツト×ｘ語
（ｘは任意の自然数）の可変長であり、第１語は
パケツトヘツダとしてパケツトの宛先を表わすた
めに用いられる。 第２図に前記パケツトヘツダのフオーマツトを
示す。パケツトヘツダには２種類のフオーマツト
があり、それぞれ１対１転送モードとグループ転
送モードを表わしている。１対１転送モードの場
合はアドレス部の上位６ビツトでパケツトの宛先
きの出力端子番号を表わし、グループ転送モード
の場合はアドレス部の上位４ビツトで宛先グルー
プ番号を、次に続く３ビツトのサイズ部でグルー
プの大きさを表わす。なお、グループの大きさは
2Nの形で表現されるため、64入力64出力ネツトワ
ークの場合にはＮが２から６の間で選択されるの
で、３ビツトで十分表現できる。 第３図は第１図で用いられたルータ・モジユー
ルのひとつ、例えば３1の内部を詳細に示したブ
ロツク図であり、１１ａは入力端子、１２ｂは
FIFOレジスタ、１３ｃは４入力スイツチ・バン
ク、１４ｄは出力端子、１５は制御結合器、１６
は制御部、１６1は外部プログラム入力端子であ
る。 第４図は第３図におけるFIFOレジスタ、例え
ば１２1の外部接続を表わした図であり、９ビツ
ト×16語の容量を持つFIFOレジスタのデータ入
力端子には入力端子１１1のうちのデータ用Ｄ０
〜Ｄ７と境界ダグ用BTの信号線が接続され、入
力側制御端子SI（シフトイン）とIR（インプツト
レデイ）には制御用のＣ０，Ｃ１の信号線が各々
接続される。 また、データ出力端子側のＤ０からＤ７のデー
タ用信号線と境界タグ用の信号線、及び出力側制
御端子OR（アウトプツトレデイ）から出た信号
線は４入力スイツチ・バンク１３ｃを経由して出
力端子１４ｄの、それぞれ、データ用、境界タグ
用、制御用（CO）の信号線に接続される。そし
て、残りの出力制御端子SO（シフトアウト）から
出た信号線は制御結合器１５を経由し、前記出力
端子１４ｄの残りの１本の制御用信号線Ｃ１に接
続される。 １対１転送モードの場合、１つの入力端子１１
ａに対して１つの出力端子１４ｄが接続される
が、グループ転送モードの場合、１つの入力端子
１１ａに対して２つあるいは４つの出力端子１４
ｄが接続されることもある。 第５図は第３図における４入力スイツチ・バン
ク１３ｃの１つ、例えば１３1を詳細に表わした
ブロツク図であり、２１1…２１10は入力端子、
２２1…２２10は４入力セレクタ、２３1…２３10
はANDゲート、２４1は第３図の制御部１６に接
続される制御入力２４ｅのうちのひとつである。
制御入力２４1のうちの１本、２４1-1には４入力
のうちの１つを選択する選択コードが、残りの２
４1-2にはその選択コードを有効にするイネーブ
ル信号が送られてくる。 第６図は第３図における制御結合器１５の回路
図であり、２４ｅは制御部１６からの制御入力、
２５は出力端子１４ｄのうちの制御線Ｃ１からの
入力端子、２６ｆはFIFO１２ｂのSOへ接続すべ
き出力端子、２７ｇは２ライン−４ラインデコー
ダ、２８1…２８32はANDゲート、２９1…２９16
はORゲート、３０ｈは４入力ANDゲートであ
る。 制御入力２４ｅは第３図の出力端子１４ｅに接
続される入力端子１１ａを指定するものであり、
前記選択コードにより入力端子１１ａを選択し、
前記イネーブル信号がＨレベルになると出力端子
１４ｄの制御線Ｃ１から出力端子２６ｆに至る径
路が開かれる。 複数の制御入力２４ｅが同一の入力端子１１ａ
を指定した場合には、対応する複数の制御線Ｃ１
からANDゲート３０ｈに至る径路が開かれ、Ｃ
１に流れる信号の論理積が出力端子２６ｆから
FIFOレジスタ１２ｂのSO端子に送出される。こ
うして、１つのFIFOレジスタ１２ｂから複数の
外部のFIFOレジスタ、例えば次段のルータに含
まれるFIFOレジスタや、スイツチング・ネツト
ワークの出力端子に接続されるFIFOレジスタへ
のデータ転送を同期化することが可能となる。 第７図は第３図における制御部１６の詳細ブロ
ツク図であり、３１ｋは復号器、３２ｍは第３図
のFIFOレジスタ１２ｂからの入力端子、３３は
優先割込み符号器（以下、PIEと略す）、３４ｎ
は２レベル優先割込み符号器（以下、2L−PIEと
略す）、２４ｅは４入力スイツチ・バンク１３ｃ
への制御入力、１６1は外部プログラム入力端子
である。また第８図は第７図における復号器３１
ｋとPIE３３、及び2L−PIE３４ｎの間の詳細接
続図である。ここで復号器３１ｋはデータパケツ
トのヘツダを検出し、解読する。そして、このヘ
ツダの内容と外部プログラム入力端子から入力さ
れる外部プログラムコードにより定められる動作
モードに従い、PIE３３と2L−PIE３４ｎに対し
て信号を送り出す。 グループ転送の場合にはデツドロツクが生じる
可能性があるので、それを避けるためPIE３３を
用いて１つのルータ・モジユール内では一時に１
つのグールプ転送しか行わないようにする。つま
り、復号器３１ｋがグループ転送モードのパケツ
トヘツダを検出すると、先ずPIE３３に対してグ
ループ転送要求（以下、GRQと略す）を発し、
許可の返答（以下、RPと略す）が得られた後、
所定の接続動作に入る。そして転送が終るまで
GRQを出し続け、転送が終るとGRQの送出をや
める。 一方、PIE３３は最大４つのGRQ入力INのう
ちの１つを選択し、転送要求発信元に許可信号
ACKを与え、2L−PIE３４ｎは出力端子１４ｄ
に接続すべき入力端子１１ａを選択する。その接
続の際、復号器３１ｋから発信される接続要求に
はRQ０とRQ１の２種類があり、各々2L−PIE３
４ｎのＬ０，Ｌ１の接続されているが、RQ０の
方が優先的に受付けられる様になつている。 第９図は第７図における復号器３１ｋの詳細ブ
ロツク図であり、４１は８ビツトラツチ、４２は
タイミング発生器、４３は有効ビツトセレクタ、
４４は制御信号発生器、４５はPIE３３と接続す
る２本の信号線、４６ｐは４つの2L−PIEと接続
する信号線、４７はリセツト端子、３２ｍは入力
端子、１６1は外部プログラム入力端子である。 ここでタイミング発生器４２は入力端子３２ｍ
のうちのBTとCOから信号を入力し、データパ
ケツトの始まりと終りを示すタイミング信号を発
生し、ラツチ４１と制御信号発生器４４に送る。
ただし、タイミング信号発生器４２はシステム立
上げ時にはリセツト端子４７を通してリセツトさ
れ、初期状態にあるものとし、この状態から最初
に入力されたデータをパケツトヘツダと見なし、
境界タグBTがＨになつた時点でパケツトの最後
尾と見なして再び初期状態に戻る。 ラツチ４１には、このタイミング信号によつて
パケツトヘツダが入力される。そして、有効ビツ
トセレクタ４３はラツチ４１の出力と外部プログ
ラム入力端子１６1から入力される外部プログラ
ムコードＳを入力し、ルータの動作モードを決定
すると共に、パケツトヘツダの内の有効アドレス
ビツト（最大２ビツト）を抜き出し、動作モード
コードと共に制御信号発生器４４に送出する。 この情報を用いる事により、制御信号発生器４
４はPIE３３及び2L−PIE３４ｎに対する制御信
号を発生する。 次に２つのデータ転送モードについてのルー
タ・モジユールの動作を説明する。第２図のフオ
ーマツトを持つパケツトヘツダのアドレス部のビ
ツトのうち、有効ビツトセレクタ４３で選択され
る有効ビツトb0，b1は第１表（１対１転送の場
合）及び第２表（グループ転送の場合）の通りで
ある。
【表】
【表】
ここで×印はアドレスビツトには関係しない事
を表わす。 次にこれらの表に従つて選択された有効ビツト
b0b1の情報に従い、適当な入力端子１１ａと適当
な出力端子１４ｄの間を接続する径路が開かれ
る。この時、選択される出力端子番号、添字ｄは
入力端子番号、添字ａにはよらず、有効ビツト
b0b1のみによつて第３表のように定める。
を表わす。 次にこれらの表に従つて選択された有効ビツト
b0b1の情報に従い、適当な入力端子１１ａと適当
な出力端子１４ｄの間を接続する径路が開かれ
る。この時、選択される出力端子番号、添字ｄは
入力端子番号、添字ａにはよらず、有効ビツト
b0b1のみによつて第３表のように定める。
【表】
ここでアンパサンド＆は複数の指定された出力
端子が同一の入力端子から同時に接続されること
を表わす。 いまルータの入力端子１１ａにデータパケツト
が入力されたものとすると、復号器３１ｋはこの
パケツトのヘツダを解読する。そしてヘツダが１
対１転送を指示している場合、有効ビツトセレク
タ４３は第１表に従つて有効ビツトb0b1を選択
し、制御信号発生器４４は第３表に従つて出力端
子番号を求め、これに対応する2L−PIE３４ｎに
向うRQ１の出力をONにする。この2L−PIE３
４ｎが空きになると、前記接続要求RQ１は受け
られ、入力端子１１ａから出力端子１４ｄへの径
路が開いてデータ転送が始まる。また、復号器３
１ｋは入力データの境界タグBTを監視し、BT
がＨレベルになる時をパケツトの最後尾と見な
し、RQ１をOFFにして初期状態に戻る。 次に、ヘツダがグループ転送を指示している場
合、有効ビツトセレクタ４３は第２表に従つて有
効ビツトb0b1を選択し、制御信号発生器４４は第
３表に従つて出力端子番号を求める。接続すべき
出力端子が１つの場合、つまり第３表の分類の
場合、その出力端子に対応する2L−PIE３４ｎに
向うRQ０の出力をONにする。そして、この2L
−PIE３４ｎが空きになるか又は扱つている１対
１転送が終了すると、前記RQ０が受付けられ、
データ転送が始まる。データ転送の終了は１対１
転送の場合と同じである。 接続すべき出力端子が複数の場合、すなわち第
３表の分類及びの場合、まずPIE３３に対す
るGRQをONにしてPIE３３の返答を待つ。返答
RPがONになつたなら、すべての接続すべき出
力端子に対応する2L−PIE３４ｎに向うRQ０の
出力をONにする。その後の動作は前述した第３
表の分類の場合と同じである。 以上説明したように、この様な動作をするスイ
ツチング・ネツトワークを用いれば、可変長のデ
ータパケツトを１対１転送モードでは指定した出
力端子に、グループ転送モードでは２N個の出力
端子からなる可変サイズのグループへ、転送でき
る。 また、上述したPIE３３やFIFOレジスタ１２
ｂ等のハードウエアは、通常のデイジタル回路技
術により容易に実現することができるので、第３
図のルータ自体を１チツプのVLSIで実現する事
も可能であり、全体の小型化、経済化が達成でき
る。 （発明の効果） 本発明によれば、１種類のルータモジユールを
基本構成要素とし、それを組み合わせる事により
大規模なスイツチング・ネツトワークを構成し、
可変長データパケツトを１対１転送、及びグルー
プ転送することが可能になるので、同報通信がし
ばしば生じる大規模並列処理システムのスイツチ
ング・ネツトワークに応用できる。 また、ハードウエアのモジユラリテイが高く、
VLSI化に適しており、小型化、経済化も可能で
ある。 なお、前述した実施例においてデータ語長８ビ
ツトの４入力４出力ルータを基本構成要素とした
が、例えば２入力２出力、あるいは８入力８出力
のルータを用いても同様の機能を実現できる。さ
らに、例えばデータ語長のみを12ビツトにすれば
1024入力1024出力までのスイツチング・ネツトワ
ークが構成可能である。また、ルータ内のFIFO
レジスタの容量を16語としたが、この容量を増減
しても基本的機能には変化はない。ただし、この
容量がデータパケツト長に比べて小さくなると、
ネツトワークの閉塞の確率が増え、トラヒツク容
量が低下するので、データパケツトの平均長と同
程度に選ぶのが妥当である。
端子が同一の入力端子から同時に接続されること
を表わす。 いまルータの入力端子１１ａにデータパケツト
が入力されたものとすると、復号器３１ｋはこの
パケツトのヘツダを解読する。そしてヘツダが１
対１転送を指示している場合、有効ビツトセレク
タ４３は第１表に従つて有効ビツトb0b1を選択
し、制御信号発生器４４は第３表に従つて出力端
子番号を求め、これに対応する2L−PIE３４ｎに
向うRQ１の出力をONにする。この2L−PIE３
４ｎが空きになると、前記接続要求RQ１は受け
られ、入力端子１１ａから出力端子１４ｄへの径
路が開いてデータ転送が始まる。また、復号器３
１ｋは入力データの境界タグBTを監視し、BT
がＨレベルになる時をパケツトの最後尾と見な
し、RQ１をOFFにして初期状態に戻る。 次に、ヘツダがグループ転送を指示している場
合、有効ビツトセレクタ４３は第２表に従つて有
効ビツトb0b1を選択し、制御信号発生器４４は第
３表に従つて出力端子番号を求める。接続すべき
出力端子が１つの場合、つまり第３表の分類の
場合、その出力端子に対応する2L−PIE３４ｎに
向うRQ０の出力をONにする。そして、この2L
−PIE３４ｎが空きになるか又は扱つている１対
１転送が終了すると、前記RQ０が受付けられ、
データ転送が始まる。データ転送の終了は１対１
転送の場合と同じである。 接続すべき出力端子が複数の場合、すなわち第
３表の分類及びの場合、まずPIE３３に対す
るGRQをONにしてPIE３３の返答を待つ。返答
RPがONになつたなら、すべての接続すべき出
力端子に対応する2L−PIE３４ｎに向うRQ０の
出力をONにする。その後の動作は前述した第３
表の分類の場合と同じである。 以上説明したように、この様な動作をするスイ
ツチング・ネツトワークを用いれば、可変長のデ
ータパケツトを１対１転送モードでは指定した出
力端子に、グループ転送モードでは２N個の出力
端子からなる可変サイズのグループへ、転送でき
る。 また、上述したPIE３３やFIFOレジスタ１２
ｂ等のハードウエアは、通常のデイジタル回路技
術により容易に実現することができるので、第３
図のルータ自体を１チツプのVLSIで実現する事
も可能であり、全体の小型化、経済化が達成でき
る。 （発明の効果） 本発明によれば、１種類のルータモジユールを
基本構成要素とし、それを組み合わせる事により
大規模なスイツチング・ネツトワークを構成し、
可変長データパケツトを１対１転送、及びグルー
プ転送することが可能になるので、同報通信がし
ばしば生じる大規模並列処理システムのスイツチ
ング・ネツトワークに応用できる。 また、ハードウエアのモジユラリテイが高く、
VLSI化に適しており、小型化、経済化も可能で
ある。 なお、前述した実施例においてデータ語長８ビ
ツトの４入力４出力ルータを基本構成要素とした
が、例えば２入力２出力、あるいは８入力８出力
のルータを用いても同様の機能を実現できる。さ
らに、例えばデータ語長のみを12ビツトにすれば
1024入力1024出力までのスイツチング・ネツトワ
ークが構成可能である。また、ルータ内のFIFO
レジスタの容量を16語としたが、この容量を増減
しても基本的機能には変化はない。ただし、この
容量がデータパケツト長に比べて小さくなると、
ネツトワークの閉塞の確率が増え、トラヒツク容
量が低下するので、データパケツトの平均長と同
程度に選ぶのが妥当である。
第１図は本発明の実施例のブロツク図、第２図
はパケツトヘツダのフオーマツトを表わす図、第
３図はルータモジユールの詳細ブロツク図、第４
図は第３図におけるFIFOレジスタ１２ｂの外部
接続を表わす図、第５図は第３図における４入力
スイツチバンク１３ｃの詳細ブロツク図、第６図
は第３図における制御結合器１５の回路図、第７
図は第３図における制御部１６の詳細ブロツク
図、第８図は第７図における復号器３１ｋとPIE
３３、及び2L−PIE３４ｎの間の詳細接続図、第
９図は第７図における復号器３１ｋの詳細ブロツ
ク図である。 １1〜１64……入力端子、２1〜２64……出力端
子、１３1〜１３4……４入力スイツチ・バンク、
３１1〜３１4……復号器、３３……優先割込み符
号器、３４1〜３４4……２レベル優先割込み符号
器。
はパケツトヘツダのフオーマツトを表わす図、第
３図はルータモジユールの詳細ブロツク図、第４
図は第３図におけるFIFOレジスタ１２ｂの外部
接続を表わす図、第５図は第３図における４入力
スイツチバンク１３ｃの詳細ブロツク図、第６図
は第３図における制御結合器１５の回路図、第７
図は第３図における制御部１６の詳細ブロツク
図、第８図は第７図における復号器３１ｋとPIE
３３、及び2L−PIE３４ｎの間の詳細接続図、第
９図は第７図における復号器３１ｋの詳細ブロツ
ク図である。 １1〜１64……入力端子、２1〜２64……出力端
子、１３1〜１３4……４入力スイツチ・バンク、
３１1〜３１4……復号器、３３……優先割込み符
号器、３４1〜３４4……２レベル優先割込み符号
器。
Claims (1)
- 【特許請求の範囲】 １ (a) ４以上の複数のデータ入力端子と、 (b) 前記データ入力端子と同数のデータ出力端子
と、 (c) 任意のデータ入力端子から入力されるデータ
を任意のデータ出力端子に導くスイツチと、 (d) 各データ入力端子に対応してあり、そこから
入力されるデータを受信し、そのデータの中か
らパケツトヘツダを検出して解読し、そのパケ
ツトヘツダが１つの出力端子への転送を指示し
ている場合には、その出力端子に対応した第２
の優先割込み符号器に対して接続要求を発し、
複数の出力端子への転送を指示している場合に
は、第１の優先割込み符号器に対してグループ
転送要求を発し、それに対する許可の返答が得
られた後、それらの出力端子に対応した第２の
優先割込み符号器に対して接続要求を発する復
号器と、 (e) すべての復号器からグループ転送要求を受信
し、一時にはそれらのうちの１つに許可を与え
る第１の前記優先割込み符号器と、 (f) 各データ出力端子に対応してあり、各復号器
からの接続要求を受信し、一時にはそれらのう
ちの１つを受けつけ、その受付けた接続要求を
発している復号器に対応するデータ入力端子か
らのデータを、自己の対応する出力端子に導く
スイツチを開くための制御信号を発生する第２
の前記優先割込み符号器と、 から成るルータ・モジユールを基本構成要素と
し、 (g) これらルータ・モジユールを多段接続し、か
つスイツチング・ネツトワークの全ての任意の
入力端子を全ての任意の出力端子に対応させ
て、これらルータ・モジユール間を結線したこ
とを特徴とするスイツチング・ネツトワーク。 ２ 復号器が１対１転送とグループ転送の接続要
求を別々に発し、第２の優先割込み符号器がこれ
らの接続要求を受付ける際に、グループ転送の接
続要求を優先的に受付けることを特徴とする特許
請求の範囲第１項記載のスイツチング・ネツトワ
ーク。 ３ パケツトヘツダに２つの形式があり、１つに
はデータ出力端子の番号の情報を含み、他の１つ
にはデータ出力端子のグループ番号とグループサ
イズの情報を含むことを特徴とする特許請求の範
囲第１項記載のスイツチング・ネツトワーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086264A JPS60232743A (ja) | 1984-05-01 | 1984-05-01 | スイツチング・ネツトワ−ク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086264A JPS60232743A (ja) | 1984-05-01 | 1984-05-01 | スイツチング・ネツトワ−ク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60232743A JPS60232743A (ja) | 1985-11-19 |
| JPH0351340B2 true JPH0351340B2 (ja) | 1991-08-06 |
Family
ID=13881958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59086264A Granted JPS60232743A (ja) | 1984-05-01 | 1984-05-01 | スイツチング・ネツトワ−ク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60232743A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1196791B (it) * | 1986-11-18 | 1988-11-25 | Cselt Centro Studi Lab Telecom | Elemento di commutazione per reti di interconnessione multistadio autoinstradanti a commutazione di pacchetto |
| JP2613215B2 (ja) * | 1987-06-08 | 1997-05-21 | 株式会社日立製作所 | パケット交換装置 |
| JP2954220B2 (ja) * | 1987-07-27 | 1999-09-27 | 株式会社日立製作所 | 並列計算機のためのデータ転送ネットワーク |
| JPH07123252B2 (ja) * | 1991-11-27 | 1995-12-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ネットワーク用スイッチングシステム |
| US5922063A (en) * | 1992-09-17 | 1999-07-13 | International Business Machines Corporation | Automatic hardware message header generator |
-
1984
- 1984-05-01 JP JP59086264A patent/JPS60232743A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| IEEE COMPUTER=1981US * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60232743A (ja) | 1985-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091905A (en) | High-speed packet switching using a space division optical switch | |
| KR950003656B1 (ko) | 멀티플 패킷 목적지를 갖는 패킷 스위칭 회로망과, 패킷 루팅 방법 | |
| US5930256A (en) | Self-arbitrating crossbar switch | |
| US5367518A (en) | Self-routing switching element and fast packet switch | |
| US20010033580A1 (en) | Multi-protocol packet translator | |
| IE49451B1 (en) | Digital communication networks employing speed independent switches | |
| JPH03132131A (ja) | メッセージルーチング方法、コンピュータネットワーク、ルーチングスイッチ | |
| JPS62501045A (ja) | ステ−ジ アドレス同定フィ−ルドを含む自己経路指定パケット | |
| JP2604967B2 (ja) | 適応交換装置 | |
| JPH02148354A (ja) | ネットワーク通信システム及び方法 | |
| JP2003508951A (ja) | Ｖｌｓｉネットワーク・プロセッサ及び方法 | |
| JPS6360579B2 (ja) | ||
| US20020191611A1 (en) | Self-route expandable multi-memory packet switch with distributed scheduling means | |
| JPH0351340B2 (ja) | ||
| US6226683B1 (en) | Increasing probability multi-stage network | |
| US4922246A (en) | Message merging device | |
| US4685128A (en) | Method and network for transmitting addressed signal samples from any network input to an addressed network output | |
| US8959251B2 (en) | Implementation of switches in a communication network | |
| JPH0367380B2 (ja) | ||
| JPS634969B2 (ja) | ||
| Li et al. | Architecture design of protocol controller based on traffic-driven software defined interconnection | |
| US7130302B2 (en) | Self-route expandable multi-memory packet switch | |
| Lee et al. | New self-routing permutation networks | |
| JP2504313B2 (ja) | マルチプロセッサシステム | |
| KR940008602Y1 (ko) | 디지탈 교환기의 동시 위치 변환 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |