JPH0352010A - 電源切換回路 - Google Patents
電源切換回路Info
- Publication number
- JPH0352010A JPH0352010A JP18806789A JP18806789A JPH0352010A JP H0352010 A JPH0352010 A JP H0352010A JP 18806789 A JP18806789 A JP 18806789A JP 18806789 A JP18806789 A JP 18806789A JP H0352010 A JPH0352010 A JP H0352010A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- mos transistor
- substrate
- supply terminal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野Ｊ
本発明は，半導体集積回路（以下ＩＣと称する）に搭載
され、２つの異なる電源を切換えてＩＣ内部の回路に電
源を供給する電源切換回路に関する．
され、２つの異なる電源を切換えてＩＣ内部の回路に電
源を供給する電源切換回路に関する．
【発明の概要１
本発明は、アナログスイッチの基板のバイアスを互いに
他の電源を用いて切換えること，及びレベルシフト回路
により駆動されるトランジスタを上記アナログスイッチ
に直列に付加することにより，異なる２つの電源のうち
の一方を制御信号により導通させている間に他方の電源
との電位の大小関係が変化しても貫通電流が流れないよ
うにしたものである． 〔従来の技術】 例えば，時計用のＩＣでは、ブザーやランプを駆動する
際一時的に電源電圧が低下するのを防ぐため，第２図の
ような電源切換回路が従来から用いられている．この電
源切換回路は、ドレインを負の電源電圧−Ｖｌに接続し
、ソース及び基板を負の電源電圧−ＶＳＳに接続し，制
御入力信号端子１０より入力される制御信号を反転する
インバータ８にゲートが接続されたＮチャネルＭＯＳト
ランジスタ２と，ドレインを電源一ＶＳＳに接続しソー
ス及び基板を電源−ｖ２に接続しゲートを制御人力端子
１０に接続したＮチャネルＭＯＳトランジスタ３とから
成り，制御信号により負の電源電圧−ｖＳＳとして負の
電源電圧−Ｖｔと負の電源電圧−Ｖ２のいずれか一方の
電源電圧を出力する形をとっている．時計用のＩＣでは
、通常１．５Ｖと３ｖの２つの電源系があり、ＩＣの基
板をＧＮＤとして負の電源−Ｖｌに−１．５Ｖ、負の電
源一Ｖ２に−３ｖをそれぞれ接続して制御信号を印加す
ることにより、ブザーやランプの駆動時に一時的にＩＣ
内部の電源をｌ ５Ｖから−３ｖに切換えている．
他の電源を用いて切換えること，及びレベルシフト回路
により駆動されるトランジスタを上記アナログスイッチ
に直列に付加することにより，異なる２つの電源のうち
の一方を制御信号により導通させている間に他方の電源
との電位の大小関係が変化しても貫通電流が流れないよ
うにしたものである． 〔従来の技術】 例えば，時計用のＩＣでは、ブザーやランプを駆動する
際一時的に電源電圧が低下するのを防ぐため，第２図の
ような電源切換回路が従来から用いられている．この電
源切換回路は、ドレインを負の電源電圧−Ｖｌに接続し
、ソース及び基板を負の電源電圧−ＶＳＳに接続し，制
御入力信号端子１０より入力される制御信号を反転する
インバータ８にゲートが接続されたＮチャネルＭＯＳト
ランジスタ２と，ドレインを電源一ＶＳＳに接続しソー
ス及び基板を電源−ｖ２に接続しゲートを制御人力端子
１０に接続したＮチャネルＭＯＳトランジスタ３とから
成り，制御信号により負の電源電圧−ｖＳＳとして負の
電源電圧−Ｖｔと負の電源電圧−Ｖ２のいずれか一方の
電源電圧を出力する形をとっている．時計用のＩＣでは
、通常１．５Ｖと３ｖの２つの電源系があり、ＩＣの基
板をＧＮＤとして負の電源−Ｖｌに−１．５Ｖ、負の電
源一Ｖ２に−３ｖをそれぞれ接続して制御信号を印加す
ることにより、ブザーやランプの駆動時に一時的にＩＣ
内部の電源をｌ ５Ｖから−３ｖに切換えている．
第２図に基いて説明した従来の回路においては，負の電
源電圧−ｖ２が負の電源電圧−Ｖｌよりも高い電位にな
ると，トランジスタの基板とドレイン間のダイオードが
順方向にバイアスされ，電流が流れる．このため．トラ
ンジスタがスイッチインク素子として正常に機能しない
ことになる．従って，この回路では切換られる電源電圧
の大小関係が一定である必要があり、一般の電源切換ス
イッチとしては使えないという欠点があった． 本発明の目的は、従って、従来技術における上述の問題
点を解決することができる改善された電源切換回路を提
供することにある． 〔課題を解決するための千段】 上記目的を達成するために、本発明では、２つの電源の
出力電圧の大小関係が変わってもスイッチのトランジス
タが確実にＯＦＦできるように，２つの電源端子とスイ
ッチのトランジスタとの間に直列にトランジスタを追加
し、レベルシフト回路により駆動する構成とした．さら
に、スイッチとなるＭＯＳトランジスタの基板の電位を
切換えるために、第１及び第２の電源端子と上記基板と
の間にそれぞれＭＯＳトランジスタを設け，各々のゲー
トを第２及び第１の電源端子にたすき状に接続した．
源電圧−ｖ２が負の電源電圧−Ｖｌよりも高い電位にな
ると，トランジスタの基板とドレイン間のダイオードが
順方向にバイアスされ，電流が流れる．このため．トラ
ンジスタがスイッチインク素子として正常に機能しない
ことになる．従って，この回路では切換られる電源電圧
の大小関係が一定である必要があり、一般の電源切換ス
イッチとしては使えないという欠点があった． 本発明の目的は、従って、従来技術における上述の問題
点を解決することができる改善された電源切換回路を提
供することにある． 〔課題を解決するための千段】 上記目的を達成するために、本発明では、２つの電源の
出力電圧の大小関係が変わってもスイッチのトランジス
タが確実にＯＦＦできるように，２つの電源端子とスイ
ッチのトランジスタとの間に直列にトランジスタを追加
し、レベルシフト回路により駆動する構成とした．さら
に、スイッチとなるＭＯＳトランジスタの基板の電位を
切換えるために、第１及び第２の電源端子と上記基板と
の間にそれぞれＭＯＳトランジスタを設け，各々のゲー
トを第２及び第１の電源端子にたすき状に接続した．
【作用｝
制御入力端子がＧＮＤレベルに接続されている時、負の
電圧−ＶＳＳは負の電圧−Ｖ２と等しくなっている．Ｉ
Ｃ内部はこの負の電圧一Ｖ２により駆動されるため，制
１１１｛”号の振幅４ＪＧＮＤレベルから負の電圧−Ｖ
２の間になる．負の電圧−Ｖ２が負の電圧一Ｖｌよりも
高い電位（電圧としては低い）になると，制御信号の振
幅が負の電圧一Ｖｌよりも小さくなるので，レベルシフ
ト回銘により振幅を基準電圧ＧＮＤと負の電圧一Ｖｌの
間に変換して，負の電源−ｖｌ側の直列トランジスタを
ＯＦＦする． また、たすき状に接続したトランジスタにより，基板の
電位は、負の電圧一Ｖｔと負の電圧一ｖ２のうち低い方
の電位にダイオードの順方向電圧分を加えた電位以上に
は上がらない．また、前記基板の電位は，負の電圧−Ｖ
ｌと負の電圧−Ｖ２のうちの低い方の値と，高い方から
ＭＯＳトランジスタのＭ｛ａを引いた値のうちの低い方
の値以下には下がらない． 【実施例】 以下、図面により本発明を詳細に説明する．第１図には
，ＮチャネルＭＯＳトランジスタを用いた本発明の一実
施例が示されている．第１図において．ＭＯＳトランジ
スタ３とＭＯＳトランジスタ４は制御信号によって駆動
され，負の電圧−ＶＳＳと負の電圧一Ｖ２の間をＯ Ｎ
／Ｏ Ｆ Ｆ Ｌている．ＭＯＳｌ−ランジスクｌとＭ
ＯＳトランジスタ２は，それぞれ前記制御信号と逆相の
信号で駆動され，負の電圧−ＶＳＳと負の電圧一Ｖｌの
間をＯ Ｎ／Ｏ Ｆ Ｆさせる．ＭＯＳトランジスタｌ
のゲートには電源一Ｖｔに接続された反転型レベルシフ
ト回路７の出力信号が入力され．ＭＯＳトランジスタ２
のゲートには電源−ＶＳＳに接続されたインバータ８の
出力信号が入力される．ＭＯＳトランジスタ４のゲート
には、負の電圧−Ｖ２に接続された正転型レベルシフト
回路の出力が接続されている．また、正転型レベルシフ
ト回路と、反転型レベルシフト回路と、インバータと、
ＭＯＳトランジスタ３には、制御信号入力端子１０が接
続されている． 一方，前記ＭＯＳトランジスタ１．２、３、４の基板は
共通となっており、ＭＯＳトランジスタ５と６を介して
それぞれ電源−Ｖｌと電源一Ｖ２に接続されている．Ｍ
ＯＳｌ−ランジスタ５と６とは、それぞれ電源−ｖ２と
電源一Ｖｌとにより駆動されている． このような構成の電源切換回路において、制御入力端子
１０がＧＮＤレベルとなっている場合には、負の電圧−
ｖＳＳは負の電圧−ｖ２に等しいレベルとなる．負の電
圧−Ｖｌよりも負の電圧一ｖ２が低い電位の時、基板の
電位は−Ｖ２よりもダイオードの順方向電圧以上高くは
ならない．何故なら、高くなろうとすると基板から電源
一Ｖ２に向かって電荷が流れるからである．また、基板
の電位が下がって−ＶｌよりもＭＯＳＩ−ランジスタの
閾値以上低い電位になると、トランジスタ６が導通し基
板と電源−ｖ２の間に電荷が流れる。 この時、基板の電位が−Ｖ２よりも高ければ正帰還がか
かりトランジスタ６は一層深＜ＯＮする。 そのために、基板はー■２に固定される．また、この時
、基板の電位が−ｖ２よりも低ければ，基板の電位はー
ｖ２方向に引き上げられ、ＭＯＳトランジスタ６はＯＦ
Ｆする．いずれにしてち、基板の電位は一定範囲を維持
する．ＭＯＳトランジスタ５と６とは２つの電源一ｖ１
とーｖ２に対して対称であるから、この特性は負の電圧
−ｖｌと負の電圧一Ｖ２の大小関係に依らずに維持され
ることは明らかである， 次に、負の電圧一Ｖｌよりも負の電圧−Ｖ２の電位が高
くなった場合を考える．基板に関しては、上述した通り
でやはり一定電位内に維持される．ところで．ＩＣ内部
には電源として−ｖＳＳが供給されているから，制御信
号及びインバータ出力の振幅は基準電圧ＧＮＤと負の電
圧一ｖ２の間である．一方、反転型レベルシフト回路７
の出力の振幅は基準電圧ＧＮＤと負の電圧一Ｖｌの間で
あるから、負の電圧−Ｖｌが負の電圧−ｖ２よりも十分
低くなったと仮定しても、ＭＯＳトランジスタｌは確実
にＯＦＦする． 制御信号人力端子の電位がーｖＳＳの場合にも、本発明
の回路の対称性から同様の説明により回路動作が示され
るため、ここでは省略する．なお、上記実施例では、Ｎ
チャネルＭＯＳＩ−ランジスタを用いた場合の一実施例
について説明したが．本発明は上記実施例に限定される
ちのでは無く，ＰチャネルＭＯＳトランジスタ、さらに
は他の電界効果型トランジスタを用いた回路にも適用す
ることができ、同様の効果を得ることができるものであ
る．
電圧−ＶＳＳは負の電圧−Ｖ２と等しくなっている．Ｉ
Ｃ内部はこの負の電圧一Ｖ２により駆動されるため，制
１１１｛”号の振幅４ＪＧＮＤレベルから負の電圧−Ｖ
２の間になる．負の電圧−Ｖ２が負の電圧一Ｖｌよりも
高い電位（電圧としては低い）になると，制御信号の振
幅が負の電圧一Ｖｌよりも小さくなるので，レベルシフ
ト回銘により振幅を基準電圧ＧＮＤと負の電圧一Ｖｌの
間に変換して，負の電源−ｖｌ側の直列トランジスタを
ＯＦＦする． また、たすき状に接続したトランジスタにより，基板の
電位は、負の電圧一Ｖｔと負の電圧一ｖ２のうち低い方
の電位にダイオードの順方向電圧分を加えた電位以上に
は上がらない．また、前記基板の電位は，負の電圧−Ｖ
ｌと負の電圧−Ｖ２のうちの低い方の値と，高い方から
ＭＯＳトランジスタのＭ｛ａを引いた値のうちの低い方
の値以下には下がらない． 【実施例】 以下、図面により本発明を詳細に説明する．第１図には
，ＮチャネルＭＯＳトランジスタを用いた本発明の一実
施例が示されている．第１図において．ＭＯＳトランジ
スタ３とＭＯＳトランジスタ４は制御信号によって駆動
され，負の電圧−ＶＳＳと負の電圧一Ｖ２の間をＯ Ｎ
／Ｏ Ｆ Ｆ Ｌている．ＭＯＳｌ−ランジスクｌとＭ
ＯＳトランジスタ２は，それぞれ前記制御信号と逆相の
信号で駆動され，負の電圧−ＶＳＳと負の電圧一Ｖｌの
間をＯ Ｎ／Ｏ Ｆ Ｆさせる．ＭＯＳトランジスタｌ
のゲートには電源一Ｖｔに接続された反転型レベルシフ
ト回路７の出力信号が入力され．ＭＯＳトランジスタ２
のゲートには電源−ＶＳＳに接続されたインバータ８の
出力信号が入力される．ＭＯＳトランジスタ４のゲート
には、負の電圧−Ｖ２に接続された正転型レベルシフト
回路の出力が接続されている．また、正転型レベルシフ
ト回路と、反転型レベルシフト回路と、インバータと、
ＭＯＳトランジスタ３には、制御信号入力端子１０が接
続されている． 一方，前記ＭＯＳトランジスタ１．２、３、４の基板は
共通となっており、ＭＯＳトランジスタ５と６を介して
それぞれ電源−Ｖｌと電源一Ｖ２に接続されている．Ｍ
ＯＳｌ−ランジスタ５と６とは、それぞれ電源−ｖ２と
電源一Ｖｌとにより駆動されている． このような構成の電源切換回路において、制御入力端子
１０がＧＮＤレベルとなっている場合には、負の電圧−
ｖＳＳは負の電圧−ｖ２に等しいレベルとなる．負の電
圧−Ｖｌよりも負の電圧一ｖ２が低い電位の時、基板の
電位は−Ｖ２よりもダイオードの順方向電圧以上高くは
ならない．何故なら、高くなろうとすると基板から電源
一Ｖ２に向かって電荷が流れるからである．また、基板
の電位が下がって−ＶｌよりもＭＯＳＩ−ランジスタの
閾値以上低い電位になると、トランジスタ６が導通し基
板と電源−ｖ２の間に電荷が流れる。 この時、基板の電位が−Ｖ２よりも高ければ正帰還がか
かりトランジスタ６は一層深＜ＯＮする。 そのために、基板はー■２に固定される．また、この時
、基板の電位が−ｖ２よりも低ければ，基板の電位はー
ｖ２方向に引き上げられ、ＭＯＳトランジスタ６はＯＦ
Ｆする．いずれにしてち、基板の電位は一定範囲を維持
する．ＭＯＳトランジスタ５と６とは２つの電源一ｖ１
とーｖ２に対して対称であるから、この特性は負の電圧
−ｖｌと負の電圧一Ｖ２の大小関係に依らずに維持され
ることは明らかである， 次に、負の電圧一Ｖｌよりも負の電圧−Ｖ２の電位が高
くなった場合を考える．基板に関しては、上述した通り
でやはり一定電位内に維持される．ところで．ＩＣ内部
には電源として−ｖＳＳが供給されているから，制御信
号及びインバータ出力の振幅は基準電圧ＧＮＤと負の電
圧一ｖ２の間である．一方、反転型レベルシフト回路７
の出力の振幅は基準電圧ＧＮＤと負の電圧一Ｖｌの間で
あるから、負の電圧−Ｖｌが負の電圧−ｖ２よりも十分
低くなったと仮定しても、ＭＯＳトランジスタｌは確実
にＯＦＦする． 制御信号人力端子の電位がーｖＳＳの場合にも、本発明
の回路の対称性から同様の説明により回路動作が示され
るため、ここでは省略する．なお、上記実施例では、Ｎ
チャネルＭＯＳＩ−ランジスタを用いた場合の一実施例
について説明したが．本発明は上記実施例に限定される
ちのでは無く，ＰチャネルＭＯＳトランジスタ、さらに
は他の電界効果型トランジスタを用いた回路にも適用す
ることができ、同様の効果を得ることができるものであ
る．
本発明によれば，上述の如く電源電圧の異なる２つの電
源を，その出力電圧の大小に関りなく切換ることか可能
であるため，バッテリーによるパックアップをするシス
テム等に用いることにより、外部回路が不要になるなど
極めて効果が大きいらのである．
源を，その出力電圧の大小に関りなく切換ることか可能
であるため，バッテリーによるパックアップをするシス
テム等に用いることにより、外部回路が不要になるなど
極めて効果が大きいらのである．
第１図は本発明の電源切換回路の一実施例を示す回路図
，第２図は従来の１！源切換回路を示す回路図である． １〜６ ・ ７ ・ ・ ８ ・ ・ ・・トランジスタ ・・反転型レベルシフト回路 ・・インバータ ９ ・正転型レベルシフト回路 １０ ・制御信号入力端子 以 上
，第２図は従来の１！源切換回路を示す回路図である． １〜６ ・ ７ ・ ・ ８ ・ ・ ・・トランジスタ ・・反転型レベルシフト回路 ・・インバータ ９ ・正転型レベルシフト回路 １０ ・制御信号入力端子 以 上
Claims (1)
- 電気的に接続された共通の基板上に設けられると共に、
直列に接続された第１、第２、第３、第４のＭＯＳトラ
ンジスタと、前記第１のＭＯＳトランジスタのソースに
接続された第１の電源端子と、前記第４のＭＯＳトラン
ジスタのソースに接続された第２の電源端子と、前記共
通の基板上に設けられドレインを前記第１の電源端子に
、ソースを前記基板にそれぞれ接続した第５のＭＯＳト
ランジスタと、前記共通の基板上に設けられドレインを
前記第２の電源端子に、ソースを前記基板にそれぞれ接
続した第６のＭＯＳトランジスタと、前記第１の電源端
子に接続されその出力を前記第１のＭＯＳトランジスタ
のゲートに入力する反転型レベルシフト回路と、前記第
２と第３のＭＯＳトランジスタの共通のドレインに接続
された第３の電源端子と、前記第３の電源端子に接続さ
れ出力を前記第２のＭＯＳトランジスタのゲートに入力
するインバータと、前記第２の電源端子に接続され出力
を前記第４のＭＯＳトランジスタのゲートに入力する正
転型レベルシフタと、前記第３のＭＯＳトランジスタの
ゲート及び前記反転型レベルシフトと前記インバータと
、前記正転型レベルシフタのそれぞれの入力端子との共
通接続点である制御信号入力端子とから成る電源切換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18806789A JPH0352010A (ja) | 1989-07-20 | 1989-07-20 | 電源切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18806789A JPH0352010A (ja) | 1989-07-20 | 1989-07-20 | 電源切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0352010A true JPH0352010A (ja) | 1991-03-06 |
Family
ID=16217128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18806789A Pending JPH0352010A (ja) | 1989-07-20 | 1989-07-20 | 電源切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0352010A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892302A (en) * | 1997-03-28 | 1999-04-06 | Mitsubishi Electric Semiconductor Software Co. Ltd. | Power switching circuit |
| JP2000196429A (ja) * | 1998-12-25 | 2000-07-14 | Toshiba Corp | アナログスイッチ回路 |
-
1989
- 1989-07-20 JP JP18806789A patent/JPH0352010A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892302A (en) * | 1997-03-28 | 1999-04-06 | Mitsubishi Electric Semiconductor Software Co. Ltd. | Power switching circuit |
| JP2000196429A (ja) * | 1998-12-25 | 2000-07-14 | Toshiba Corp | アナログスイッチ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0884849B1 (en) | Voltage-level shifter | |
| US5113097A (en) | CMOS level shifter circuit | |
| US7825700B2 (en) | Integrated circuit comparator or amplifier | |
| US5872476A (en) | Level converter circuit generating a plurality of positive/negative voltages | |
| US6683445B2 (en) | Internal power voltage generator | |
| EP1229649B1 (en) | Output circuit | |
| JPH03235517A (ja) | スイッチ回路 | |
| KR950007462B1 (ko) | 멀티모드 입력회로 | |
| US20050156631A1 (en) | Level shifter | |
| JP3586612B2 (ja) | 遅延回路 | |
| US20130176066A1 (en) | Level shift circuit | |
| US20030117207A1 (en) | Level shifter having plurality of outputs | |
| EP0810732B1 (en) | Differential signal generating circuit having current spike suppressing circuit | |
| GB2349997A (en) | Voltage level converter for an active matrix LCD | |
| JP3089552B2 (ja) | レベルシフター | |
| US6191624B1 (en) | Voltage comparator | |
| KR0159324B1 (ko) | 데이터 출력회로 | |
| JP3601901B2 (ja) | 昇圧回路 | |
| US20030222701A1 (en) | Level shifter having plurality of outputs | |
| JPH0352010A (ja) | 電源切換回路 | |
| EP1360765B1 (en) | Buffers with reduced voltage input/output signals | |
| JP2001016084A (ja) | リセット回路 | |
| JPS62145906A (ja) | 増幅回路 | |
| JP2001111412A (ja) | 入力信号レベル変換回路及び液晶表示装置 | |
| JP3211830B2 (ja) | Ｃｍｏｓレベル・シフタ回路 |