JPH0352301A - マイクロ波用スイッチ - Google Patents
マイクロ波用スイッチInfo
- Publication number
- JPH0352301A JPH0352301A JP18600789A JP18600789A JPH0352301A JP H0352301 A JPH0352301 A JP H0352301A JP 18600789 A JP18600789 A JP 18600789A JP 18600789 A JP18600789 A JP 18600789A JP H0352301 A JPH0352301 A JP H0352301A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- fets
- isolation
- fet
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
マイクロ波用スイッチ、特に、マイクロ波帯における送
信・受信の切り換えや、フェーズド・アレイ・システム
等に利用されるスイッチに関し、挿入填およびアイソレ
ーション共に高い周波数まで優れた特性を実現すること
を目的とし、２つの電界効果トランジスタを備え、該２
つのトランジスタを入出力間で並列に接続し、該２つの
トランジスタの間が、誘導性で且つ所定のインピーダン
スを有する伝送線路で結合されてなり、前記電界効果ト
ランジスタのチャネル領域の不純物濃度は２． Ｏ Ｘ
ＩＯ”／ｃｎ！以上となるように構或する。
信・受信の切り換えや、フェーズド・アレイ・システム
等に利用されるスイッチに関し、挿入填およびアイソレ
ーション共に高い周波数まで優れた特性を実現すること
を目的とし、２つの電界効果トランジスタを備え、該２
つのトランジスタを入出力間で並列に接続し、該２つの
トランジスタの間が、誘導性で且つ所定のインピーダン
スを有する伝送線路で結合されてなり、前記電界効果ト
ランジスタのチャネル領域の不純物濃度は２． Ｏ Ｘ
ＩＯ”／ｃｎ！以上となるように構或する。
本発明は、マイクロ波用スイッチに関し、特に、マイク
ロ波帯における送信・受信の切り換えや、フェーズド・
アレイ・システム等に利用されるスイッチに関する。
ロ波帯における送信・受信の切り換えや、フェーズド・
アレイ・システム等に利用されるスイッチに関する。
近年、通信技術は目覚ましく発展を続け、高い周波数の
マイクロ波の利用が積極的に准進されている。このよう
なマイクロ波の応用機器に利用されるデバイスの中でも
重要な位置を占めるマイクロ波用スイッチは、通信技術
の発達に伴い、挿入損が小さく且つ入出力間の絶縁性（
アイソレーション）が高いことが要求されている。
マイクロ波の利用が積極的に准進されている。このよう
なマイクロ波の応用機器に利用されるデバイスの中でも
重要な位置を占めるマイクロ波用スイッチは、通信技術
の発達に伴い、挿入損が小さく且つ入出力間の絶縁性（
アイソレーション）が高いことが要求されている。
従来の電界効果トランジスタ（ＦＥＴ）は、主に増幅素
子用として開発されてきたため、そのチャネルの抵抗は
概して高くなるように設計されている。そのため、該Ｆ
Ｅ Ｔは、スイッチング素子として用いられた場合に
以下の問題点を提起する。
子用として開発されてきたため、そのチャネルの抵抗は
概して高くなるように設計されている。そのため、該Ｆ
Ｅ Ｔは、スイッチング素子として用いられた場合に
以下の問題点を提起する。
例えば、第６図（ａ）に示されるように、ＦＥＴΩ，を
直列に接続して（シリーズ型として）用いた場合、該Ｆ
ＥＴのチャネルの高抵抗のために電力消費すなわち挿入
損が増大するという問題が生しる。また、同図（ｂ）に
示されるようにＦＥＴＱｚを並列に接続して（シャント
型として）用いた場合には、該ＦＥＴのオン時に、チャ
ネルの高抵抗のために該ＦＥＴに入力端ＩＮからの電流
が充分に流れ込まず、一部の電流は出力端ＯＵＴ側に流
れ、そのために入出力間のアイソレーションが低下する
という問題が生しる。
直列に接続して（シリーズ型として）用いた場合、該Ｆ
ＥＴのチャネルの高抵抗のために電力消費すなわち挿入
損が増大するという問題が生しる。また、同図（ｂ）に
示されるようにＦＥＴＱｚを並列に接続して（シャント
型として）用いた場合には、該ＦＥＴのオン時に、チャ
ネルの高抵抗のために該ＦＥＴに入力端ＩＮからの電流
が充分に流れ込まず、一部の電流は出力端ＯＵＴ側に流
れ、そのために入出力間のアイソレーションが低下する
という問題が生しる。
これに対処するため、ＦＥＴの構造を工夫してチャネル
の抵抗を低減した場合、該ＦＥＴのソ−ス・ドレイン間
６こ電流が流れ易くなるので、逆に、第６図（ａ）の形
態ではアイソレーションが悪化し、（ｂ）の形態では該
ＦＥＴにおける電力消費（挿入損）が増大するという不
都合が生じる。
の抵抗を低減した場合、該ＦＥＴのソ−ス・ドレイン間
６こ電流が流れ易くなるので、逆に、第６図（ａ）の形
態ではアイソレーションが悪化し、（ｂ）の形態では該
ＦＥＴにおける電力消費（挿入損）が増大するという不
都合が生じる。
本発明は、かかる従来技術における課題に鑑み創作され
たもので、挿入損およびアイソレーシヲン共に高い周波
数まで優れた特性を実現するマイクロ波用スイッチを提
供することを目的としている。
たもので、挿入損およびアイソレーシヲン共に高い周波
数まで優れた特性を実現するマイクロ波用スイッチを提
供することを目的としている。
本発明によるマイクロ波用スインチは、２つの電界効果
トランジスタを備え、 該２つのトランジスタを入出力村井仰＃間で並列に接続
し、 該２つのトランジスタの間が、誘導性で且つ所定のイン
ピーダンスを有する伝送線路で結合されてなり、前記電
界効果トランジスタのチャネル領域の不純物濃度は２．
０×１０１ｌｌ／ｃ一以上となっていることを特徴とす
る。
トランジスタを備え、 該２つのトランジスタを入出力村井仰＃間で並列に接続
し、 該２つのトランジスタの間が、誘導性で且つ所定のイン
ピーダンスを有する伝送線路で結合されてなり、前記電
界効果トランジスタのチャネル領域の不純物濃度は２．
０×１０１ｌｌ／ｃ一以上となっていることを特徴とす
る。
［作 用］
上述した構成によれば、２つのＦＥＴがオン状態の時、
Ｂ Ｆ Ｅ Ｔの容量（キャパシタンス）と誘導性の伝
送線路のインダクタンスは一種のローパス・フィルタを
構威し、これによって高い周波数まで挿入損を最小限に
抑制することができる。
Ｂ Ｆ Ｅ Ｔの容量（キャパシタンス）と誘導性の伝
送線路のインダクタンスは一種のローパス・フィルタを
構威し、これによって高い周波数まで挿入損を最小限に
抑制することができる。
一方、伝送線路は高インピーダンスを有しているので、
２つのＦＥＴがオフ状態の場合にアイソレーションを高
めることができる。また、２つのＦＥＴのチャネル抵抗
は低いため、オン状態の時は該ＦＥＴの部分は殆どショ
ート状態に近い。従って、マイクロ波の反射係数が高く
なって一層、アイソレーションが改善される。
２つのＦＥＴがオフ状態の場合にアイソレーションを高
めることができる。また、２つのＦＥＴのチャネル抵抗
は低いため、オン状態の時は該ＦＥＴの部分は殆どショ
ート状態に近い。従って、マイクロ波の反射係数が高く
なって一層、アイソレーションが改善される。
なお、本発明の他の構戒上の特徴および作用の詳細につ
いては、添付図面を参照しつつ以下に記述される実施例
を用いて説明する。
いては、添付図面を参照しつつ以下に記述される実施例
を用いて説明する。
第１図には本発明の一実施例としてのマイクロ波用スイ
ッチの回路構威が示される。
ッチの回路構威が示される。
同図において、１、２および４はガリウム・砒素（Ｇａ
Ａｓ） Ｆ Ｅ Ｔ、３は高インピーダンスを有する伝
送線路を示し、本実施例では、該伝送線路３はストリ・
ンプ線路で構威され、その一端はＦＥＴ４を介して入力
端ＩＮに接続され、他端は出力端ＯＵＴに接続されてい
る。また、ＦＥＴＩはストリップ線路３の一端とグラン
ドの間に接続され、ＦＥＴ２はストリップ線路３の他端
とグランドの間に接続されている。すなわち、ＦＥＴＩ
とＦＥＴ２は信号線に対して並列に接続され、ストリッ
プ線路３は信号線に対して直列に接続されている。
Ａｓ） Ｆ Ｅ Ｔ、３は高インピーダンスを有する伝
送線路を示し、本実施例では、該伝送線路３はストリ・
ンプ線路で構威され、その一端はＦＥＴ４を介して入力
端ＩＮに接続され、他端は出力端ＯＵＴに接続されてい
る。また、ＦＥＴＩはストリップ線路３の一端とグラン
ドの間に接続され、ＦＥＴ２はストリップ線路３の他端
とグランドの間に接続されている。すなわち、ＦＥＴＩ
とＦＥＴ２は信号線に対して並列に接続され、ストリッ
プ線路３は信号線に対して直列に接続されている。
ＦＥＴＩおよびＦＥＴ２はそれぞれゲート信号Ｇ ．Ｇ
ｚに応答し、ＦＥＴ４はゲート信号Ｇ０に応答する。
ｚに応答し、ＦＥＴ４はゲート信号Ｇ０に応答する。
本実施例では、ＦＥＴＩおよびＦＥＴ２とＦＥＴ４が交
互にオン・オフするように各ゲート信号Ｇ ｏ ， Ｇ
．Ｇ ｔが印加される。第２図に印加タイミングの一
例が示される。
互にオン・オフするように各ゲート信号Ｇ ｏ ， Ｇ
．Ｇ ｔが印加される。第２図に印加タイミングの一
例が示される。
第３図には第１図におけるＦＥＴの構造が断面的に示さ
れる。
れる。
図中、ＩＯは半絶縁性のＧａＡｓ基板、１１．１２は高
濃度（ｎ゛）の不純物、例えばシリコン（Ｓｉ）、の拡
敗層、１３はチャネル層（活性層） 、１４．１５は拡
散層ＩＬ１２にそれぞれオーミック接続された、例えば
金・ゲルマニウム／ニッケル／金（ＡｕＧｅ／Ｎｉ／Ａ
ｕ）からなるソース・ドレイン電極、そして、ｌ６はチ
ャネル層ｌ３にショットキー接続された、例えば金（Ａ
ｕ）またはアルミニウム（ＡＩ）からなるゲート電極を
示す。
濃度（ｎ゛）の不純物、例えばシリコン（Ｓｉ）、の拡
敗層、１３はチャネル層（活性層） 、１４．１５は拡
散層ＩＬ１２にそれぞれオーミック接続された、例えば
金・ゲルマニウム／ニッケル／金（ＡｕＧｅ／Ｎｉ／Ａ
ｕ）からなるソース・ドレイン電極、そして、ｌ６はチ
ャネル層ｌ３にショットキー接続された、例えば金（Ａ
ｕ）またはアルミニウム（ＡＩ）からなるゲート電極を
示す。
チャネル（層）における不純物濃度をＮ、チャネルの厚
さをａとすると、チャネルの抵抗Ｒは、以下の式に示す
ようにＮとａに反比例する。
さをａとすると、チャネルの抵抗Ｒは、以下の式に示す
ようにＮとａに反比例する。
Ｒａ：ｌ／Ｎａ
従って、ドーズ量を増やせばＮが増加してＲは小さくな
り、また、注入エネルギーを増やせばａが堆加してやは
りＲは小さくなる。
り、また、注入エネルギーを増やせばａが堆加してやは
りＲは小さくなる。
第４図にドーズ量および注人工不ルギーとチャネルの抵
抗の関係が示される。
抗の関係が示される。
同図を参照すると、注入エネルギーが同じならばドーズ
量が増大するに従いチャネルの抵抗は低くなり、また、
ドーズ量が同じならば注入エネルギ一の大きい方がチャ
ネルの抵抗は低いことが分かるであろう。
量が増大するに従いチャネルの抵抗は低くなり、また、
ドーズ量が同じならば注入エネルギ一の大きい方がチャ
ネルの抵抗は低いことが分かるであろう。
ＦＥＴがスイッチング素子用として適するためのチャネ
ル抵抗は、ゲート幅１ｍｍ＋あたり約２．５Ω以下にす
る必要がある。従って、チャネル層ｌ３内の不純物濃度
は２．ＯＸ１０”／ＣＴ１以上にしなければならない。
ル抵抗は、ゲート幅１ｍｍ＋あたり約２．５Ω以下にす
る必要がある。従って、チャネル層ｌ３内の不純物濃度
は２．ＯＸ１０”／ＣＴ１以上にしなければならない。
そのため、本実施例では、ゲート電極ｌ６の直下にチャ
ネル層１３を形成する工程において、Ｓｉイオンのドー
ズ量を３．５Ｘ１０Ｉｆｆ／ＣＴＩＩ以上とし、注入エ
ネルギーを１００ＫｅＶ以上としている。
ネル層１３を形成する工程において、Ｓｉイオンのドー
ズ量を３．５Ｘ１０Ｉｆｆ／ＣＴＩＩ以上とし、注入エ
ネルギーを１００ＫｅＶ以上としている。
このような設定条件の下で作戒されたＦＥＴは、チャネ
ルの抵抗は確かに低くなるが、その反面、ＦＥＴの容量
が増大してしまい、周波数が高くなるにつれて、スイッ
チ素子としての特性が悪化するｆ頃向にある。
ルの抵抗は確かに低くなるが、その反面、ＦＥＴの容量
が増大してしまい、周波数が高くなるにつれて、スイッ
チ素子としての特性が悪化するｆ頃向にある。
これに対し本実施例では、伝送線路３が高インピーダン
スのストリンプ線路で形成されているので、該線路は誘
導性（インダクティブ）になる。
スのストリンプ線路で形成されているので、該線路は誘
導性（インダクティブ）になる。
従って、ＦＥＴＩおよび２に負のゲート・バイアスをそ
のピンチオフ電圧以上にかけて（本実施例では−５Ｖ）
該ＦＥＴをオン状態にした時、該ＦＥＴＩ、２のキャパ
シタンスとストリップ線路３のインダクタンスは、第５
図に示されるように一種のローパス・フィルタを構或す
る。これによって、高い周波数まで挿入損を最小限に抑
制することが可能となる。
のピンチオフ電圧以上にかけて（本実施例では−５Ｖ）
該ＦＥＴをオン状態にした時、該ＦＥＴＩ、２のキャパ
シタンスとストリップ線路３のインダクタンスは、第５
図に示されるように一種のローパス・フィルタを構或す
る。これによって、高い周波数まで挿入損を最小限に抑
制することが可能となる。
一方、ストリップ線路３は高インピーダンスになってい
るため、ＦＥＴＩおよび２にゲート・バイアスをかけず
に該Ｆ Ｅ Ｔをオフにした場合に、アイソレーション
の改善に寄与している。また、ＦＥＴＩ、２のチャネル
の抵抗は上述したように非常に小さいため、該ＦＥＴの
オン時に、ｇＫ Ｆ ＥＴの部分は殆どショート状態に
近く、そのためマイクロ波の反射係数が高くなり、一層
、アイソレーションが改善される。
るため、ＦＥＴＩおよび２にゲート・バイアスをかけず
に該Ｆ Ｅ Ｔをオフにした場合に、アイソレーション
の改善に寄与している。また、ＦＥＴＩ、２のチャネル
の抵抗は上述したように非常に小さいため、該ＦＥＴの
オン時に、ｇＫ Ｆ ＥＴの部分は殆どショート状態に
近く、そのためマイクロ波の反射係数が高くなり、一層
、アイソレーションが改善される。
なお、信号線に対して直列に接続されたＦＥＴ４は、入
力端ＩＮからの直流戒分をカントする働きをしている。
力端ＩＮからの直流戒分をカントする働きをしている。
以上説明したように本発明のマイクロ波用スイッチによ
れば、挿入損を抑制すると共にアイソレーションを改善
することができる。
れば、挿入損を抑制すると共にアイソレーションを改善
することができる。
第１図は本発明の一実施例としてのマイクロ波用スイッ
チの構威を示す回路図、 第２図は各ゲート信号の印加タイξング図、第３図は第
１図におけるＦＥＴの構造を示す断面図、 第４図はドーズ量および注入エネルギーとチャネルの抵
抗の関係を示す図、 第５図は第１図のスイッチの主要部の等価回路図、 第６図（ａ）および（ｂ）は従来形のマイクロ波用スイ
ッチの構成例を示す図、 である。 （符号の説明） ｌ、２、４・・・電界効果トランジスタ（ＦＥＴ）、３
・・・伝送線路（ストリップ線路）、１３・・・チャネ
ル層（活性層）、 ＩＮ・・・人力端、 ＯＵＴ・・・出力端。
チの構威を示す回路図、 第２図は各ゲート信号の印加タイξング図、第３図は第
１図におけるＦＥＴの構造を示す断面図、 第４図はドーズ量および注入エネルギーとチャネルの抵
抗の関係を示す図、 第５図は第１図のスイッチの主要部の等価回路図、 第６図（ａ）および（ｂ）は従来形のマイクロ波用スイ
ッチの構成例を示す図、 である。 （符号の説明） ｌ、２、４・・・電界効果トランジスタ（ＦＥＴ）、３
・・・伝送線路（ストリップ線路）、１３・・・チャネ
ル層（活性層）、 ＩＮ・・・人力端、 ＯＵＴ・・・出力端。
Claims (1)
- 【特許請求の範囲】 ２つの電界効果トランジスタ（１，２）を備え、該２つ
のトランジスタを入出力（ＩＮ，ＯＵＴ）間で並列に接
続し、 該２つのトランジスタの間が、誘導性で且つ所定のイン
ピーダンスを有する伝送線路（３）で結合されてなり、
前記電界効果トランジスタのチャネル領域の不純物濃度
は２．０×１０＾１＾８／ｃｍ＾３以上となっているこ
とを特徴とする請求項１に記載のマイクロ波用スイッチ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18600789A JPH0352301A (ja) | 1989-07-20 | 1989-07-20 | マイクロ波用スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18600789A JPH0352301A (ja) | 1989-07-20 | 1989-07-20 | マイクロ波用スイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0352301A true JPH0352301A (ja) | 1991-03-06 |
Family
ID=16180740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18600789A Pending JPH0352301A (ja) | 1989-07-20 | 1989-07-20 | マイクロ波用スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0352301A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103229A (ja) * | 1981-12-15 | 1983-06-20 | Matsushita Electric Ind Co Ltd | 高周波信号切換装置 |
| JPS61208307A (ja) * | 1985-03-13 | 1986-09-16 | Mitsubishi Electric Corp | 半導体移相器 |
-
1989
- 1989-07-20 JP JP18600789A patent/JPH0352301A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103229A (ja) * | 1981-12-15 | 1983-06-20 | Matsushita Electric Ind Co Ltd | 高周波信号切換装置 |
| JPS61208307A (ja) * | 1985-03-13 | 1986-09-16 | Mitsubishi Electric Corp | 半導体移相器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313083A (en) | R.F. switching circuits | |
| JPS63238716A (ja) | スイッチ回路 | |
| JP2947808B2 (ja) | 可変減衰器 | |
| US4947062A (en) | Double balanced mixing | |
| US4390851A (en) | Monolithic microwave amplifier having active impedance matching | |
| US20080203478A1 (en) | High Frequency Switch With Low Loss, Low Harmonics, And Improved Linearity Performance | |
| EP0524620A2 (en) | Field effect transistor and high frequency circuits using the same | |
| KR20010104671A (ko) | 화합물 반도체 스위치 회로 장치 | |
| JP3263798B2 (ja) | 半導体スイツチ | |
| KR100299900B1 (ko) | 병렬 접속된 고역 통과신호 경로와 저역 통과신호 경로를 갖는반도체 이상기 | |
| EP0373803A2 (en) | R. F. switching circuits | |
| KR100644980B1 (ko) | 화합물 반도체 스위치 회로 장치 | |
| EP1969638A2 (en) | Semiconductor device and circuit having multiple voltage controlled capacitors | |
| US4908531A (en) | Monolithic active isolator | |
| Kusunoki et al. | SPDT switch MMIC using E/D-mode GaAs JFETs for personal communications | |
| US4985642A (en) | High-frequency circuit having a loaded field-effect transistor | |
| US5087898A (en) | Integrated semiconductor active isolator circuit | |
| EP0481113B1 (en) | Digitally controlled field effect attenuator devices | |
| JPH0352301A (ja) | マイクロ波用スイッチ | |
| HK1007361B (en) | Digitally controlled field effect attenuator devices | |
| US20040026742A1 (en) | Semiconductor device | |
| JPS60200547A (ja) | 半導体装置 | |
| EP0226154A2 (en) | Monolithic dual-gate GaAs fet digital phase shifter with gain | |
| JP3071985B2 (ja) | スイッチ装置 | |
| JPH0779132A (ja) | 可変減衰器 |