JPH0352421A - 電源ゼロクロスパルス回路 - Google Patents
電源ゼロクロスパルス回路Info
- Publication number
- JPH0352421A JPH0352421A JP1187846A JP18784689A JPH0352421A JP H0352421 A JPH0352421 A JP H0352421A JP 1187846 A JP1187846 A JP 1187846A JP 18784689 A JP18784689 A JP 18784689A JP H0352421 A JPH0352421 A JP H0352421A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- resistor
- common
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、主に、電力線搬送通信を用いたホムオートメ
ーシゴンの電源ゼロクロスパルス回路に関するものであ
る。
ーシゴンの電源ゼロクロスパルス回路に関するものであ
る。
従来の技術
従来、電力線搬送通信を行なう場合、信号の送信端末と
受信端末とのタイミング合わせ（以下、同期と言う）に
は、交流電源のゼロクロスの瞬間を利用するのが一般的
である。
受信端末とのタイミング合わせ（以下、同期と言う）に
は、交流電源のゼロクロスの瞬間を利用するのが一般的
である。
その例を第４図に示す。制御手段１６はより駆動され通
信信号の送受を行なう通信手段１６は、交流電源との絶
縁確保の為に、注入トランス１７とカップリングコンデ
ンサ１８とを介して、交流電源に高周波信号を注入する
。各手段の電源は、電源トランス１１により絶縁を確保
すると共に降圧された交流をダイオードブリッジ１２に
より整流し、逆流防止の為のダイオード１３を介し、安
定化千段１４により平滑しかつ安定化することによシ得
ている。
信信号の送受を行なう通信手段１６は、交流電源との絶
縁確保の為に、注入トランス１７とカップリングコンデ
ンサ１８とを介して、交流電源に高周波信号を注入する
。各手段の電源は、電源トランス１１により絶縁を確保
すると共に降圧された交流をダイオードブリッジ１２に
より整流し、逆流防止の為のダイオード１３を介し、安
定化千段１４により平滑しかつ安定化することによシ得
ている。
壕た、制御手段１６が通信手段１６を駆動する同期の為
の電源ゼロクロスパルス（以下、ｚｖＰと略す）は、コ
ンバレータ１９の２つの信号入力端子の一方に基準電圧
Ｖエを、他方にダイオードブリッジ１２の脈流出力電圧
を印加し、両者を比較することによシ得ている。
の電源ゼロクロスパルス（以下、ｚｖＰと略す）は、コ
ンバレータ１９の２つの信号入力端子の一方に基準電圧
Ｖエを、他方にダイオードブリッジ１２の脈流出力電圧
を印加し、両者を比較することによシ得ている。
発明が解決しようとする課題
従来のＺｖＰ発生の方法では、コンパレータ１９にはコ
ンパレータＩＣを用いてかり、筐たその動作電源として
入力端子に加わる電圧より高電圧が要求されるので、安
定化手段１４としては２種類の安定化電圧を出力しなけ
ればならない。従って、回路規模が大きく、高コストと
なってしまう。
ンパレータＩＣを用いてかり、筐たその動作電源として
入力端子に加わる電圧より高電圧が要求されるので、安
定化手段１４としては２種類の安定化電圧を出力しなけ
ればならない。従って、回路規模が大きく、高コストと
なってしまう。
そこで、本発明は、コレパレータＩＣを使用せず、従っ
て高電圧を準備する必要のない、小型・安価な電源ゼロ
クロスパルス回路を得ることを第１の目的とする。
て高電圧を準備する必要のない、小型・安価な電源ゼロ
クロスパルス回路を得ることを第１の目的とする。
１た、電源トランスは一般的に、一次・二次間に数百マ
イクロ秒の位置ズレがあう、かつ、そのズレ量はトラン
ス個々に大きくバラツいている。
イクロ秒の位置ズレがあう、かつ、そのズレ量はトラン
ス個々に大きくバラツいている。
その為、複数の通信端末間でｚｖＰの同時性が確保でき
ず、通信の同期が乱れ、通信信頼性が低下してしまう。
ず、通信の同期が乱れ、通信信頼性が低下してしまう。
そこで、絶縁性を確保しつつ、ｚｖＰの同時性を実現す
ることが、本発明の第２の目的である。
ることが、本発明の第２の目的である。
課題を解決するための手段
上記第１の目的を達戒する為に、本発明は、ダイオード
ブリッジと第１の抵抗とツエナーダイオードとトランジ
スタとコンデンサとで簡易な安定化電源を構或し、コン
デンサへの充電電流をフオトカプラ（以下、ＰＣと略す
）によりｚｖＰに変換するものである。
ブリッジと第１の抵抗とツエナーダイオードとトランジ
スタとコンデンサとで簡易な安定化電源を構或し、コン
デンサへの充電電流をフオトカプラ（以下、ＰＣと略す
）によりｚｖＰに変換するものである。
１た、第２の目的を達或する為に、本発明は、第２の抵
抗を電源トランスを介さない簡易な安定化電源の負荷と
すると共に、ＰＣの出力トランジスタの駆動電源を絶縁
電源から得るものである。
抗を電源トランスを介さない簡易な安定化電源の負荷と
すると共に、ＰＣの出力トランジスタの駆動電源を絶縁
電源から得るものである。
作 用
第１の抵抗とツェナーダイオードとトランジスタとコン
デンサとで構戒した簡易な安定化電源に対し、脈流電圧
が上記安定化電圧を下１わっていると、トランジスタは
遮断し、ＰＣの入力ダイオードの通電が無くなるのでＰ
Ｃの出力トランジスタも遮断し、出力トランジスタと第
２の抵抗との接続点には、上記安定化電圧がｚｖＰとし
て現れ、逆に、脈流電圧が上記安定化電圧を上まわると
、コンデンサの電位を一定に保つべくトランジスタが導
通し、ＰＣの入力ダイオードに通電するので、ＰＣの出
力トランジスタが導通して第２の抵抗を介して現われて
いたｚｖＰが消える。
デンサとで構戒した簡易な安定化電源に対し、脈流電圧
が上記安定化電圧を下１わっていると、トランジスタは
遮断し、ＰＣの入力ダイオードの通電が無くなるのでＰ
Ｃの出力トランジスタも遮断し、出力トランジスタと第
２の抵抗との接続点には、上記安定化電圧がｚｖＰとし
て現れ、逆に、脈流電圧が上記安定化電圧を上まわると
、コンデンサの電位を一定に保つべくトランジスタが導
通し、ＰＣの入力ダイオードに通電するので、ＰＣの出
力トランジスタが導通して第２の抵抗を介して現われて
いたｚｖＰが消える。
１た、電源トランスを介さずに得た脈流電圧と上記安定
化電圧との大小関係に応じてＰＣの入力ダイオードへの
通電・非通電があるときに、ＰＣの出力トランジスタに
絶縁電源を供給することにより、交流電源との絶縁が確
保され、かつ、位相ズレのないｚｖＰが得られる。
化電圧との大小関係に応じてＰＣの入力ダイオードへの
通電・非通電があるときに、ＰＣの出力トランジスタに
絶縁電源を供給することにより、交流電源との絶縁が確
保され、かつ、位相ズレのないｚｖＰが得られる。
実施例
以下、添付図面をもとに本発明の一実施例について説明
する。第１図においては従来例と同一部分には同一符号
を付して一部説明を省略している。
する。第１図においては従来例と同一部分には同一符号
を付して一部説明を省略している。
第１図の電源ゼロクロスパルス回路は、交流電源を全波
整流するダイオードブリッジ１２と、ダイオードブリッ
ジ１２の脈流出力・コモン間に互いに直列接続されて挿
入されその中点・コモン間に基準電圧を発生する第１の
抵抗２およびツエナーダイオード３と、コレクタがＰＣ
４の入カダイオード４ａを順方向に介して前記ダイオー
ドブリッジ１２の脈流出力に接続され、かつベースに前
記基準電圧を印加したトランジスタ６と、トランジスタ
５のエミッタ・コモン間に接続されたコンデンサ６と、
同じくエミッタ・コモン間に互いに直列接続されて挿入
された第２の抵抗７と前記ＰＣ４の出力トランジスタ４
ｂとから戒り、前記ＰＣ４の出力トランジスタ４ｂと第
２の抵抗７との接続点から出力を得るようにしたもので
ある。
整流するダイオードブリッジ１２と、ダイオードブリッ
ジ１２の脈流出力・コモン間に互いに直列接続されて挿
入されその中点・コモン間に基準電圧を発生する第１の
抵抗２およびツエナーダイオード３と、コレクタがＰＣ
４の入カダイオード４ａを順方向に介して前記ダイオー
ドブリッジ１２の脈流出力に接続され、かつベースに前
記基準電圧を印加したトランジスタ６と、トランジスタ
５のエミッタ・コモン間に接続されたコンデンサ６と、
同じくエミッタ・コモン間に互いに直列接続されて挿入
された第２の抵抗７と前記ＰＣ４の出力トランジスタ４
ｂとから戒り、前記ＰＣ４の出力トランジスタ４ｂと第
２の抵抗７との接続点から出力を得るようにしたもので
ある。
次に、電圧波形を第２図をもとに説明する。
交流電圧はダイオードブリッジ１２によって整流され第
１図のＡ点に脈流を生ずる（波形Ａ）。
１図のＡ点に脈流を生ずる（波形Ａ）。
更に、第１の抵抗２とツエナーダイオード（ツエナー電
圧＝ｖ２とする）３とによって、トランジスタ６のベー
スには脈流とｖ２の各瞬時値の小さい方が印加される。
圧＝ｖ２とする）３とによって、トランジスタ６のベー
スには脈流とｖ２の各瞬時値の小さい方が印加される。
その結果コンデンサ６は、トランジスタ６のペース・エ
ミッタ間の電圧降下を無視すると、ｖ２ なる電圧に充
電される（波形Ｂｌ，コンデンサ６の充電は、脈流がｖ
２ よシ大きいときに、トランジスタ６のエミッタか
ら行なわれん今、脈流がｖ２ より小さいと、トランジ
スタ６は、ベースに脈流、エミッタにｖ２が印加されて
いるので、遮断となシ、ＰＣ４の入カダイオードの通電
が無くなりＰＣ４の出力トランジスタも遮断し、Ｃ点に
はＢ点の電圧ｖ２がｚｖｐとして現れる（波形Ｃ）。
ミッタ間の電圧降下を無視すると、ｖ２ なる電圧に充
電される（波形Ｂｌ，コンデンサ６の充電は、脈流がｖ
２ よシ大きいときに、トランジスタ６のエミッタか
ら行なわれん今、脈流がｖ２ より小さいと、トランジ
スタ６は、ベースに脈流、エミッタにｖ２が印加されて
いるので、遮断となシ、ＰＣ４の入カダイオードの通電
が無くなりＰＣ４の出力トランジスタも遮断し、Ｃ点に
はＢ点の電圧ｖ２がｚｖｐとして現れる（波形Ｃ）。
逆に、脈流がｖｚ より大きいと、トランジスタ５は
導通してコンデンサ６を充電し、コンデンサ６の充電電
流がＰＣ４０入カダイオードを流れるので、ＰＣ４の出
力トランジスタが導通する結果、第２の抵抗７の一端が
接地・され、Ｃ点のＺｖＰは消える。
導通してコンデンサ６を充電し、コンデンサ６の充電電
流がＰＣ４０入カダイオードを流れるので、ＰＣ４の出
力トランジスタが導通する結果、第２の抵抗７の一端が
接地・され、Ｃ点のＺｖＰは消える。
渣た、安定化手段１０は、Ａ点の脈流をくずさないよう
にダイオード１３を介して得た電圧を平滑し、電圧を安
定化して制御千段１５に動作電源を供給する。
にダイオード１３を介して得た電圧を平滑し、電圧を安
定化して制御千段１５に動作電源を供給する。
制御手段１６は、従来例同様に、ＺｖＰにより同期をと
９つ゜ク通信手段１６により交流電源に高周波信号を送
信し、または、交流電源から高周波信号を受信する。
９つ゜ク通信手段１６により交流電源に高周波信号を送
信し、または、交流電源から高周波信号を受信する。
以上の一連の動作にかいて、コンバレータＩＣを用いな
いので構戒が簡略化され、また、安定化手段１ｏは制御
手段１６の駆動電圧を作るだけで良いので更に全体構或
を簡略にでき、小型化が図れ、安価にできる。
いので構戒が簡略化され、また、安定化手段１ｏは制御
手段１６の駆動電圧を作るだけで良いので更に全体構或
を簡略にでき、小型化が図れ、安価にできる。
次に第３図にもとづいて本発明の第２の実施例について
説明する。第１の実施例と同一部分は同一符号を付し説
明を省略する。
説明する。第１の実施例と同一部分は同一符号を付し説
明を省略する。
ダイオードブリッジ１２は、電源トランス１１を介さず
に交流電源に接続され、第２の抵抗７は、トランジスタ
５のエミツタ・コモン間のコンデンサ６に並列接続され
、ＰＣ４の出力トランジスタ４ｂには、絶縁電源により
、第３の抵抗８を介して電源が供給されるようになって
いる。
に交流電源に接続され、第２の抵抗７は、トランジスタ
５のエミツタ・コモン間のコンデンサ６に並列接続され
、ＰＣ４の出力トランジスタ４ｂには、絶縁電源により
、第３の抵抗８を介して電源が供給されるようになって
いる。
上記構或においては、交流電源に直結されたダイオード
ブリッジ１２によう得られる脈流から、第１の実施例と
同様の原理でＢ点にｖ２ を維持する安定化電源が構或
され、ＰＣ４の出力トランジスタ４ｂは脈流とｖ２
との大小関係にようＯＮ・ＯＦＦ Ｌてｚｖｐを得る
。ＰＣ４０入カダイオード４ａの電流は、コンデンサ６
に並列接続された第２の抵抗７の放電電流と同一であり
、一定値であるから、ＰＣ４は安定した動作が保証され
る。
ブリッジ１２によう得られる脈流から、第１の実施例と
同様の原理でＢ点にｖ２ を維持する安定化電源が構或
され、ＰＣ４の出力トランジスタ４ｂは脈流とｖ２
との大小関係にようＯＮ・ＯＦＦ Ｌてｚｖｐを得る
。ＰＣ４０入カダイオード４ａの電流は、コンデンサ６
に並列接続された第２の抵抗７の放電電流と同一であり
、一定値であるから、ＰＣ４は安定した動作が保証され
る。
このとき，ＰＣ４の出力トランジスタ４ｂへの供給電源
は制御手段１６の駆動電源と共通で、電源トランス１１
により絶縁されたものである。
は制御手段１６の駆動電源と共通で、電源トランス１１
により絶縁されたものである。
従って、ＰＣ４の出力トランジスタ４ｂから得られるｚ
ｖｐは、交流電源に対して絶縁が確保され、かつ、交流
電源に対する位相ズレの無いものである。また、回路構
戊が簡易で、小型・安価であることは、第１の実施例と
同様である。
ｖｐは、交流電源に対して絶縁が確保され、かつ、交流
電源に対する位相ズレの無いものである。また、回路構
戊が簡易で、小型・安価であることは、第１の実施例と
同様である。
発明の効果
以上のように、本発明は、高電圧を別途必要とし構戒も
複雑となるコンパレータを用いず、トランジスタとＰＣ
各１個でＺｖＰを得るので、全体として小型・安価なＺ
ｖＰ回路を実現できる。
複雑となるコンパレータを用いず、トランジスタとＰＣ
各１個でＺｖＰを得るので、全体として小型・安価なＺ
ｖＰ回路を実現できる。
１た、本発明は、ＺｖＰ回路を交流電源に直結し、ｚｖ
Ｐ信号のみをＰＣにより絶縁・伝達するので、電源トラ
ンスによシ絶縁された制御手段へのｚｖｐの同時性を確
保しつつ、絶縁確保もなされるものである。
Ｐ信号のみをＰＣにより絶縁・伝達するので、電源トラ
ンスによシ絶縁された制御手段へのｚｖｐの同時性を確
保しつつ、絶縁確保もなされるものである。
第１図は本発明の第一の実施例を示す回路図、第２図は
第１図に示す各部の電圧波形図、第３図は本発明の第２
の実施例を示す回路図、第４図は従来例を示す回路図で
ある。 ２・・・・・・第１の抵抗、３・・・・・・ツェナーダ
イオード、４・・・・・・フォトカプラ（ＰＣ）、ｓ・
・・・・・トランジスタ、６・・・・・・コンデンサ、
７・・・・・・第２の抵抗、８・・・・・・第３の抵抗
、１０・・・・・・安定化手段、１１・・・・・・電源
トランス、１２・・・・・・ダイオードブリッジ、１６
・・・・・・制御手段。
第１図に示す各部の電圧波形図、第３図は本発明の第２
の実施例を示す回路図、第４図は従来例を示す回路図で
ある。 ２・・・・・・第１の抵抗、３・・・・・・ツェナーダ
イオード、４・・・・・・フォトカプラ（ＰＣ）、ｓ・
・・・・・トランジスタ、６・・・・・・コンデンサ、
７・・・・・・第２の抵抗、８・・・・・・第３の抵抗
、１０・・・・・・安定化手段、１１・・・・・・電源
トランス、１２・・・・・・ダイオードブリッジ、１６
・・・・・・制御手段。
Claims (2)
- （１）交流電源を全波整流するダイオードブリッジと、
ダイオードブリッジの脈流出力・コモン間に互いに直列
接続されて挿入されその中点・コモン間に基準電圧を発
生する第１の抵抗およびツェナーダイオードと、コレク
タがフォトカプラの入力ダイオードを順方向に介して前
記ダイオードブリッジの脈流出力に接続され、かつベー
スに前記基準電圧を印加したトランジスタと、トランジ
スタのエミッタ・コモン間に接続されたコンデンサと、
同じくエミッタ・コモン間に互いに直列接続されて挿入
された第２の抵抗と前記フォトカプラの出力トランジス
タとから成り、前記フォトカプラの出力トランジスタと
第２の抵抗との接続点から出力を得る電源ゼロクロスパ
ルス回路。 - （２）ダイオードブリッジは、電源トランスを介さずに
交流電源に接続され、第２の抵抗は、トランジスタのエ
ミッタ・コモン間のコンデンサに並列接続され、フォト
カプラの出力トランジスタには、絶縁電源により、第３
の抵抗を介して電源が供給される請求項１記載の電源ゼ
ロクロスパルス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187846A JPH0352421A (ja) | 1989-07-20 | 1989-07-20 | 電源ゼロクロスパルス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187846A JPH0352421A (ja) | 1989-07-20 | 1989-07-20 | 電源ゼロクロスパルス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0352421A true JPH0352421A (ja) | 1991-03-06 |
Family
ID=16213249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1187846A Pending JPH0352421A (ja) | 1989-07-20 | 1989-07-20 | 電源ゼロクロスパルス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0352421A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009089551A (ja) * | 2007-10-02 | 2009-04-23 | Oriental Motor Co Ltd | 交流電圧ゼロクロス検出回路、位相制御回路およびモータ制御装置 |
| JP2010178606A (ja) * | 2009-02-02 | 2010-08-12 | Ihi Corp | ゼロクロス点検出装置及びモータ制御駆動装置 |
| JP2023160179A (ja) * | 2022-04-21 | 2023-11-02 | 東芝ライテック株式会社 | 電子スイッチ |
-
1989
- 1989-07-20 JP JP1187846A patent/JPH0352421A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009089551A (ja) * | 2007-10-02 | 2009-04-23 | Oriental Motor Co Ltd | 交流電圧ゼロクロス検出回路、位相制御回路およびモータ制御装置 |
| JP2010178606A (ja) * | 2009-02-02 | 2010-08-12 | Ihi Corp | ゼロクロス点検出装置及びモータ制御駆動装置 |
| JP2023160179A (ja) * | 2022-04-21 | 2023-11-02 | 東芝ライテック株式会社 | 電子スイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980812A (en) | Uninterrupted power supply system having improved power factor correction circuit | |
| US4825144A (en) | Dual channel current mode switching regulator | |
| US5451962A (en) | Boost regulated capacitor multiplier for pulse load | |
| JPH09261507A (ja) | 表示装置の電源装置 | |
| EP0302730B1 (en) | Isolated analog voltage sense circuit | |
| US4079418A (en) | Power supply unit for data viewing devices | |
| US4236196A (en) | Switching regulator | |
| JPH0352421A (ja) | 電源ゼロクロスパルス回路 | |
| JPS60180322A (ja) | 高速度パルス電源装置 | |
| JP2001069756A (ja) | スイッチング電源装置 | |
| US4031528A (en) | Transmitting over power lines | |
| JP3155866B2 (ja) | アイソレ―ションアンプ | |
| JPH02268025A (ja) | 電源ゼロクロスパルス回路 | |
| US4761728A (en) | High voltage generating device | |
| JPH0534233Y2 (ja) | ||
| WO2000038305A9 (en) | A synchronous flyback converter | |
| JPS6219105Y2 (ja) | ||
| JPH02305232A (ja) | 電源ゼロクロスパルス回路 | |
| US4703281A (en) | Clocking pulse generator | |
| JPH0644200Y2 (ja) | 絶縁装置 | |
| JPS6244367Y2 (ja) | ||
| JPH0476247B2 (ja) | ||
| SU1653096A1 (ru) | Стабилизирующий преобразователь | |
| SU1473039A1 (ru) | Однотактный преобразователь посто нного напр жени | |
| JPH0522990Y2 (ja) |