JPH0353076A - Cvd装置の半導体基板加熱制御機構 - Google Patents

Cvd装置の半導体基板加熱制御機構

Info

Publication number
JPH0353076A
JPH0353076A JP18428489A JP18428489A JPH0353076A JP H0353076 A JPH0353076 A JP H0353076A JP 18428489 A JP18428489 A JP 18428489A JP 18428489 A JP18428489 A JP 18428489A JP H0353076 A JPH0353076 A JP H0353076A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
reaction chamber
heater
heated
film formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18428489A
Other languages
English (en)
Inventor
Yoshiyuki Sakai
善行 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP18428489A priority Critical patent/JPH0353076A/ja
Publication of JPH0353076A publication Critical patent/JPH0353076A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCVD法によって半導体基板上に各種の1膜を
形威するCVD装置に関し、さらに詳しくは、CVD法
によって半導体基板上に形威した金属配線上に好通な絶
縁!膜、保護111iAなどを形或可能なプラズマCV
D装置に関するものである。
〔従来の技術〕
CVD (気相化学反応生成)装置としては、その反応
室内に配置したヒータ等の加熱体によって、反応室内に
薄膜形或のために階入された半導体基板を熱分解可能な
温度にまで加熱するようにした構造のものが知られてい
る。このようなCVD装置では、まずそ.の反応室内に
搬入した半導体基板を、加熱体が組み込まれたステージ
上に載せて熱分解に必要な一定の温度、例えば400℃
程度にまで加熱すると共に、この加熱動作と平行して、
反応室内に供給する反応ガスの流量を安定化させ、反応
室内の圧力を目標とするレベルに安定化させ、しかる後
に、反応室内の電極問の放電を開始して半導体基板表面
の成膜を行うようにしている。このような成膜開始工程
においては、通常加熱体によって半導体基板は逸早く目
標とする温度にまで加熱され、この加熱状態で半導体基
板は反応室内の反応ガスの流量および圧力が安定化する
まで待機することになる. P 〔発明が解決しようと 課題〕 しかしながら、このようなCVD装置を用いて、例えば
半導体基板上のアルミニウム配線上に絶縁膜を形戒する
場合においては次のような問題が生ずる。すなわち、半
導体基板を上記のように、一定の加熱状態で、反応室内
の反応ガス流量および圧力が安定化するまで待機させて
おくと、この間に半導体基板上でアルミニウムのヒロソ
クが無視できない程に成長してしまうおそれがある。こ
のような事態が生ずると、アルミニウム配線間に短絡が
発生するなどして、絶縁膜形威後の半導体基板の信頼性
が著しく低下してしまうので好ましくない。
この問題点を解決するために、従来においては、反応ガ
スの流通経路にバイパス回路を付設して常時反応ガスを
流しておき、半導体基板が反応室内に搬入されてから短
時間のうちに反応室内のガス流量を安定化させ、これに
よって半導体基板が加熱状態で待機している時間を短縮
させるようにしようとする提案がなされている。しかし
、この方法では、反応ガスの消費量が膨大なものとなっ
てしまい、実用的でない。
本発明の課題は、上記の点に鑑みて、CVD法により半
導体基板に形或した金属配線上に薄膜を形成するに当た
り、不所望なヒロックの発生を回避することの可能とな
ったCVD装置を実現することにある。
〔課題を解決するための手段〕
上記の!I題を解決するために、本発明では、反応室内
に半導体基板を加熱する加熱体が設置されているCVD
装置において、成膜のために前記反応室内に搬入された
半導体基板を、一時的に前記加熱体から離しておく離間
手段を備えたことを特徴としている。
〔作用〕
この構戊の本発明の装置においては、次のようにして成
膜を行えばよい。すなわち、反応室内に半導体基板を搬
入した後は、ただちにそれを加熱体による加熱状態に晒
さずに、離間手段によって加熱体によって加熱されない
位置に離間させておく。この状態で半導体基板を待機さ
せる。次に、反応室内のガス流量および圧力が安定化し
た時点で、あるいはこの時点よりも僅かに早い時期に、
離間手段による半導体基板の離間状態を解消して、半導
体基板を加熱体による加熱可能な位置に置き、目標とす
る温度にまで加熱する。反応室内のガス流量および圧力
が安定化し、半導体基板が目標温度まで加熱された後に
、成膜を開始する。
このようにして、離間手段によって、半導体基板が加熱
状態で或膜開始まで待機する時間を短縮あるいは実、質
的に無くすことができ、この加熱状態において、半導体
基板上の金属配線に発生するヒロックの戒長を許容でき
る程度に抑制することが可能となる。
〔実施例〕
以下に図面を参照して本発明の実施例を説明すおける反
応室内の構成を示してあり、本σ11の装置はアルミニ
ウム配線が形威された半導体基板上に酸化膜を形或する
ためのものである。本例のc■D装置1の反応室2は、
半導体基板3を出し入れするための開口部を有し、また
この反応室内に反応ガスを循環させる反応ガス吸排口お
よび反応室内を一定の圧力レベルに減圧する真空排気口
を有しており、これらは一般に知られている構或であり
、図示を省略すると共にこれらの詳細な説明もここでは
省略する。反応室2内には、上下に間隔を開けて上部電
極4および下部電極5が配置されている。下部電極5の
上面には加熱体であるヒータ6が組み込まれており、こ
のヒータ6の水平な上面6aが半導体基板3を載せるた
めのステージとされている。
ここに、半導体基板3をヒータ6から離間させるための
離間手段としての一対の押上ピン7、8が、ヒータ6お
よび下部電極5を貫通して上下方向に向けて乗直に配置
されている。これらの一対の押上ビンは、その先OM7
a,8aがヒータ上面6aと面一となる退避位置から、
図に示すようにヒータ上面6aから上方に一定量突出し
た突出位置までの間を移動可能となっている。このよう
にビンを移動させるための駆動機構は一般的に知られて
いる機構を採用することができるので図においては省略
してあり、詳細な説明も省略する。
なお、本例においては、反応ガスとして、(Si114
+N20 +八r)ガスを導入するようになっており、
真空排気系によって反応室内はl.OTorrに減圧さ
れ、ヒータ6によって、半導体基板は成膜時に約400
℃となるように加熱される。また、上部電極4に高周波
を印加することによってプラズマを発生させて、例えば
表面にアルミニウム配線の形威された半導体基板上に酸
化膜を形衣するようになっている。
この構威の装置における戊膜開始までの動作を述べる。
まず、初期状態に!タいては、押上ビン7、8をその突
出位置に設定しておき、反応室2の開口部からこの中に
搬入した半導体v!.板3をこれらの押上ビン7、8上
に載せる。この後、反応室2内で反応ガスの循環を開始
すると共に、反応室内の圧力を目標値まで減圧する。本
例では、反応ガス流量および内圧が安定化した後の成膜
開始時点よりも約10秒程度手前の時点で、押上ビン7
、8を降下させてその退避位置に設定し、半導体基板3
をステージ(ヒータ上面6a)上の載せる。
この結果、ヒータ6によって半導体基板3が加熱されて
、e.膜開始時点では目標とする温度(約400℃)ま
で加熱されることになる。このようにして、成膜開始条
件が成立した後には、電極間に高周波を印加して或膜を
開始する。
このように、本例の装置によれば、成膜開始までに、半
導体基板が加熱状態のままで待機する時間が短縮される
。従って、ヒロックが許容できない程威長する前に成膜
が開始されて半導体基板上に酸化膜が形成され、この酸
化膜の形或によってヒロックのそれ以上の成長が抑制さ
れる。ちなみに、本例の装置において、従来のように半
導体基板を反応室に1駁人後直ちにステージ上に置いた
場合には、反応ガスの流量および反応室内の圧力が一定
となるまでに、約l分程度の間、加熱状態で待機する必
要があり、この間にアルミニウムのヒロックが許容でき
ない程大きく戒長してしまう。
なお、上記の例においては、加熱開始時期の約lO秒手
前から加熱を開始するようにしているが、この加熱開始
時点は個々の装置において別個に規定されるべき性質の
ものであり、特に、成膜開始時の半導体基板の温度とヒ
ロックIIi長量との関係から最適な値を設定すべきで
ある。また、反応室内に搬入された半導体基板を加熱体
から離しておくための機構としては上述の一対の押上ビ
ン以外のものを採用してもよいことは勿論である。
さらに、上記の例ではCVD法によって半導体基板上に
酸化膜を形戊する装置を例にあげて説明したが、本発明
はCVD法によって薄膜形成を行う際にe.膜前の半導
体基板の加熱を抑制する必要のある場合に対して適用で
きることは勿論である。
〔発明の効果〕
以上説明したように、本発明においては、反応室内に搬
入された半導体基板をその中に配置されている加熱体か
ら一時的に離しておく離間手段を設けたので、成膜開始
までの間で半導体基板が所定温度の加熱状態に保持され
る時間を短縮することができ、したがって、このような
或膜前の加熱状態におけるヒロックの戒長を抑制するこ
とができる。
符号の説明 l−・・CVD装置 2一反応室 3・一半導体基板 4、5一電極 6・一・ヒータ(加熱体〉 7、 8 一押上ビン (離間手段) 舅j図

Claims (1)

    【特許請求の範囲】
  1. 反応室内に半導体基板を加熱する加熱体が設置されてい
    るCVD装置において、成膜のために前記反応室内に搬
    入された半導体基板を、一時的に前記加熱体から離して
    おく離間手段を備えたことを特徴とするCVD装置の半
    導体基板加熱制御機構。
JP18428489A 1989-07-17 1989-07-17 Cvd装置の半導体基板加熱制御機構 Pending JPH0353076A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18428489A JPH0353076A (ja) 1989-07-17 1989-07-17 Cvd装置の半導体基板加熱制御機構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18428489A JPH0353076A (ja) 1989-07-17 1989-07-17 Cvd装置の半導体基板加熱制御機構

Publications (1)

Publication Number Publication Date
JPH0353076A true JPH0353076A (ja) 1991-03-07

Family

ID=16150630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18428489A Pending JPH0353076A (ja) 1989-07-17 1989-07-17 Cvd装置の半導体基板加熱制御機構

Country Status (1)

Country Link
JP (1) JPH0353076A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997020340A1 (en) * 1995-11-28 1997-06-05 Tokyo Electron Limited Method and device for treating semiconductor with treating gas while substrate is heated
JP2003077863A (ja) * 2001-08-31 2003-03-14 Tokyo Electron Ltd Cvd成膜方法
JP2019169662A (ja) * 2018-03-26 2019-10-03 株式会社Kokusai Electric 半導体装置の製造方法、プログラムおよび基板処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997020340A1 (en) * 1995-11-28 1997-06-05 Tokyo Electron Limited Method and device for treating semiconductor with treating gas while substrate is heated
JP2003077863A (ja) * 2001-08-31 2003-03-14 Tokyo Electron Ltd Cvd成膜方法
JP2019169662A (ja) * 2018-03-26 2019-10-03 株式会社Kokusai Electric 半導体装置の製造方法、プログラムおよび基板処理装置

Similar Documents

Publication Publication Date Title
US6065481A (en) Direct vapor delivery of enabling chemical for enhanced HF etch process performance
US10153172B2 (en) Etching method and recording medium
JP2000323468A (ja) 半導体基板上に薄膜を形成する成膜装置における成膜方法
JPH03166373A (ja) インライン型cvd装置
JPH11330215A (ja) 基板温度制御方法及び装置
EP0355657B1 (en) Method of depositing a tungsten film
JP3204836B2 (ja) プラズマ処理方法およびプラズマ処理装置
US5698071A (en) High speed ashing method
JP3660582B2 (ja) プラズマエッチング処理装置
JPH0353076A (ja) Cvd装置の半導体基板加熱制御機構
IE57370B1 (en) A method of etching for use in semiconductor device fabrication
JPH04277628A (ja) 未反応ガスの除去及び反応抑制装置
JPS6167922A (ja) プラズマ処理装置
JPH11117071A (ja) Cvd装置
JPH10116822A (ja) ドライエッチング装置およびドライエッチング方法
JPS6250468A (ja) 薄膜のプラズマ気相成長方法
JPH0559277B2 (ja)
JP2579166B2 (ja) プラズマcvd装置および成膜方法
JP3235095B2 (ja) シリコン酸化膜の成膜方法
JPH05144736A (ja) 減圧気相成長装置
KR100361528B1 (ko) 타이오에스산화막의형성방법
JPH02298034A (ja) 半導体製造用のcvd装置
JP2001085412A (ja) 真空処理方法
JPH04181728A (ja) ドライエッチング方法
JP2000323475A (ja) 半導体基板上に薄膜を形成する成膜装置における成膜方法