JPH0353365A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH0353365A JPH0353365A JP18930489A JP18930489A JPH0353365A JP H0353365 A JPH0353365 A JP H0353365A JP 18930489 A JP18930489 A JP 18930489A JP 18930489 A JP18930489 A JP 18930489A JP H0353365 A JPH0353365 A JP H0353365A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- timing
- timing signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 238000005259 measurement Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はデータを時分割多重して転送するデータ転送装
置に関する。
置に関する。
(従来の技術)
憬ず,第3図を用いて従来のデータ転送装置の一例を説
明する。
明する。
データ送信タイミング発生回路1#′i多重化するデー
タの切換えタイミングを作るディレイライン回路32に
接続されている。1た.送信タイミング信号は出力バッ
ファ35−2’i介して転送される。
タの切換えタイミングを作るディレイライン回路32に
接続されている。1た.送信タイミング信号は出力バッ
ファ35−2’i介して転送される。
送信するデータはデータレジスタ33−1〜33−nに
保持される。ゲート回路34−1〜34−nはデイレイ
ライン回路2の出力で送信データを切換え.多重化する
。これらデータは出力バッファ35−1により転送路4
0に送出される。
保持される。ゲート回路34−1〜34−nはデイレイ
ライン回路2の出力で送信データを切換え.多重化する
。これらデータは出力バッファ35−1により転送路4
0に送出される。
転送路40を介して送られてきたタイミング信号は入カ
バツフ736−2で受信され,受信データのラッチタイ
ミングを作るデイレイライン回路37に入力される。デ
イレイライン回路37にはタイミング調節回路38−1
〜38−nが接続され,本回路でデイレイライン回路3
7の出力を最良のラッチタイミングに調節する。
バツフ736−2で受信され,受信データのラッチタイ
ミングを作るデイレイライン回路37に入力される。デ
イレイライン回路37にはタイミング調節回路38−1
〜38−nが接続され,本回路でデイレイライン回路3
7の出力を最良のラッチタイミングに調節する。
データラッチ回路39−1〜39−nは調節されたタイ
ミング信号で.受信データをラッチする。
ミング信号で.受信データをラッチする。
第4図はデータの転送タイミングを示す図で,同図(a
)は送信側のタイミング金、同図(b)は受信側のタイ
ミングを示している。タイミング信号11〜l5は第3
図の41〜45の各線のタイミングヲ表わしている。
)は送信側のタイミング金、同図(b)は受信側のタイ
ミングを示している。タイミング信号11〜l5は第3
図の41〜45の各線のタイミングヲ表わしている。
以上の構戒に1?いて、データレジスタ33一i〜33
−nに保持されているデータはゲート回路34−1〜3
4−n,バッファ35−1を介して,さらに転送路40
.入カバッファ36−1金通ってデータラッチ回路39
−1〜39−nにラッチされる。
−nに保持されているデータはゲート回路34−1〜3
4−n,バッファ35−1を介して,さらに転送路40
.入カバッファ36−1金通ってデータラッチ回路39
−1〜39−nにラッチされる。
このとき,送信側はタイミング信号発生回路31により
第4図(a)のタイミング信号1lのようなタイミング
信号を発生させ、デイレイライン回路32でデータ切換
え!での時間txを順次遅延させ,その出力でゲート回
路34を次々に開閉させることによりデータ金時分割多
重している。
第4図(a)のタイミング信号1lのようなタイミング
信号を発生させ、デイレイライン回路32でデータ切換
え!での時間txを順次遅延させ,その出力でゲート回
路34を次々に開閉させることによりデータ金時分割多
重している。
また,多重データとともにタイミング信号発生回路3l
の出力をその1壕受信側へバンファ35−2.36−2
を介して送る。
の出力をその1壕受信側へバンファ35−2.36−2
を介して送る。
受信側では送信側より送られてきた第4図(b)のタイ
ミング信号13のようなタイくング信号をデイレイライ
ン回路37で遅らせ.さらにディレイライン回路37の
出力は決ちった時間間隔しか設定できないので,タイミ
ング調節回路38−1〜38−nで第4図(b)のタイ
ミング信号14.15のようにデータの切換えからの時
間がt2になるようなデータラッチタイミング信号を作
9.データラッチ回路39−1〜39−nでデータをラ
ッチしている。
ミング信号13のようなタイくング信号をデイレイライ
ン回路37で遅らせ.さらにディレイライン回路37の
出力は決ちった時間間隔しか設定できないので,タイミ
ング調節回路38−1〜38−nで第4図(b)のタイ
ミング信号14.15のようにデータの切換えからの時
間がt2になるようなデータラッチタイミング信号を作
9.データラッチ回路39−1〜39−nでデータをラ
ッチしている。
(発明が解決しようとする課題)
さて,このような従来のデータ転送装置において、タイ
ミング調節回路38−1〜38−nはラッチタイミング
を決定するために実際にデータ転送の実測を行う必要が
あった。1た、受信側でタイミング信号を作成するため
,送信側と受信側で環境条件が異なる変化をしたクする
と.タイミング調節回路を再調節する必要が生じるとい
う欠点があった。
ミング調節回路38−1〜38−nはラッチタイミング
を決定するために実際にデータ転送の実測を行う必要が
あった。1た、受信側でタイミング信号を作成するため
,送信側と受信側で環境条件が異なる変化をしたクする
と.タイミング調節回路を再調節する必要が生じるとい
う欠点があった。
本発明の目的は上紀欠点kM決するもので,容易に最良
のデータタイミングを実測なしで決定でき,しかも送受
信側の環境変化があっても再調整の必要のないデータ転
送装tを提供することにある。
のデータタイミングを実測なしで決定でき,しかも送受
信側の環境変化があっても再調整の必要のないデータ転
送装tを提供することにある。
(課題を解決するための手段)
前記目的を達成するために本発明によるデータ転送装R
h送信側回路と,受信側回路と.前記送信側回路釦よび
受信側回路との間に接続された転送路よりなク.データ
を時分割多重して送り、受信側でデータを分離出力する
データ転送装置にかいて.前記送信側回路は,クロック
に同期したデータ転送タイミング信号を発生させるタイ
iング信号発生回路と,前記タイミング信号発生回路出
力金反転させる反転回路と.転送するデータの多重度f
nとしたとき,2を底とするnの対数よ9大きく,その
数に最も近い整数mobitmを持ち,前記タイミング
信号をカウントアップするmbitカウンタと,前記カ
ウンタ出力に基づき,各データを時分割多重するn−1
セレクタと.前記時分割多重信号と前記反転回路出力を
送信するバッファとを有し、前記受J@側回路は受信デ
ータ》よびタイミング信号を受信するバッファと、受信
タイきング信号をカウントアップする受信@mbitカ
ウンタと.前記受信{imbitカウンタ出力をデコー
ドするデコーダと,前記デコーダ出力により受信時分割
多重信号を分離するデータラッチ回路とを有している。
h送信側回路と,受信側回路と.前記送信側回路釦よび
受信側回路との間に接続された転送路よりなク.データ
を時分割多重して送り、受信側でデータを分離出力する
データ転送装置にかいて.前記送信側回路は,クロック
に同期したデータ転送タイミング信号を発生させるタイ
iング信号発生回路と,前記タイミング信号発生回路出
力金反転させる反転回路と.転送するデータの多重度f
nとしたとき,2を底とするnの対数よ9大きく,その
数に最も近い整数mobitmを持ち,前記タイミング
信号をカウントアップするmbitカウンタと,前記カ
ウンタ出力に基づき,各データを時分割多重するn−1
セレクタと.前記時分割多重信号と前記反転回路出力を
送信するバッファとを有し、前記受J@側回路は受信デ
ータ》よびタイミング信号を受信するバッファと、受信
タイきング信号をカウントアップする受信@mbitカ
ウンタと.前記受信{imbitカウンタ出力をデコー
ドするデコーダと,前記デコーダ出力により受信時分割
多重信号を分離するデータラッチ回路とを有している。
(実 施 例)
以下,図面を参照して本発明をさらに詳しく説明する。
第1図は本発明によるデータ転送装置の実施例を示すブ
ロック図である。
ロック図である。
クロツク発生回路1はクロック出力に同期したデータ転
送用タイミング信号を発生するタイミング信号発生回路
2に接続されている。
送用タイミング信号を発生するタイミング信号発生回路
2に接続されている。
このタイミング信号はタイミング信号をカウントアップ
するmbitカウンタ3pよび反転回路6に入力される
。
するmbitカウンタ3pよび反転回路6に入力される
。
mbitカウンタ3よ9出力されるタイミング信号14
.15はn−1セレクタ4に入力される。
.15はn−1セレクタ4に入力される。
n−1セレクタ4はタイミング信号14.15に基づき
送信データを保持しているデータレジスタ5−1〜5−
nの出力を切9換え,時分割多重する。
送信データを保持しているデータレジスタ5−1〜5−
nの出力を切9換え,時分割多重する。
時分割多重されたデータは出力バッ7ア7−1によって
転送路12に送出される。
転送路12に送出される。
一方,反転回路6で反転させられたタイミング信号16
は出力バッファ7−2によって転送路12に送出される
。
は出力バッファ7−2によって転送路12に送出される
。
転送路12を通ったデータおよびタイミング信号は入カ
バツフ78−1.8−2Kよって受信され,データはデ
ータラッチ回路11−1−11−nに入力され,タイミ
ング信号17はmbitカウンタ9に入力される。mb
itカウンタ9はタイミング信号l7をカウントするも
ので、そのカウント結果はm−nデコーダ10でデコー
ドされる。このデコーダ出力で,バッファ8−1を通っ
てきたデータがデータランチ回路11にラッチされる。
バツフ78−1.8−2Kよって受信され,データはデ
ータラッチ回路11−1−11−nに入力され,タイミ
ング信号17はmbitカウンタ9に入力される。mb
itカウンタ9はタイミング信号l7をカウントするも
ので、そのカウント結果はm−nデコーダ10でデコー
ドされる。このデコーダ出力で,バッファ8−1を通っ
てきたデータがデータランチ回路11にラッチされる。
ここで,mは2を底とするnの対数をとった数よりも大
きく.その数に最も近い整数である。
きく.その数に最も近い整数である。
第2図は第1図のデータの転送タイミング金示す図であ
る。同図(a)は送信側のタイミングを,同図(blは
受信側のタイピング金示している。タィミング信号1〜
7は第1図13〜19の各線のタイミングを表わしてい
る。
る。同図(a)は送信側のタイミングを,同図(blは
受信側のタイピング金示している。タィミング信号1〜
7は第1図13〜19の各線のタイミングを表わしてい
る。
さて.この構或において、データレジスタ5−1〜5−
nVC保持されているデータはn−1セレクタ,バッフ
ァ7−1を通って,さらに入カバッファ8−1を通って
データラッチ回路11−1〜11−nにラッチされる。
nVC保持されているデータはn−1セレクタ,バッフ
ァ7−1を通って,さらに入カバッファ8−1を通って
データラッチ回路11−1〜11−nにラッチされる。
送信側ではクロツク発生回路lよ9出力される第2図(
a)のようなクロツク信号に同期した周期tl.デュー
テイt2”(tl−t2)(7Jデータ送信タイミング
信号をタイミング発生回路2で作成している。このタイ
ミング信号13はmbitカウンタ3でカウントアップ
され,カウンタの出力であるタイミング信号14.15
’i受けたn−1セレクタ4が第2図(a)のようにデ
ータ全時分割多重して受イM側に送1ぎしている。
a)のようなクロツク信号に同期した周期tl.デュー
テイt2”(tl−t2)(7Jデータ送信タイミング
信号をタイミング発生回路2で作成している。このタイ
ミング信号13はmbitカウンタ3でカウントアップ
され,カウンタの出力であるタイミング信号14.15
’i受けたn−1セレクタ4が第2図(a)のようにデ
ータ全時分割多重して受イM側に送1ぎしている。
1た.タイミング信号発生回路2の出力であるタイミン
グ信号は反転回路6により正負反転させら九て受イ8側
に送信されている。
グ信号は反転回路6により正負反転させら九て受イ8側
に送信されている。
受信側ではハンファ7−2 .8− 2kALT受信し
たタイミング信号17はm bitカウンタ9でカウン
トアップされ,その出力ij m − nデコーダlO
でデコードされる。デコード出力によって、データラッ
チ回路1l−1〜11−nはバッファ7−1.8−1i
通ってきたデータを第2図(b3のようにラッチする。
たタイミング信号17はm bitカウンタ9でカウン
トアップされ,その出力ij m − nデコーダlO
でデコードされる。デコード出力によって、データラッ
チ回路1l−1〜11−nはバッファ7−1.8−1i
通ってきたデータを第2図(b3のようにラッチする。
このように本発明によれば、データラッチ回路のラッチ
タイミング信号を.デイレイライン回路を用いて受信側
で作或することなく,送借側から送られてくるタイミン
グ信号のみによpカウンタ9,デコーダ10という構或
で作成することができる。
タイミング信号を.デイレイライン回路を用いて受信側
で作或することなく,送借側から送られてくるタイミン
グ信号のみによpカウンタ9,デコーダ10という構或
で作成することができる。
(発明の効果)
以上、説明したように本発明によれば、データを多重送
信するデータ転送装置において、今1で実測しなければ
決定できなかった受信側のデータラッチタイミングを送
信側から決定できるので,容易に最良のデータラッチタ
イミング金実測なしで決定できるという効果がある。
信するデータ転送装置において、今1で実測しなければ
決定できなかった受信側のデータラッチタイミングを送
信側から決定できるので,容易に最良のデータラッチタ
イミング金実測なしで決定できるという効果がある。
筐た,送信側だけでデータラッチタイミングを決定でき
るので.送信側と受信側で環境条件が異なる変化をして
も.データラッチタイミングは再調整の必要がなくなる
という効果がある。
るので.送信側と受信側で環境条件が異なる変化をして
も.データラッチタイミングは再調整の必要がなくなる
という効果がある。
第1図は本発明によるデータ転送装置の実施例を示すブ
ロック図,第2図は第1図のデータ転送のタイミングを
示す図.第3図は従来のデータ転送装置の一例を示す図
.第4図は第1図のデータ転送のタイミングを示す図で
ある。 1・・・クロック発生回路 2.31・・・タイミング信号発生回路3・・・mbi
tカウンタ 4・・・n−1セレクタ 5.33・・・データレジスタ 6・・・反転回路7
・・・出力ハツファ 8・・・入カバッファ9・・・
ml>itカウンタ 10・・・m−nデコーダ11
・・・データラッチ回路 13〜19・・・タイミング信号 32.37・・・デイレイライン回路 34・・・ゲート回路 35・・・出力バッファ6・
・・入カバッファ 8・・・タイミング′?Ai!i回路 9・・・データラッチ回路 1〜45・・・タイミング信号
ロック図,第2図は第1図のデータ転送のタイミングを
示す図.第3図は従来のデータ転送装置の一例を示す図
.第4図は第1図のデータ転送のタイミングを示す図で
ある。 1・・・クロック発生回路 2.31・・・タイミング信号発生回路3・・・mbi
tカウンタ 4・・・n−1セレクタ 5.33・・・データレジスタ 6・・・反転回路7
・・・出力ハツファ 8・・・入カバッファ9・・・
ml>itカウンタ 10・・・m−nデコーダ11
・・・データラッチ回路 13〜19・・・タイミング信号 32.37・・・デイレイライン回路 34・・・ゲート回路 35・・・出力バッファ6・
・・入カバッファ 8・・・タイミング′?Ai!i回路 9・・・データラッチ回路 1〜45・・・タイミング信号
Claims (1)
- 送信側回路と、受信側回路と、前記送信側回路および受
信側回路との間に接続された転送路よりなり、データを
時分割多重して送り、受信側でデータを分離出力するデ
ータ転送装置において、前記送信側回路は、クロックに
同期したデータ転送タイミング信号を発生させるタイミ
ング信号発生回路と、前記タイミング信号発生回路出力
を反転させる反転回路と、転送するデータの多重度をn
としたとき、2を底とするnの対数より大きく、その数
に最も近い整数mのbit数を持ち、前記タイミング信
号をカウントアップするmbitカウンタと、前記カウ
ンタ出力に基づき、各データを時分割多重するn−1セ
レクタと、前記時分割多重信号と前記反転回路出力に送
信するバッファとを有し、前記受信側回路は受信データ
およびタイミング信号を受信するバッファと、受信タイ
ミング信号をカウントアップする受信側mbitカウン
タと、前記受信側mbitカウンタ出力をデコードする
デコーダと、前記デコーダ出力により受信時分割多重信
号を分離するデータラッチ回路とを有することを特徴と
するデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18930489A JPH0353365A (ja) | 1989-07-21 | 1989-07-21 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18930489A JPH0353365A (ja) | 1989-07-21 | 1989-07-21 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353365A true JPH0353365A (ja) | 1991-03-07 |
Family
ID=16239097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18930489A Pending JPH0353365A (ja) | 1989-07-21 | 1989-07-21 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353365A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH096725A (ja) * | 1995-06-14 | 1997-01-10 | Kofu Nippon Denki Kk | 非同期データ転送受信装置 |
-
1989
- 1989-07-21 JP JP18930489A patent/JPH0353365A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH096725A (ja) * | 1995-06-14 | 1997-01-10 | Kofu Nippon Denki Kk | 非同期データ転送受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6366878B1 (en) | Circuit arrangement for in-circuit emulation of a microcontroller | |
| CS520190A3 (en) | Distributed synchronization process for wireless fast packet communication system | |
| KR940000981A (ko) | 컴퓨터 시스템, 시스템 확장장치, 버스 결합장치 및 버스억세스 조정방법 | |
| KR940008582A (ko) | 회로 | |
| US6163545A (en) | System and method for data transfer across multiple clock domains | |
| JP3409739B2 (ja) | 自動スキュー調整装置 | |
| JPH0353365A (ja) | データ転送装置 | |
| US5282210A (en) | Time-division-multiplexed data transmission system | |
| JPH03145349A (ja) | データ転送装置 | |
| KR100201410B1 (ko) | 디지탈 키세트의 데이타 송수신 장치 | |
| JP2590775B2 (ja) | 二重ループ型伝送システム | |
| JP3882300B2 (ja) | シリアルデータ保持回路 | |
| KR960027475A (ko) | 동기 및 루프스위칭회로 | |
| JPH0388524A (ja) | データ転送装置 | |
| JPS5958936A (ja) | パケツト交換制御方式 | |
| KR950014624B1 (ko) | 피씨엠 음성신호 교환장치 | |
| US6628656B1 (en) | Circuit, method and/or architecture for improving the performance of a serial communication link | |
| KR100210780B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로 | |
| JP2570936B2 (ja) | デジタルデータ転送装置 | |
| KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
| JPS63131641A (ja) | 主局折返し試験装置 | |
| KR0176388B1 (ko) | 룩업테이블을 이용한 휴지신호 생성기능을 갖는 전전자 교환기 | |
| JPH03178235A (ja) | データ転送装置 | |
| KR980007357A (ko) | 전전자 교환기의 정합 장치 송신기 | |
| JPH04364480A (ja) | ディジタルリレー用測定端子出力装置 |