JPH0353778A - 高能率符合化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルテレビジッン信号等の画像デー
タの１画素当たりのビット数を圧縮するための高能率符
号化装置に関する。

〔発明の概要〕

この発明では、ディジタル画像信号の２次元フロック又
は時間的に連続するＮフレームの夫々に属するＮ個の領
域からなるブロック内に含まれる複数の画素データの最
大値及び最小値を求める回路と、最大値及び最小値の夫
々から所定レベルの範囲に存在する画素を抽出する回路
と、最大値から所定レベル範囲に含まれる入力画像デー
タの第１の平均値及び最小値から所定レベル範囲に含ま
れる入力画像データの第２の平均値を形成する回路と、
第１の平均値及び第２の平均値の差からダイナミックレ
ンジを算出する回路と、ダイナミックレンジに基づいて
所定期間における発生情報量を演算し、発生情報量が所
定データ量内におさまるように、各ブロックの割り当て
ビット数を設定するためのしきい値を制御し、しきい値
と各ブロックのダイナミックレンジとの比較出力によっ
て各ブロックの割り当てビット数を設定する回路と、入
力画像信号から第２の平均値を減算する減算回路と、減
算回路の出力を割り当てビット数でもってエッジマッチ
ング量子化する回路とからなり、リンギング、インパル
スノイズによるブロック歪の発生を防止できると共に、
可変長ＡＤＲＣにより発生する情報量の制御を正しく行
うことができる。

〔従来の技術〕

ビデオ信号の符号化方法として、伝送帯域を狭くする目
的でもって、ｌ画素当たりの平均ビット数又はサンプリ
ング周波数を小さくするいくつかの高能率符号化方法が
知られている。

本願出願人は、特願昭５９−２６６４０７号明細書に記
載されているような、２次元ブロック内に含まれる複数
画素の最大値及び最小値により規定されるダイナミック
レンジを求め、このダイナミックレンジに適応した符号
化を行う高能率符号化装置を提案している．また、特願
昭６０−２３２７８９号明細書に記載されているように
、複数フレームに夫々含まれる領域の画素から形成され
た３次元ブロックに関してダイナミックレンジに適応し
た符号化を行う高能率符号化装置が提案されている。更
に、特願昭６０−２６８８１７号明細書に記載されてい
るように、量子化を行った時に生じる最大歪が一定とな
るようなダイナミックレンジに応してビット数が変換す
る可変長符号化方法が提案されている。

第７図は、先に提案されているダイナ逅ツクレンジに適
応した符号化方法（ＡＤＲＣと称する）の説明に用いる
ものである。ダイナミックレンジＤＲ（最大値ＭＡＸと
最小値ＭＩＮの差）が例えば（８ライン×８画素＝６４
画素）からなる２次元的なブロック毎に算出される．ま
た、入力画素データからそのブロック内で最小のレベル
（最小値）が除去される。この最小値除去後の画素デー
タが代表レベルに変換される。この量子化は、元の量子
化ビット数より少ないビット数例えば２ビッ゛トと対応
する４個のレベル範囲ＡＯ〜Ａ３に検出されたダイナ主
ツタレンジＤＲを分割し、ブロック内の各画素データが
属するレベル範囲を検出し、このレベル範囲を示すコー
ド信号を発生する処理である。

第７図では、ブロックのダイナミックレンジＤＲが４個
のレベル範囲ＡＯ〜Ａ３に分割されている。最小のレベ
ル範囲ＡＯに含まれる画素データが（００）と符号化さ
れ、レベル範囲Ａ１に含まれる画素データが（０１）と
符号化され、レベル範囲Ａ２に含まれる画素データが（
１０）と符号化され、最大のレベル範囲Ａ３に含まれる
画素データが（ｌ１）と符号化される。従って、各画素
の８ビットのデータが２ビットに圧縮されて伝送される
． 受信側では、受信されたコード信号が代表レベ７Ｌ／Ｌ
Ｏ〜Ｌ３に復元される．この代表レベルＬＯ〜Ｌ３は、
レベル範囲ＡＯ〜Ａ３の夫々の中央のレベルである。

上述のダイナミックレンジに適応した符号化方法は、リ
ンギング、インパルス性の雑音によってブロック歪が発
生する問題があった。第８図はブロック歪の発生を説明
するための図である。第８図では、説明の簡単のため、
１次元ブロック即ち、水平方向の所定数のサンプルによ
り形威されたブロックについてのデータの変化がアナロ
グ波形として表されており、受信側の復元値が破線で示
されている。

ビデオカメラの撮像出力には、第８図に示すように、レ
ベル変化が急峻なエッジ付近で小レベルのリンギングが
発生していることが多い．このリンギングが含まれるブ
ロックでは、リンギングのピーク値が最大値ＭＡＸＩと
して検出され、最小値ＭＩＮＩとで決定されるダイナミ
ックレンジＤＲｌに適応して符号化がされる。次のブロ
ックでは、リンギングが集束しているために、最大値が
ＭＡＸ２で示すように下がり、最小値ＭＩＮ２及び最大
値ＭＡＸ２で定まるダイナｌ　ツクレンジＤＲ２に適応
して符号化がされる。従って、これらの二つのブロック
間で輝度レベルの差が生じ、ブロック歪が発生する．イ
ンパルス性の雑音の場合にも同様の理由でブロック歪が
発生する．上述のブロック歪の輝度レベルの差は小さい
が、ある程度の面積を持つので、視覚的に目立つ問題が
あった。

上述のリンギング、インパルス性のノイズによるブロッ
ク歪の発生の問題を解決するために、本願出願人は、特
願昭６１−２０２１１８号明細書に記載されているよう
に、ブロック構造に変換された入力データに対し前処理
を行う方式を提案している．即ち、ダイナミックレンジ
をＡＤＲＣの量子化ビット数で等分した時の最大レベル
範囲（第７図におけるＡ３）に含まれる入力データの値
の平均値ＭＡＸ″と、最小のレベル範囲（第７図におけ
るＡＯ）に含まれる入力データの平均値ＭＩＮ”とを検
出し、第９図に示すように、これらの平均値ＭＡＸ　’
と平均値ＭＩＮ”とを夫々復元レベルＬ３及びＬＯとす
るように量子化がされる．第７図に示すように、代表レ
ベルＬＯ〜Ｌ３が最大値ＭＡＸ及び最小値ＭＩＮを含ま
ず、各レベル範囲の中央値とされる量子化は、ノンエッ
ジマッチングと称され、第９図に示すように、平均値Ｍ
ＡＸ　’及びＭＩＮ”を含む量子化は、エッジマッチン
グと称される． 上述のノンエッジマッチングで前処理して、エッジマッ
チングで量子化するＡＤＲＣは、第８図において、リン
ギングが含まれているブロックでも、最大値がリンギン
グのピークではなく、平均値ＭＡＸ　’に変えられ、同
様に最小値がＭＩＮ’に変えられる．このＭＡＸ　’及
びＭＩＮ”で定まる修整されたダイナミックレンジＤＲ
’の中でエッジマッチングの量子化がされるので、復元
レベルが隣接ブロックの復元レベルと差が少なくなり、
ブロック歪の発生が防止される． 上述のダイナミックレンジに適応したＡＤＲＣ符号化は
、伝送すべきデータ量を大幅に圧縮できるので、ディジ
タルＶＴＲに通用して好適である。

特に、可変長ＡＤＲＣは、圧縮率を高くすることができ
る．しかし、可変長ＡＤＲＣは、伝送データの量が画像
の内容によって変動するため、所定量のデータを１トラ
ックとして記録するディジタルＶＴＲのような固定レー
トの伝送路を使用する時には、バッファリングの処理が
必要とされる．可変長ＡＤＲＣのバッファリングの方式
として、本願出願人は、特願昭６１−２５７５８６号明
細書に記載されているように、累積型のダイナミックレ
ンジの度数分布を形威し、この度数分布に対して、予め
用意されている割り当てビット数を定めるためのしきい
値を適用し、所定期間例えばｌフレーム期間の発生デー
タ量を求め、発生データ量が目標値を超えないように、
制御するものを提案している． 〔発明が解決しようとする課題〕 上述のように、ノンエッジマッチング量子化で前処理を
行い、次に、エッジマッチングで量子化を行うＡＤＲＣ
に対して、可変長ＡＤＲＣを適用した場合、元のダイナ
ミックレンジＤＲに基づいて割り当てビット数を設定し
ても、受信側に対しては、ダイナミックレンジＤＲ’が
伝送されるために、両者のずれにより、問題が生じた．
即ち、発生情報量を制御するために、ダイナミックレン
ジＤＲの所定期間例えばｌフレーム期間の度数分布表が
形威され、この度数分布表が累積度数分布表に変換され
、累積度数分布表に対してＴ１、Ｔ２、Ｔ３、Ｔ４　（
ＴＩ＜７２＜Ｔ３＜７４）のしきい値が適用される．（
ＤＲ＜Ｔｌ）の場合には、割り当てビット数ｎがＯとさ
れ（即ち、量子化コードが伝送されず）、（Ｔｌ≦ＤＲ
＜Ｔ２）の場合には、（ｎ−１）とされ、（Ｔ２≦ＤＲ
＜７３）の場合には、（ｎ＝２）とされ、（Ｔ３≦ＤＲ
＜７４）の場合には、（ｎ＝３）とされ、（Ｔ４≦ＤＲ
）の場合には、（ｎ＝４）とされる．前述のように、（
ＭＡＸ’−ＭＩＮ’−ＤＲ′）とされ、この修整された
ダイナミックレンジＤＲ′に基づいて、量子化がされ、
ダイナ旦ツクレンジＤＲ’が伝送される．あるブロック
のダイナミックレンジに関して、（Ｔ２≦ＤＲ＜Ｔ３）
及び（Ｔ２≦ＤＲ’＜Ｔ３）の関係が或立していれば、
エンコーダ側では、（ｎ＝２）とされ、デコーダ側でも
（ｎ−２）となり、問題が生じない．しかし、（ＤＲ＞
ＤＲ”）であるので、（Ｔｌ≦ＤＲ’＜Ｔ２）となった
時には、デコーダ側では．、（ｎ＝１）と誤って判断し
、正しいデコード動作がされない問題が生じる． 従って、この発明の目的は、量子化に使用され、伝送さ
れるダイナミックレンジとバッファリングの処理に使用
されるダイナくツクレンジとを一致させ、エンコーダ側
とデコーダ側との不整合の発生を防止した高能率符号化
装置を提供することにある． 〔課題を解決するための手段〕 この発明は、ディジタル画像信号の２次元ブロック又は
時間的に連続するＮフレームの夫々に属するＮ個の領域
からなるブロック内に含まれる複数の画素データの最大
値ＭＡＸ及び最小値ＭＩＮを求める最大値、最小値検出
回路３と、最大値ＭＡＸ及び最小値ＭＩＮの夫々から所
定レベルの範囲に存在する画素を抽出する回路５、６、
７、８、９、ｌＯ、１１と、 最大値ＭＡＸから所定レベル範囲に含まれる入力画像デ
ータの第１の平均値ＭＡＸ’及び最小値ＭＥＮから所定
レベル範囲に含まれる入力画像データの第２の平均値Ｍ
ＩＮ”を形或する回路１２、ｌ３と、 第１の平均値ＭＡＸ　′及び第２の平均値ＭＩＮＯ差か
らダイナミックレンジＤＲ′を算出する回路１５と、 ダイナもツタレンジＤＲ’に基づいて所定期間における
発生情報量を演算し、発生情報量が所定データ量内にお
さまるように、各ブロックの割り当てビット数ｎを設定
するためのしきい値Ｔｌ〜Ｔ４を制御し、しきい値Ｔ１
〜Ｔ４と各ブロックのダイナミックレンジＤＲ”の比較
出力によって各ブロックの割り当てビット数ｎを設定す
る回路１９、２０，２１と、 入力画像信号から第２の平均値ＭＩＮ”を減算する回路
１６と、 減算回路１６の出力を割り当てビット数ｎでもってエッ
ジマッチング量子化する回路１８とを有する． 〔作用〕 テレビジョン信号は、水平方向、垂直方向並びに時間方
向に関する３次元的な相関を有しているので、定常部で
は、同一のブロックに含まれる画素データのレベルの変
化幅が小さい。従って、ブロック内の画素データが共有
する最小レベルを除去した後のデータを元の量子化ビッ
ト数より少ない量子化ビット数により量子化しても、量
子化歪は、殆ど生じない． また、最大値ＭＡＸとＭＡＸから所定レベル低い値で規
定される最大レベル範囲及び最小（ｉＭＩＮとＭＩＮか
ら所定レベル高い値で規定される最小レベル範囲に夫々
含まれる画素データの平均値ＭＡＸ”及びＭＩＮ”を検
出し、この平均値を新たに最大値及び最小値としてエッ
ジマッチングの量子化を行うことにより、リンギング、
インパルス雑音等によりブロック歪が発生することがＩ
ｉｊｉ止される。

発生情報量の演算と、発生情報量を所定量以下とするた
めのしきい値Ｔ１〜Ｔ４の設定は、エッジマッチングの
処理に使用されるダイナミックレンジＤＲ’に基づいて
なされるので、エンコーダ側とデコーダ側との間で不整
合が住しることが肪止される． 〔実施例〕 以下、この発明の実施例について図面を参照して．説明
する。

される。

ａ．送信側の構或 ｂ．受信側の構威 Ｃ．バッファリング回路 ｄ．変形例 この説明は、 下記の順序に従ってな ａ．送信側の構威 第１図は、この発明の送信側（記録側）の構戒を全体と
して示すものである。ｌで示す入力端子に例えば１サン
プルが８ビットに量子化されたディジタルビデオ信号（
ディジタル輝度信号）が入力される。このディジタルビ
デオ信号がブロック化回路２に供給される． ブロック化回路２により、入カディジタルビデオ信号が
符号化の単位である２次元ブロック毎に連続する信号に
変換される。この実施例では、１ブロックが第２図に示
すように、（８ライン×８画素＝６４画素）の大きさと
されている。ブロック化回路２の出力信号が最大値、最
小値検出回路３及び遅延回路４に供給される．最大値、
最小値検出回路３は、ブロック毎に最小値Ｍ　Ｉ　Ｎ，
最大値ＭＡＸを検出する．遅延回路４は、最大値及び最
小値が検出されるのに要する時間、入力データを遅延さ
せる．遅延回路４からの画素データが比較回路５及び比
較回路６に供給される．最大値、最小値検出回路３から
の最大値ＭＡＸが減算回路７に供給され、最小値ＭＩＮ
が加算回路８に供給される。これらの減算回路７及び加
算回路８には、ビットシフト回路９から４ビット固定長
でノンエッジマッチング量子化をした場合の１量子化ス
テップ幅の値（Δ−１／１６ＤＲ）が供給される．ビッ
トシフト回路９は、（１／１６）の割算を行うように、
ダイナミックレンジＤＲを４ビットシフトする構戒とさ
れている．ｍ算回路７からは、（ＭＡＸ一Δ）のしきい
値が得られ、加算回路８からは、（ＭＩＮ＋Δ）のしき
い値が得られる．これらの減算回路７及び加算回路８か
らのしきい値が比較回路５及び６に夫々供給される。

なお、このしきい値を規定する値Δは、量子化ステップ
幅に限らず、ノイズレベルに相当する固定値としても良
い． 比較回路５の出力信号がＡＮＤゲートｌＯに供給され、
比較回路６の出力信号がＡＮＤゲート１１に供給される
，ＡＮＤゲートｌＯ及び１ｌには、遅延回路４からの入
力データが供給される．比較回路５の出力信号は、入力
データがしきい値より大きい時にハイレベルとなり、従
って、ＡＮＤゲートｌＯの出力端子には、（ＭＡＸ〜Ｍ
ＡＸ−Δ）の最大レベル範囲に含まれる入力データの画
素データが抽出される．比較回路６の出力信号は、入力
データがしきい値より小さい時にハイレベルとなり、従
って、ＡＮＤゲート１１の出力端子には、（ＭＩＮ−Ｍ
ＩＮ＋Δ）の最小レベル範囲に含まれる入力データの画
素データが抽出される．ＡＮＤゲート１０の出力信号が
平均化回路ｌ２に供給され、ＡＮＤゲート１１の出力信
号が平均化回路１３に供給される．これらの平均化回路
１２及び１３は、ブロック毎に平均値を算出するもので
、端子１４からブロック周期のリセット信号が平均化回
路１２及び１３に供給されている．平均化回路１２から
は、（ＭＡＸ−ＭＡＸ一Δ）の最大レベル範囲に属する
画素データの平均値ＭＡχ′が得られ、平均化回路１３
からは、ＣＭ　Ｉ　ＮケＭＩＮ十Δ〉の最小レベル範囲
に属する画素データの平均値ＭＩＮ’が得られる．平均
値ＭＡＸ′から平均値ＭＩＮ”が減算回路ｌ５で減算さ
れ、減算回路１５からダイナミックレンジＤＲ’が得ら
れる． また、平均値ＭＩＮ’が減算回路１６に供給され、遅延
回路ｌ７を介された入力データから平均値ＭＩＮ’が減
算回路１６において減算され、最小値除去後のデータＰ
ＤＩが形威される。このデータＰＤＩ及び修整されたダ
イナξンクレンジＤＲ′が量子化回路ｌ８に供給される
．この実施例では、量子化に割り当てられるビット数ｎ
が０ビット（コード信号を伝送しない）、１ビット、２
ビット、３ビット、４ビットの何れかとされる可変長の
ＡＤＲＣであって、エッジマッチング量子化がなされる
．割り当てビット数ｎは、プロック毎にビット数決定回
路１９において決定され、ビット数ｎのデータが量子化
回路ｌ８に供給される可変長ＡＤＲＣは、ダイナミック
レンジＤＲ′が小さいブロックでは、割り当てビット数
ｎを少なくし、ダイナ壽ツクレンジＤＲ′が大きいブロ
ックでは、割り当てビット数ｎを多くすることで効率の
良い符号化を行うことができる。即ち、ビット数ｎを決
定する際のしきい値をＴｌ〜Ｔ４（ＴＩ＜７２＜７３＜
７４）とすると、（ＤＲ’くＴ１）のブロックは、コー
ド信号が伝送されず、ダイナミックレンジＤＲ′の情報
のみが伝送され、（Ｔｌ≦ＤＲ’＜Ｔ２）のブｔ２７ク
は、（ｎ−１）とされ、（Ｔ２≦ＤＲ’＜Ｔ３）のブロ
ックは、（ｎ＝２）とされ、（７３≦ＤＲ’＜７４）の
ブロックは、（ｎ−３）とされ、（ＤＲ　’≧Ｔ４）の
ブロックは、（ｎ−４）とされる．かかる可変長ＡＤＲ
Ｃでは、しきい値Ｔ１〜Ｔ４を変えることで、発生情報
量を制御すること（所謂バッファリング）ができる。従
って、ｌフィールド或いは１フレーム当たりの発生情報
量を所定値にすることが要求される伝送路例えばディジ
タルＶＴＲに対しても、可変長ＡＤＲＣを適用できる． 第１図において、２０は、発生情報量を所定値にするた
めのしきい値Ｔ１〜Ｔ４を決定するバッファリング回路
を示す。バッツァリング回路２０では、後述のように、
しきい値の組（Ｔｌ，Ｔ２、Ｔ３、Ｔ４）が複数例えば
３２組用意されており、これらのしきい値の組がパラメ
ータコードＰｉ（ｉ＝０．１，２，　　・・．３１）に
より区別される。パラメータコードＰｉの番号ｉが大き
くなるに従って、発生情報量が単調に減少するように、
設定されている。但し、発生情報量が減少するに従って
復元画像の画質が劣化する。

バッファリング回路２０からのしきい値Ｔ１〜Ｔ４が比
較回路２１に供給され、遅延回路２２を介されたダイナ
ミックレンジＤＲ′が比較回路２１に供給される。遅延
回路２２は、バッファリング回路２０でしきい値の組が
決定されるのに要する時間、ＤＲ’を遅延させる。比較
回路２１では、ブロックのダイナミックレンジＤＲ’と
各しきい値とが夫々比較され、比較出力がビット数決定
回路ｌ９に供給され、そのブロックの割り当てビット数
ｎが決定される。量子化回路ｌ８では、ダイナミックレ
ンジＤＲ’と割り当てビット数ｎとを用いて遅延回路２
３を介された最小値除去後のデータＰＤＩがエッジマッ
チングの量子化によりコード信号ＤＴに変換される．量
子化回路ｌ８は、例えばＲＯＭで構威されている。

遅延回路２２及び２４を夫々介して修整されたダイナミ
ックレンジＤＲ’，平均値ＭＩＮ’がフレーム化回路２
５に供給され、また、コード信号ＤＴ及びしきい値の組
を示すパラメータコードＰｉがフレーム化回路２５に供
給される．フレーム化回路２５の出力端子２６には、シ
リアルデータに変換された伝送データが取り出される．
フレーム化回路２５では、必要に応じてエラー訂正符号
の符号化が施されると共に、同期信号が付加される。

ｂ．受信側の構戒 第３図は、受信（又は再生）側の構或を示す。

入力端子３ｌからの受信データは、フレーム分解回路３
２に供給される。フレーム分解回路３２により、コード
信号ＤＴと付加コードＤＲ”，ＭＩＮ′、Ｐｉとが分離
されると共に、エラー訂正処理がなされる． コード信号ＤＴが復号化回路３３に供給され、パラメー
タコードＰｉ及びダイナミックレンジＤＲ゛が復号化回
路３３に供給される。また、平均値ＭＥＮ’が加算回薔
３４に供給される．加算回路３４には、復号化回路３３
の出力信号が供給され、加算回路３４の出力信号がブロ
ック分解回路３５に供給される．復号化回路３３は、送
信側の量子化回路１８の処理と逆の処理を行う．即ち、
コード信号ＤＴが代表レベルに復号され、このデータと
８ビットの平均値ＭＩＮ′とが加算回路３４により加算
され、元の画素データが復号される。

復号化回路３３では、パラメータコードＰｉで示される
ブロックの割り当てビット数ｎを使用して復号を行う． 加算回路３４の出力信号がブロック分解回路３５に供給
される。ブロック分解回路３５は、送信側のブロック化
回路２と逆に、ブロックの順番の復元データをテレビジ
ョン信号の走査と同様の順番に変換するための回路であ
る．ブロック分解回路３５の出力端子３６に復号された
ビデオ信号が得られる． Ｃ．バッファリング回路 第４図は、バッファリング回路２０の一例を示す。バッ
ファリング回路２０には、度数分布表及び累積度数分布
表を作戒するために、４ｌで示すメモリ（ＲＡＭ）が設
けられ、このメモリ４ｌに対してマルチプレクサ４２を
介してアドレスが供給される。マルチプレクサ４２の一
方の入力として入力端子４３からダイナミックレンジＤ
Ｒ”が供給され、その他方の入力としてアドレス発生回
路５０からのアドレスが供給される。メモリ４１には、
加算回路４４の出力信号が入力され、メモリ４１の出力
データとマルチブレクサ４５の出力とが加算回路４４で
加算される。

加算回路４４の出力がレジスタ４６に供給され、レジス
タ４６の出力がマルチブレクサ４５及び比較回路４７に
供給される．マルチブレクサ４５には、レジスタ４６の
出力の他に０及び＋１が供給されている．発生情報量の
演算動作がされると、レジスタ４６の出力に例えば１フ
レーム期間に発生する情報量Ａｔが求められる。

比較回路４７では、発生情報量Ａｉと端子４８からの目
標値Ｑとが比較され、比較回路４７の出力信号がパラメ
ータコード発生回路４９及びレジスタ５１に供給される
．パラメータコード発生回路４９からのパラメータコー
ドＰｉがアドレス発生回路５０及びレジスタ５１に供給
される。レジスタ５ｌに取り込まれたパラメータコード
Ｐｉが前述のようにフレーム化回路２５に供給されると
共に、ＲＯＭ５２に供給される。ＲＯＭ５　２は、アド
レスとして入力されたパラメータコードＰｉと対応する
しきい値の組（Ｔｌ　ｉ，Ｔ２　ｔ，　Ｔａｔ，Ｔ４　
ｉ）を発生する．このしきい値は、前述のように、比較
回路２１に供給される。

第５図は、バッファリング回路２０の動作を示すフロー
チャートである。最初のステップ６１で、メモリ４１　
レジスタ４６がゼロクリアされる．メモリ４ｌのゼロク
リアのために、マルチブレクサ４２がアドレス発生回路
５０で発生したアドレスを選択し、加算回路４４の出力
が常に０とされる。アドレスは、（０．１．２．　　・
・・・，２５５）と変化し、メモリ４ｌの全てのアドレ
スにＯデータが書き込まれる。

次のステップ６２で、メモリ４１にバッファリングのさ
れる単位期間である１フレームのダイナミックレンジＤ
Ｒ’の度数分布表が作威される。

マルチプレクサ４２は、端子４３からのダイナ箋ッタレ
ンジＤＲ”を選択し、マルチプレクサ４５が＋１を選択
する．従って、１フレーム期間が終了した時、ダイナ果
ツクレンジＤＲ’と対応するメモリ４ｌの各アドレスに
、各ＤＲ”の発生度数が記憶される。このメモリ４１の
度数分布表は、第６図Ａに示すように、ＤＲ”を横軸と
し、度数を縦軸とするものである。

次に、度数分布表が累積度数分布表に変換される（ステ
ップ６３）．累積度数分布表を作戒する時には、マルチ
ブレクサ４２がアドレス発生回路５０からのアドレスを
選択し、マルチブレクサ４５がレジスタ４６の出力を選
択する。アドレスが２５５から０に向かって順次ディク
レメントする。

メモリ４ｌの読み出し出力が加算回路４４に供給され、
加算回路４４でレジスタ４６の内容と加算される．加算
回路４４の出力がメモリ４１の読み出しアドレスと同一
のアドレスに書き込まれると共に、レジスタ４６の内容
が加算回路４４の出力に更新される．メモリ４ｌのアド
レスが２５５とされる初期状態では、レジスタ４６がゼ
ロクリアされている．メモリ４１の全アドレスに関して
、度数が累積がされた時に、メモリ４１には、第６図Ｂ
に示す累積度数分布表が作威される。

この累積度数分布表に対してしきい値の組（Ｔ１　ｉ　
，Ｔ　２　ｉＳＴ　３　ｔ　．．Ｔ　４　ｉ　）が適用
された時の発生情報量Ａｔが演算される（ステップ６４
）。

発生情報量Ａｔの演算時には、マルチプレクサ４２がア
ドレス発生回路５０の出力を遺択し、マルチプレクサ４
５がレジスタ４６の出力を選択する．パラメータコード
発生回路４９は、ＰＯからＰ３１に向かって順次変化す
るパラメータコードを発生する。パラメータコードＰｉ
がアドレス発生回路５０に供給され、（Ｔｌ　ｔ，Ｔ２
　ｔ，Ｔ３　ｉ，Ｔ４ｉ）の各しきい値と対応するアド
レスが順次発生する．各しきい値と対応するアドレスか
ら読み出された値が加算回路４４とレジスタ４６とで累
算される。この累積値がパラメータコードＰｉで指定さ
れるしきい値の姐が適用された時の発生情報量Ａｔと対
応している。つまり、第６図Ｂに示す累積度数分布表に
おいて、しきい値Ｔ１、Ｔ２、Ｔ３、Ｔ４と夫々対応す
るアドレスから読み出された値Ａ１、Ａ２、Ａ３、Ａ４
の合計値（Ａ１＋Ａ２＋Ａ３＋Ａ４）に対して、ブロッ
ク内の画素数（６４）を乗じた値は、発生情報量（ビッ
ト数）である。但し、画素数は、一定。であるため、第
４図に示されるバッファリング回路２０では、６４の乗
算処理を省略している。

この発生情報量Ａｉが目標値Ｑと比較される（ステップ
６５）．（Ａｔ≦Ｑ）が戒立する時に発生する比較回路
４７の出力がパラメータコード発生回路４９及びレジス
タ５１に供給され、パラメータコードＰｉのインクリメ
ントが停止されると共に、そのパラメータコードＰｉが
レジスタ５ｌに取り込まれる。レジスタ５ｌからのパラ
メータコードＰｉとＲＯＭ５　２で発生したしきい値の
組とが出力される（ステップ６６）。

比較回路４７における判定のステップ６５で、（Ａｉ≦
Ｑ）が戒立しない時には、パラメータコードＰｉが次の
ものＰ　ｉ＋１に変更され、Ｐ　ｉ＋１に対応するアド
レスがアドレス発生回路５０から発生する。上述と同様
に発生情報量Ａｉ＋１が演算され、比較回路４７で目標
値Ｑと比較される。（Ａｌ≦Ｑ）が戒立するまで、上述
の動作が繰り返される。

ｄ．変形例 以上の説明では、コード信号ＤＴとダイナミックレンジ
ＯＲ’と平均値ＭＩＮ’とを送信している。しかし、付
加コードとしてダイナミックレンジＤＲ’の代わりに平
均値ＭＡＸ”または量子化ステップ幅を伝送しても良い
。

〔発明の効果〕

この発明に依れば、リンギング、インパルス性のノイズ
等を含むブロックにおけるブロック歪の発生を防止でき
る。この発明では、可変長ＡＤＲＣにより効率良く符号
化を行うことができ、発生情報量の制御と量子化とに使
用されるダイナミックレンジが同じであるために、割り
当てビット数ｎを復号側で誤ったりする問題を生じない
．

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はブ
ロックの一例の略線図、第３図は受信側の構或の一例を
示すブロック図、第４図はバッファリング回路の一例の
ブロック図、第５図及び第６図はバッファリング回路の
説明に用いるフローチャート及び略線図、第７図、第８
図及び第９図は量子化動作及びブロック歪の発生の説明
に用いる略線図である。 図面における主要な符号の説明 １：入力端子、 ３：最大値、最小値検出回路、 ７：減算回路、 ８：加算回路、 ９：ビットシフト回路、 ｌ２、１３：平均化回路、 １８：量子化回路、 ２０：バッファリング回路、 ２５：フレーム化回路、 ２６：出力端子。

Claims (1)

1. 【特許請求の範囲】 ディジタル画像信号の２次元ブロック又は時間的に連続
   するＮフレームの夫々に属するＮ個の領域からなるブロ
   ック内に含まれる複数の画素データの最大値及び最小値
   を求める手段と、 上記最大値及び上記最小値の夫々から所定レベルの範囲
   に存在する画素を抽出する手段と、上記最大値から所定
   レベル範囲に含まれる入力画像データの第１の平均値及
   び上記最小値から所定レベル範囲に含まれる入力画像デ
   ータの第２の平均値を形成する手段と、 上記第１の平均値及び上記第２の平均値の差からダイナ
   ミックレンジを算出する手段と、 上記ダイナミックレンジに基づいて所定期間における発
   生情報量を演算し、上記発生情報量が所定データ量内に
   おさまるように、各ブロックの割り当てビット数を設定
   するためのしきい値を制御し、上記しきい値と各ブロッ
   クの上記ダイナミックレンジとの比較出力によって各ブ
   ロックの上記割り当てビット数を設定する手段と、 上記入力画像信号から上記第２の平均値を減算する手段
   と、 上記減算手段の出力を上記割り当てビット数でもってエ
   ッジマッチング量子化する手段と を有する高能率符号化装置。