JPH0353793B2 - - Google Patents
Info
- Publication number
- JPH0353793B2 JPH0353793B2 JP59009762A JP976284A JPH0353793B2 JP H0353793 B2 JPH0353793 B2 JP H0353793B2 JP 59009762 A JP59009762 A JP 59009762A JP 976284 A JP976284 A JP 976284A JP H0353793 B2 JPH0353793 B2 JP H0353793B2
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- substrate
- solder
- hole
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
本発明は、絶縁性基板の表面および裏面に互い
に電気的に接続された導体パターンを形成してな
る厚膜回路基板の製造方法に関する。
に電気的に接続された導体パターンを形成してな
る厚膜回路基板の製造方法に関する。
近年、様々な分野において電子機器の小型軽量
化、高信頼性化の要求が益々高まつており、プリ
ント配線基板上にDIP型ICパツケージを搭載する
ような従来からの実装方法では、その要求を十分
に満足させることができなくなつてきている。こ
のような要求を満足するための一方法として、例
えばアルミナセラミツク等の絶縁性基板上に導体
ペーストと絶縁体ペーストを印刷し、乾燥、焼成
することにより積層する所謂、厚膜回路基板を形
成し、その上にICチツプ等のチツプ部品を直接
搭載し全体をシーリングする、所謂マルチチツプ
パツケージング技術が開発されつつある。
化、高信頼性化の要求が益々高まつており、プリ
ント配線基板上にDIP型ICパツケージを搭載する
ような従来からの実装方法では、その要求を十分
に満足させることができなくなつてきている。こ
のような要求を満足するための一方法として、例
えばアルミナセラミツク等の絶縁性基板上に導体
ペーストと絶縁体ペーストを印刷し、乾燥、焼成
することにより積層する所謂、厚膜回路基板を形
成し、その上にICチツプ等のチツプ部品を直接
搭載し全体をシーリングする、所謂マルチチツプ
パツケージング技術が開発されつつある。
このような厚膜回路基板においては、入、出力
端子をいかに高密度に配設するかが大きな課題と
なる。すなわち、従来の厚膜回路基板では周辺に
厚膜からなる入、出力端子取付用パツドを形成
し、半田にてクリツプリードを支持固定すること
により入、出力端子を形成する方法をとつてい
た。この従来法では入、出力端子のピツチは実用
上2.54mm程度であり、これが1.27mmにも小さくな
ると、歩留りが著しく低下し、さらにパツドに
Agペースト等を用いた場合には、マイグレーシ
ヨンが起り、端子間の絶縁抵抗の劣化や短絡事故
が生じるという問題があつた。
端子をいかに高密度に配設するかが大きな課題と
なる。すなわち、従来の厚膜回路基板では周辺に
厚膜からなる入、出力端子取付用パツドを形成
し、半田にてクリツプリードを支持固定すること
により入、出力端子を形成する方法をとつてい
た。この従来法では入、出力端子のピツチは実用
上2.54mm程度であり、これが1.27mmにも小さくな
ると、歩留りが著しく低下し、さらにパツドに
Agペースト等を用いた場合には、マイグレーシ
ヨンが起り、端子間の絶縁抵抗の劣化や短絡事故
が生じるという問題があつた。
本発明はこのような事情に鑑みてなされたもの
で、その目的とするところは、基板上に外部装置
との接続のため入、出力端子を高密度に配設する
ことができる厚膜回路基板の製造方法を提供する
ことにある。
で、その目的とするところは、基板上に外部装置
との接続のため入、出力端子を高密度に配設する
ことができる厚膜回路基板の製造方法を提供する
ことにある。
本発明は、基板の通孔の内壁および表面に蒸着
またはスパツタにより形成される金属膜を含む導
体層を形成して、厚膜により基板の表面に形成さ
れる導体パターンと裏面に形成される導体パター
ンとを電気的に接続するとともに、この通孔の内
壁および基板の表面に形成された導体層を利用し
て、通孔内に入、出力端子となる金属ピンを挿入
し、半田により支持固定してこれらを入、出力端
子とするようにしたものである。従つて、基板の
周辺部等に入、出力端子を高密度に、かつ歩留り
よく、さらに十分な機械的強度で形成することが
できる。
またはスパツタにより形成される金属膜を含む導
体層を形成して、厚膜により基板の表面に形成さ
れる導体パターンと裏面に形成される導体パター
ンとを電気的に接続するとともに、この通孔の内
壁および基板の表面に形成された導体層を利用し
て、通孔内に入、出力端子となる金属ピンを挿入
し、半田により支持固定してこれらを入、出力端
子とするようにしたものである。従つて、基板の
周辺部等に入、出力端子を高密度に、かつ歩留り
よく、さらに十分な機械的強度で形成することが
できる。
以下、図面を参照して本発明の実施例を説明す
る。
る。
第１図に本発明による厚膜回路基板の製造工程
を示す。まず第１図ａに示すように、アルミナセ
ラミツク等の絶縁性基板１１に通孔１２を形成す
る。次に、この基板１１の表面にフアインライン
性の優れた例えばAuペースト等をスクリーン印
刷法等によりパターニングし、これを乾燥、焼成
を行なう事により、第１図ｂに示すように表面導
体パターン１３を形成する。ここでAuペースト
の場合は、フアインライン性には優れているが半
田、特にSn／Pb半田に対する拡散速度が極めて
速いことを考慮しておかないといけない。基板１
１の表面には、さらに必要に応じて絶縁体ペース
トをスクリーン印刷法等によりパターニングし、
乾燥、焼成することにより絶縁体層１４を形成す
る。一方、基板１１の裏面にはフアインライン性
はさほど良くないが、半田に対する拡散速度の比
較的遅い、例えばNi、Ag、Ag／Pdペースト等
をスクリーン印刷法等には印刷し、乾燥、焼成す
ることにより裏面導体パターン１５を形成する。
を示す。まず第１図ａに示すように、アルミナセ
ラミツク等の絶縁性基板１１に通孔１２を形成す
る。次に、この基板１１の表面にフアインライン
性の優れた例えばAuペースト等をスクリーン印
刷法等によりパターニングし、これを乾燥、焼成
を行なう事により、第１図ｂに示すように表面導
体パターン１３を形成する。ここでAuペースト
の場合は、フアインライン性には優れているが半
田、特にSn／Pb半田に対する拡散速度が極めて
速いことを考慮しておかないといけない。基板１
１の表面には、さらに必要に応じて絶縁体ペース
トをスクリーン印刷法等によりパターニングし、
乾燥、焼成することにより絶縁体層１４を形成す
る。一方、基板１１の裏面にはフアインライン性
はさほど良くないが、半田に対する拡散速度の比
較的遅い、例えばNi、Ag、Ag／Pdペースト等
をスクリーン印刷法等には印刷し、乾燥、焼成す
ることにより裏面導体パターン１５を形成する。
次に、第１図ｃに示すように基板１１の表面側
より半田に対する拡散係数がAuより小さい金属
材料、または半田に対する拡散速度よりも半田か
らの拡散速度の方が大きい金属材例、例えばNi、
Cu等からなる厚さ１〜5μの金属膜１７は蒸着あ
るいはスパツタにより形成する。この時、蒸着ま
たはスパツタによる金属粒子は、微小粒子である
ため、通孔１２の内壁にも回り込んで付着し、こ
れによつて表面導体パターン１３の裏面導体パタ
ーン１５との電気的接続を完全に行なうことがで
きる。なお、この場合接着強度を良くするためこ
れらの蒸着あるいはスパツタによる金属膜１７と
基板１１との間に必要に応じ、予め酸化し易く、
かつ酸素との結合力の大きい金属材料、例えば
Cr、Ti、Ｖ、Ni等からなる接着層１６を蒸着あ
るいはスパツタ等により形成してもよい。
より半田に対する拡散係数がAuより小さい金属
材料、または半田に対する拡散速度よりも半田か
らの拡散速度の方が大きい金属材例、例えばNi、
Cu等からなる厚さ１〜5μの金属膜１７は蒸着あ
るいはスパツタにより形成する。この時、蒸着ま
たはスパツタによる金属粒子は、微小粒子である
ため、通孔１２の内壁にも回り込んで付着し、こ
れによつて表面導体パターン１３の裏面導体パタ
ーン１５との電気的接続を完全に行なうことがで
きる。なお、この場合接着強度を良くするためこ
れらの蒸着あるいはスパツタによる金属膜１７と
基板１１との間に必要に応じ、予め酸化し易く、
かつ酸素との結合力の大きい金属材料、例えば
Cr、Ti、Ｖ、Ni等からなる接着層１６を蒸着あ
るいはスパツタ等により形成してもよい。
ここで、後述するように通孔１２に入、出力端
子となる金属ピンを例えば半田にて支持固定する
場合を考えると、表面導体パターン１３である例
えばAu等の厚膜は多孔質であるため、この上に
蒸着あるいはスパツタで抵拡散物質を被覆させた
のでは、程度の差は多少あるがやはり多孔質の被
膜ができることと、冷却速度の不均一等により格
子欠陥ができる。そして半田はこのような孔や格
子欠陥に沿つて速やかに拡散するので、金属膜１
７のうち表面導体パターン１３であるAu厚膜上
に形成された部分は、半田、特にSn／Pb半田に
対して、半田の拡散防止効果を十分に奏し難い。
そこで、この実施例では第１図ｄに示すように半
田に対してAuよりも拡散係数の小さい金属材料、
例えばCuあるいはNiからなる厚さ５〜15μのメツ
キ膜１８を、電解あるいは無電解メツキにて形成
し、その後基板１１の表面および裏面にレジスト
あるいはドライフイルム等を塗布あるいはラミネ
ートし、該レジストあるいはドライフイルムを露
光、現像することにより、基板１１表面の必要な
回路パターンおよび通孔１２内壁を除いた不必要
な部分のメツキ膜および蒸着あるいはスパツタリ
ングによる金属膜を選択的にエツチング除去する
ことにより、第１図ｅに示す如く基板１１表面の
所定回路パターンおよび通孔１２の内壁に半田に
対しAuよりも拡散係数の小さい例えばCuあるい
はNi等のメツキ膜１８を表面導体とする導体層
１９を形成する。
子となる金属ピンを例えば半田にて支持固定する
場合を考えると、表面導体パターン１３である例
えばAu等の厚膜は多孔質であるため、この上に
蒸着あるいはスパツタで抵拡散物質を被覆させた
のでは、程度の差は多少あるがやはり多孔質の被
膜ができることと、冷却速度の不均一等により格
子欠陥ができる。そして半田はこのような孔や格
子欠陥に沿つて速やかに拡散するので、金属膜１
７のうち表面導体パターン１３であるAu厚膜上
に形成された部分は、半田、特にSn／Pb半田に
対して、半田の拡散防止効果を十分に奏し難い。
そこで、この実施例では第１図ｄに示すように半
田に対してAuよりも拡散係数の小さい金属材料、
例えばCuあるいはNiからなる厚さ５〜15μのメツ
キ膜１８を、電解あるいは無電解メツキにて形成
し、その後基板１１の表面および裏面にレジスト
あるいはドライフイルム等を塗布あるいはラミネ
ートし、該レジストあるいはドライフイルムを露
光、現像することにより、基板１１表面の必要な
回路パターンおよび通孔１２内壁を除いた不必要
な部分のメツキ膜および蒸着あるいはスパツタリ
ングによる金属膜を選択的にエツチング除去する
ことにより、第１図ｅに示す如く基板１１表面の
所定回路パターンおよび通孔１２の内壁に半田に
対しAuよりも拡散係数の小さい例えばCuあるい
はNi等のメツキ膜１８を表面導体とする導体層
１９を形成する。
そして次に、第１図ｆに示すように通孔１２内
に通孔１２の径よりも小さな径を有する入、出力
端子用の例えばアルミナセラミツク等の基板１１
と熱膨張係数の等しい金属、例えばコバールある
いはFe／Ni42合金等からなる0.35〜0.75mmφ程度
の径の金属ピン２０を半田２１にて支持固定す
る。この際、金属ピン２０には半田ヌレ性を良く
するために、予めNiメツキ、Auメツキあるいは
Snメツキ等を施しておいても良い。
に通孔１２の径よりも小さな径を有する入、出力
端子用の例えばアルミナセラミツク等の基板１１
と熱膨張係数の等しい金属、例えばコバールある
いはFe／Ni42合金等からなる0.35〜0.75mmφ程度
の径の金属ピン２０を半田２１にて支持固定す
る。この際、金属ピン２０には半田ヌレ性を良く
するために、予めNiメツキ、Auメツキあるいは
Snメツキ等を施しておいても良い。
上述した方法によれば、金属ピン２０からなる
入、出力端子を十分な強度で高密度にかつ歩留り
よく配設することが可能である。すなわち、従来
の厚膜回路基板では前述したように、周辺に厚膜
からなる入、出力端子取付用パツドを形成し、半
田にてクリツプリードを支持固定することにより
入、出力端子を形成する方法をとつていたため、
入、出力端子のピツチをあまり小さくできず、小
さくすると歩留りが著しく低下し、さらにパツド
にAgペースト等を用いた場合には、マイグレー
シヨンが起り、端子間の絶縁抵抗の劣化や短絡事
故などが生じる問題があつたが、本発明によれば
第２図に示すように基板３１の周辺に2.54mmピツ
チの入、出力端子３２を例えば２列に形成した
り、あるいは３列にも４列にも形成することが可
能で、高集積化に伴なう入、出力端子数の増加に
対しても十分対応することが可能となる。しか
も、この方法によれば入、出力端子３２の基板３
１への接着強度は、前記通孔１２の内壁に半田ヌ
レ性の良い導体層が存在することにより、十分な
強度を維持しているし、入、出力端子３２間のマ
イグレーシヨン間の問題、すなわち絶縁抵抗の劣
化や短絡事故等の問題もすべれ解決される。
入、出力端子を十分な強度で高密度にかつ歩留り
よく配設することが可能である。すなわち、従来
の厚膜回路基板では前述したように、周辺に厚膜
からなる入、出力端子取付用パツドを形成し、半
田にてクリツプリードを支持固定することにより
入、出力端子を形成する方法をとつていたため、
入、出力端子のピツチをあまり小さくできず、小
さくすると歩留りが著しく低下し、さらにパツド
にAgペースト等を用いた場合には、マイグレー
シヨンが起り、端子間の絶縁抵抗の劣化や短絡事
故などが生じる問題があつたが、本発明によれば
第２図に示すように基板３１の周辺に2.54mmピツ
チの入、出力端子３２を例えば２列に形成した
り、あるいは３列にも４列にも形成することが可
能で、高集積化に伴なう入、出力端子数の増加に
対しても十分対応することが可能となる。しか
も、この方法によれば入、出力端子３２の基板３
１への接着強度は、前記通孔１２の内壁に半田ヌ
レ性の良い導体層が存在することにより、十分な
強度を維持しているし、入、出力端子３２間のマ
イグレーシヨン間の問題、すなわち絶縁抵抗の劣
化や短絡事故等の問題もすべれ解決される。
このように、本発明によれば厚膜回路基板上に
外部装置との接続のための入、出力端子を高密度
に配設することができる。
外部装置との接続のための入、出力端子を高密度
に配設することができる。
第１図ａ〜ｆは本発明の一実施例に係る厚膜回
路基板の製造工程を示す断面図、第２図は基板上
の入、出力端子の配設状態を示す平面図および側
面図である。 １１……絶縁性基板、１２……通孔、１３，１
５……導体パターン、１６……接着層、１７……
蒸着またはスパツタにより形成される金属膜、１
８……メツキ膜、１９……導体層、２０……金属
ピン、２１……半田、３１……基板、３２……
入、出力端子。
路基板の製造工程を示す断面図、第２図は基板上
の入、出力端子の配設状態を示す平面図および側
面図である。 １１……絶縁性基板、１２……通孔、１３，１
５……導体パターン、１６……接着層、１７……
蒸着またはスパツタにより形成される金属膜、１
８……メツキ膜、１９……導体層、２０……金属
ピン、２１……半田、３１……基板、３２……
入、出力端子。
Claims (1)
- 【特許請求の範囲】 １ セラミツク基板に通孔を形成し、この基板の
表面および裏面にそれぞれ導体ペーストを印刷
し、乾燥、焼成して厚膜導体パターンを形成した
後、前記通孔の内壁および前記基板の表面に蒸着
あるいはスパツタにより形成される金属薄膜を含
む導体層を形成して、前記基板の表面に形成され
た厚膜導体パターンと裏面に形成された厚膜導体
パターンとを電気的に接続するとともに、前記通
孔内に外部装置との接続のための入、出力端子と
なる金属ピンを挿入し、この金属ピンを半田によ
り支持固定することを特徴とする厚膜回路基板の
製造方法。 ２ 通孔の内壁および基板の表面に形成される導
体層は、蒸着あるいはスパツタにより形成される
金属薄膜が基板の表面および裏面に形成される厚
膜導体パターンよりも半田に対する拡散係数の小
さい金属材料、または半田に対する拡散速度より
も半田からの拡散速度の方が大きい金属材料から
なることを特徴とする特許請求の範囲第１項記載
の厚膜回路基板の製造方法。 ３ 通孔の内壁および基板の表面に形成される導
体層は、酸素との結合力が大きい易酸化性金属材
料からなる接着層を含むものであることを特徴と
する特許請求の範囲第１項または第２項記載の厚
膜回路基板の製造方法。 ４ 通孔の内壁および基板表面に形成される導体
層は、蒸着あるいはスパツタにより形成される金
属薄膜上に、基板の表面および裏面にそれぞれ形
成される厚膜導体パターンよりも半田に対する拡
散係数の小さい金属材料、または半田に対する拡
散速度よりも半田からの拡散速度の方が大きい金
属材料からなるメツキ膜を形成したものであるこ
とを特徴とする特許請求の範囲第１項〜第３項の
いずれかに記載の厚膜回路基板の製造方法。 ５ 入、出力端子となる金属ピンは半田のヌレ性
のよいメツキを施したものであることを特徴とす
る特許請求の範囲第１項記載の厚膜回路基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP976284A JPS59150495A (ja) | 1984-01-23 | 1984-01-23 | 厚膜回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP976284A JPS59150495A (ja) | 1984-01-23 | 1984-01-23 | 厚膜回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59150495A JPS59150495A (ja) | 1984-08-28 |
| JPH0353793B2 true JPH0353793B2 (ja) | 1991-08-16 |
Family
ID=11729283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP976284A Granted JPS59150495A (ja) | 1984-01-23 | 1984-01-23 | 厚膜回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59150495A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6287476U (ja) * | 1985-11-19 | 1987-06-04 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2147573C2 (de) * | 1971-09-23 | 1974-06-12 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung von mikroelektronischen Schaltungen |
| JPS5234949U (ja) * | 1975-09-03 | 1977-03-11 |
-
1984
- 1984-01-23 JP JP976284A patent/JPS59150495A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59150495A (ja) | 1984-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4385202A (en) | Electronic circuit interconnection system | |
| KR100287393B1 (ko) | 기판용 부착 패드 및 땜납 상호접속부의 형성방법 | |
| US4736521A (en) | Process for manufacturing a ceramic multi-layer substrate | |
| US4472762A (en) | Electronic circuit interconnection system | |
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| US4546406A (en) | Electronic circuit interconnection system | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| US5442145A (en) | Input/output terminal for electronic circuit device | |
| JPH0353793B2 (ja) | ||
| JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JP2629908B2 (ja) | 多層配線基板の給電構造 | |
| JPS5856498A (ja) | 厚膜回路基板の製造方法 | |
| JP2817873B2 (ja) | 混成集積回路基板及びその製造方法 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPS6381839A (ja) | ろう付け方法 | |
| JPS5842259A (ja) | 半導体パッケージの製造方法 | |
| JP2000091501A (ja) | 電子部品搭載装置及びその製造方法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPS60170294A (ja) | ピン付き多層配線基板の製造方法 | |
| JPS6194394A (ja) | 厚膜回路基板の製造方法 | |
| JPH01238132A (ja) | 半田接続用電極及び半田接続用電極の製造方法 | |
| JPH01140695A (ja) | 電子回路部品の製造方法 | |
| JPS6094794A (ja) | 多層配線基板 | |
| JPS61256688A (ja) | 回路基板の製造方法 |