JPH0353801B2 - - Google Patents
Info
- Publication number
- JPH0353801B2 JPH0353801B2 JP56026283A JP2628381A JPH0353801B2 JP H0353801 B2 JPH0353801 B2 JP H0353801B2 JP 56026283 A JP56026283 A JP 56026283A JP 2628381 A JP2628381 A JP 2628381A JP H0353801 B2 JPH0353801 B2 JP H0353801B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- amplifier
- transfer characteristic
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/16—Automatic control
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、増幅器の出力インピーダンスを任
意に設定することができる増幅器の出力特性制御
回路に関する。
意に設定することができる増幅器の出力特性制御
回路に関する。
増幅器の負荷として例えばスピーカを接続した
場合、同増幅器の負荷接続端子とスピーカとを接
続するスピーカコードが長い場合、その線路イン
ピーダンスにより増幅器のダンピングフアクタが
相対的に減少し、この結果、スピーカの特性を最
大限に発揮させることができなくなるという問題
がある。また一方、スピーカから発生される音の
音色を最適状態に設定するために、増幅器のダン
ピングフアクタを任意に設定できるようにしたい
という要求がある。
場合、同増幅器の負荷接続端子とスピーカとを接
続するスピーカコードが長い場合、その線路イン
ピーダンスにより増幅器のダンピングフアクタが
相対的に減少し、この結果、スピーカの特性を最
大限に発揮させることができなくなるという問題
がある。また一方、スピーカから発生される音の
音色を最適状態に設定するために、増幅器のダン
ピングフアクタを任意に設定できるようにしたい
という要求がある。
このような問題を解決するものとして、本出願
人は先に特開昭54−65461号公報によつて、電流
帰還により増幅器の出力インピーダンスを負の値
に設定し、これにより増幅器の負荷接続端子と負
荷との間の線路インピーダンスを相殺する方法を
示した。第１図はこの方法を用いた増幅器の出力
特性制御回路の構成を示す回路図であり、この図
に示す増幅器の出力特性制御回路は、信号入力端
子１に印加される信号を帰還用分割抵抗２，３を
有する増幅器４（演算増幅器として示す）により
増幅して負荷接続端子５ａ，５ｂ間に介挿された
負荷６に供給するものにおいて、負荷６に供給さ
れる電流を、負荷接続端子５ｂと接地点との間に
介挿された抵抗７により検出し、この検出出力を
増幅器８と抵抗９とからなる帰還制御回路を介し
て増幅器４の反転入力端子に帰還し、これによつ
て、負荷接続端子５ａ，５ｂ間における増幅器４
の出力インピーダンスを、負荷６を接続する線路
１０の線路インピーダンスを相殺すべく負の値に
設定するものである。
人は先に特開昭54−65461号公報によつて、電流
帰還により増幅器の出力インピーダンスを負の値
に設定し、これにより増幅器の負荷接続端子と負
荷との間の線路インピーダンスを相殺する方法を
示した。第１図はこの方法を用いた増幅器の出力
特性制御回路の構成を示す回路図であり、この図
に示す増幅器の出力特性制御回路は、信号入力端
子１に印加される信号を帰還用分割抵抗２，３を
有する増幅器４（演算増幅器として示す）により
増幅して負荷接続端子５ａ，５ｂ間に介挿された
負荷６に供給するものにおいて、負荷６に供給さ
れる電流を、負荷接続端子５ｂと接地点との間に
介挿された抵抗７により検出し、この検出出力を
増幅器８と抵抗９とからなる帰還制御回路を介し
て増幅器４の反転入力端子に帰還し、これによつ
て、負荷接続端子５ａ，５ｂ間における増幅器４
の出力インピーダンスを、負荷６を接続する線路
１０の線路インピーダンスを相殺すべく負の値に
設定するものである。
ところで、増幅器の出力インピーダンスの変化
は、例えば負荷がスピーカであれば、特に低域周
波数帯においてのみ負荷に影響を及ぼすものであ
り、したがつて、負荷がスピーカである場合は、
出力インピーダンス（すなわちダンピングフアク
タ）を低域周波数帯においてのみ改善すれば、よ
り効率よく出力インピーダンスの影響を除去する
ことができる。このように出力インピーダンス
を、負荷の種類に応じて、問題となる周波数帯に
おいてのみ制御できればより有利である。また増
幅器の利得は、出力特性制御回路が設けられたと
しても、負荷のインピーダンスや信号の周波数に
よつて影響されないことが望ましい。
は、例えば負荷がスピーカであれば、特に低域周
波数帯においてのみ負荷に影響を及ぼすものであ
り、したがつて、負荷がスピーカである場合は、
出力インピーダンス（すなわちダンピングフアク
タ）を低域周波数帯においてのみ改善すれば、よ
り効率よく出力インピーダンスの影響を除去する
ことができる。このように出力インピーダンス
を、負荷の種類に応じて、問題となる周波数帯に
おいてのみ制御できればより有利である。また増
幅器の利得は、出力特性制御回路が設けられたと
しても、負荷のインピーダンスや信号の周波数に
よつて影響されないことが望ましい。
この発明はこのような事情に鑑みてなされたも
のであり、この発明における第１の発明は、増幅
器の利得が負荷ZLのインピーダンスに依存しな
い増幅器の出力特性制御回路を提供することを目
的としており、増幅器の負荷接続端子に接続され
る負荷ZLに直列に介挿され前記負荷ZLに供給さ
れる電流を検出する電流検出回路と、この電流検
出回路の検出出力を前記増幅器の入力側に帰還さ
せる帰還制御回路と、前記増幅器に入力される信
号電圧と前記負荷ZLの両端印加電圧との比であ
わらされる電圧利得Gvを該負荷ZLの値に依存し
ない第１の伝達特性部分Gv1と前記負荷ZLの値に
依存する第２の伝達特性部分Gv2との積であらわ
したときに１／Gv2なる伝達特性を有するように
前記負荷ZLの等価インピーダンスを含む伝達特
性設定回路で構成されて前記増幅器に前置される
第１の補正回路とを具備してなり、前記帰還制御
回路を介して前記増幅器の入力側に帰還される前
記電流検出回路の検出出力の帰還量に応じて前記
負荷ZLに対する出力インピーダンスを制御する
と共に、前記第１の補正回路に入力される前記信
号電圧と前記負荷ZLの両端印加電圧との比であ
らわされる電圧利得GTが前記負荷ZLの値に依存
しないようにしたことを特徴とする。
のであり、この発明における第１の発明は、増幅
器の利得が負荷ZLのインピーダンスに依存しな
い増幅器の出力特性制御回路を提供することを目
的としており、増幅器の負荷接続端子に接続され
る負荷ZLに直列に介挿され前記負荷ZLに供給さ
れる電流を検出する電流検出回路と、この電流検
出回路の検出出力を前記増幅器の入力側に帰還さ
せる帰還制御回路と、前記増幅器に入力される信
号電圧と前記負荷ZLの両端印加電圧との比であ
わらされる電圧利得Gvを該負荷ZLの値に依存し
ない第１の伝達特性部分Gv1と前記負荷ZLの値に
依存する第２の伝達特性部分Gv2との積であらわ
したときに１／Gv2なる伝達特性を有するように
前記負荷ZLの等価インピーダンスを含む伝達特
性設定回路で構成されて前記増幅器に前置される
第１の補正回路とを具備してなり、前記帰還制御
回路を介して前記増幅器の入力側に帰還される前
記電流検出回路の検出出力の帰還量に応じて前記
負荷ZLに対する出力インピーダンスを制御する
と共に、前記第１の補正回路に入力される前記信
号電圧と前記負荷ZLの両端印加電圧との比であ
らわされる電圧利得GTが前記負荷ZLの値に依存
しないようにしたことを特徴とする。
また、第２の発明は、第１の発明の目的に加え
て、増幅器の利得が帰還制御回路の伝達特性に依
存しない増幅器の出力特性制御回路を提供するこ
とを目的としており、前記電流検出回路に加え
て、この電流検出回路の検出出力を伝達特性Ts
で前記増幅器の入力側に帰還させる帰還制御回路
と、前記増幅器に入力される信号電圧と前記負荷
ZLの両端印加電圧との比であらわされる電圧利
得Gvを前記帰還制御回路の伝達特性Tsの値に依
存しない第１の伝達特性部分Gv1と前記帰還制御
回路の伝達特性Tsの値に依存する第２の伝達特
性部分Gv2との積であらわしたときに１／Gv2な
る伝達特性を有するように設定されて前記増幅器
に前置される第２の補正回路とを具備してなり、
前記帰還制御回路を介して前記増幅器の入力側に
帰還される前記電流検出回路の検出出力の帰還量
に応じて前記負荷ZLに対する出力インピーダン
スを制御すると共に、前記第２の補正回路に入力
される前記信号電圧と前記負荷ZLの両端印加電
圧との比であらわされる電圧利得GTが前記帰還
制御回路の伝達特性Tsに依存しないようにした
ことを特徴とする。
て、増幅器の利得が帰還制御回路の伝達特性に依
存しない増幅器の出力特性制御回路を提供するこ
とを目的としており、前記電流検出回路に加え
て、この電流検出回路の検出出力を伝達特性Ts
で前記増幅器の入力側に帰還させる帰還制御回路
と、前記増幅器に入力される信号電圧と前記負荷
ZLの両端印加電圧との比であらわされる電圧利
得Gvを前記帰還制御回路の伝達特性Tsの値に依
存しない第１の伝達特性部分Gv1と前記帰還制御
回路の伝達特性Tsの値に依存する第２の伝達特
性部分Gv2との積であらわしたときに１／Gv2な
る伝達特性を有するように設定されて前記増幅器
に前置される第２の補正回路とを具備してなり、
前記帰還制御回路を介して前記増幅器の入力側に
帰還される前記電流検出回路の検出出力の帰還量
に応じて前記負荷ZLに対する出力インピーダン
スを制御すると共に、前記第２の補正回路に入力
される前記信号電圧と前記負荷ZLの両端印加電
圧との比であらわされる電圧利得GTが前記帰還
制御回路の伝達特性Tsに依存しないようにした
ことを特徴とする。
以下、この発明の実施例を図面を参照して説明
する。
する。
第２図は、この発明の第１の実施例の構成を示
す回路図であり、この図において第１図の各部に
対応する部分には同一の符号を付してある。ま
た、この第２図は、以下の実施例の説明におい
て、出力インピーダンスを任意に変化させ得る増
幅器の構成として例示しているものであり、先に
述べた第１図のものとの相異は、負荷が片側接地
とし得る点である。なお、この発明は特に第２図
のものでなくとも、第１図のものにも適用できる
ことは言うまでもない。第２図において、信号入
力端子１は増幅器（演算増幅器として示す）４の
非反転入力端子４ａに接続されている。増幅器４
の反転入力端子４ｂと接地点との間には帰還分割
用の抵抗２（値R1）が介挿され、前記反転入力
端子４ｂと同増幅器４の出力端子４ｃとの間には
帰還用分割抵抗３（値R2）が介挿されている。
増幅器４の出力端子４ｃと負荷接続端子５との間
には抵抗７（電流検出回路、値Rs）が介挿され
ている。抵抗７の前記出力端子４ｃ側の一端は制
御増幅器（帰還制御回路）８の反転入力端子に接
続され、抵抗７の他端は同制御増幅器８の非反転
入力端子に接続されている。この制御増幅器８は
その非反転入力端子と反転入力端子との間に印加
される差動電圧をその伝達特性Tsにしたがつて
その出力端子から出力するものである。制御増幅
器８の出力端子と前記増幅器４の反転入力端子４
ｂとの間には抵抗９（値R3）が介挿されている。
また負荷接続端子５と接地点との間には負荷（イ
ンピーダンスZL）６が線路１０を介して接続され
ている。
す回路図であり、この図において第１図の各部に
対応する部分には同一の符号を付してある。ま
た、この第２図は、以下の実施例の説明におい
て、出力インピーダンスを任意に変化させ得る増
幅器の構成として例示しているものであり、先に
述べた第１図のものとの相異は、負荷が片側接地
とし得る点である。なお、この発明は特に第２図
のものでなくとも、第１図のものにも適用できる
ことは言うまでもない。第２図において、信号入
力端子１は増幅器（演算増幅器として示す）４の
非反転入力端子４ａに接続されている。増幅器４
の反転入力端子４ｂと接地点との間には帰還分割
用の抵抗２（値R1）が介挿され、前記反転入力
端子４ｂと同増幅器４の出力端子４ｃとの間には
帰還用分割抵抗３（値R2）が介挿されている。
増幅器４の出力端子４ｃと負荷接続端子５との間
には抵抗７（電流検出回路、値Rs）が介挿され
ている。抵抗７の前記出力端子４ｃ側の一端は制
御増幅器（帰還制御回路）８の反転入力端子に接
続され、抵抗７の他端は同制御増幅器８の非反転
入力端子に接続されている。この制御増幅器８は
その非反転入力端子と反転入力端子との間に印加
される差動電圧をその伝達特性Tsにしたがつて
その出力端子から出力するものである。制御増幅
器８の出力端子と前記増幅器４の反転入力端子４
ｂとの間には抵抗９（値R3）が介挿されている。
また負荷接続端子５と接地点との間には負荷（イ
ンピーダンスZL）６が線路１０を介して接続され
ている。
以上の構成において、信号入力端子１と接地点
との間に印加される電圧をv1、増幅器４の出力端
子４ｃと接地点との間の電圧をv2、負荷接続端子
５と接地点との間の電圧をv0、制御増幅器８の出
力端子と接地点との間の電圧をvX、抵抗２を介し
て接地点に流れ込む電流をi1、抵抗９を介して制
御増幅器８の出力端子に流れ込む電流をi2、負荷
接続端子５を介して負荷６に流れ込む電流をiLと
した場合、増幅器４の出力端子４ｃの電圧v2は、 v2＝v1＋R2（i1＋i2） …… あるいは、 v2＝v0＋Rs・iL ＝v0＋Rs・v0／ZL ＝v0（１＋Rs／ZL …… と表わすことができる。したがつてこれらの式
と式とから、 v1＋R2（i1＋i2）＝v0（１＋Rs／ZL） …… なる式が得られる。
との間に印加される電圧をv1、増幅器４の出力端
子４ｃと接地点との間の電圧をv2、負荷接続端子
５と接地点との間の電圧をv0、制御増幅器８の出
力端子と接地点との間の電圧をvX、抵抗２を介し
て接地点に流れ込む電流をi1、抵抗９を介して制
御増幅器８の出力端子に流れ込む電流をi2、負荷
接続端子５を介して負荷６に流れ込む電流をiLと
した場合、増幅器４の出力端子４ｃの電圧v2は、 v2＝v1＋R2（i1＋i2） …… あるいは、 v2＝v0＋Rs・iL ＝v0＋Rs・v0／ZL ＝v0（１＋Rs／ZL …… と表わすことができる。したがつてこれらの式
と式とから、 v1＋R2（i1＋i2）＝v0（１＋Rs／ZL） …… なる式が得られる。
一方、電流i1、i2は各々、
i1＝v1／R1 ……
i2＝v1−vX／R3 ……
であり、また制御増幅器８の出力端子の電圧vX
は、 vX＝Ts（v0−v2） …… である。この式に前記式を代入すれば、 vX＝−Rs／ZL・Ts・v0 …… が得られ、またこの式を式に代入すると、 i2＝v1＋RS／ZL・Ts・v0／R3 …… が得られる。そして、この式と前記式とを前
記式に代入すると、 v1（１＋R2／R1＋R2／R3） ＝v0｛１＋Rs／ZL（１−R2／R3Ts）｝…… が得られ、この式から、この実施例における信
号入力端子１と負荷接続端子５との間における電
圧利得Gv、すなわち、 Gv＝v0／v1＝１＋R2／R1＋R2／R3／１＋RS／ZL（１−
R2／R3）Ts）…… が得られる。なお、Gv1＝１＋R2／R1＋R2／R3であり、 Gv2＝１＋Rs／ZL（１−R2／R3Ts）である。この電圧 利得Gvは抵抗３と抵抗９の各抵抗値が等しい場
合、すなわちR2＝R3の場合は、 Gv＝２＋R2／R1／１＋RS／ZL（１−Ts） ……′ となる。また、この実施例において、負荷接続端
子５における増幅器４側の出力インピーダンス
（この出力インピーダンスをZ0とする）は、無負
荷状態すなわちインピーダンスZLが無限大の時の
電圧v0をv0′とした場合、 Z0＝ZL（v0′／v0−１） …… であり、この式は、インピーダンスZLが無限大
の時の電圧利得GvをGv′とすれば、 Z0＝ZL（Gv′／Gv−１） …… と表わすことができる、またここでG′vは前記
式から Gv′＝１＋R2／R1＋R2／R3 …… となるから、この式と前記式とを式に代入
すれば前記出力インピーダンスZ0は、 Z0＝ZL｛１＋R2／R1＋R2／R3／１＋R2／R1＋R2／R3／１
＋R3／ZL（１−R2／R3Ts）−１｝ ＝Rs（１−R2／R3Ts） …… となる。またこの式に示す出力インピーダンス
Z0はR2＝R3の場合は、特に Z0＝Rs（１−Ts） ……′ となる。したがつて、この式から、出力インピ
ーダンスZ0を、伝達特性TsをTs≦１とすること
により正の値に、またTs＞１とすることにより
負の値に各々任意に設定できることが解る。特
に、第２図における線路１０の線路インピーダン
スがｒであるとすれば、′式において、 Rs＝（１−Ts）＝−ｒ …… すなわち Ts＝ｒ／Rs＋１ …… となるように、伝達特性Tsを設定すれば、線路
インピーダンスｒを完全に相殺することができ
る。
は、 vX＝Ts（v0−v2） …… である。この式に前記式を代入すれば、 vX＝−Rs／ZL・Ts・v0 …… が得られ、またこの式を式に代入すると、 i2＝v1＋RS／ZL・Ts・v0／R3 …… が得られる。そして、この式と前記式とを前
記式に代入すると、 v1（１＋R2／R1＋R2／R3） ＝v0｛１＋Rs／ZL（１−R2／R3Ts）｝…… が得られ、この式から、この実施例における信
号入力端子１と負荷接続端子５との間における電
圧利得Gv、すなわち、 Gv＝v0／v1＝１＋R2／R1＋R2／R3／１＋RS／ZL（１−
R2／R3）Ts）…… が得られる。なお、Gv1＝１＋R2／R1＋R2／R3であり、 Gv2＝１＋Rs／ZL（１−R2／R3Ts）である。この電圧 利得Gvは抵抗３と抵抗９の各抵抗値が等しい場
合、すなわちR2＝R3の場合は、 Gv＝２＋R2／R1／１＋RS／ZL（１−Ts） ……′ となる。また、この実施例において、負荷接続端
子５における増幅器４側の出力インピーダンス
（この出力インピーダンスをZ0とする）は、無負
荷状態すなわちインピーダンスZLが無限大の時の
電圧v0をv0′とした場合、 Z0＝ZL（v0′／v0−１） …… であり、この式は、インピーダンスZLが無限大
の時の電圧利得GvをGv′とすれば、 Z0＝ZL（Gv′／Gv−１） …… と表わすことができる、またここでG′vは前記
式から Gv′＝１＋R2／R1＋R2／R3 …… となるから、この式と前記式とを式に代入
すれば前記出力インピーダンスZ0は、 Z0＝ZL｛１＋R2／R1＋R2／R3／１＋R2／R1＋R2／R3／１
＋R3／ZL（１−R2／R3Ts）−１｝ ＝Rs（１−R2／R3Ts） …… となる。またこの式に示す出力インピーダンス
Z0はR2＝R3の場合は、特に Z0＝Rs（１−Ts） ……′ となる。したがつて、この式から、出力インピ
ーダンスZ0を、伝達特性TsをTs≦１とすること
により正の値に、またTs＞１とすることにより
負の値に各々任意に設定できることが解る。特
に、第２図における線路１０の線路インピーダン
スがｒであるとすれば、′式において、 Rs＝（１−Ts）＝−ｒ …… すなわち Ts＝ｒ／Rs＋１ …… となるように、伝達特性Tsを設定すれば、線路
インピーダンスｒを完全に相殺することができ
る。
このように、この第１の実施例によれば、出力
インピーダンスZ0を正または負の任意の値に設定
することが可能であり、これにより負荷接続用の
線路１０のインピーダンスを相殺することができ
る。
インピーダンスZ0を正または負の任意の値に設定
することが可能であり、これにより負荷接続用の
線路１０のインピーダンスを相殺することができ
る。
次にこの発明の第２の実施例を説明する。
第２の実施例は、例えばスピーカのように特に
低域周波数帯において大きなダンピングフアクタ
が要求される負荷が接続された場合のために、低
域周波数帯においてより多くダンピングフアクタ
が改善されるようにしたものである。第３図は、
この第２の実施例の構成を示す回路図であり、こ
の図において第２図の各部に対応する部分には同
一の符号が付してある。また、この第２の実施例
は、第２図に示した第１の実施例の変形例を示す
ものであり、この第１実施例における制御増幅器
８を低域周波数帯においてより帰還量が多くなる
制御増幅器８に置き換えたものである。第３図に
おいて、制御増幅器８は演算増幅器８０と８１と
を有して構成されている。この制御増幅器８にお
いて、演算増幅器８０の非反転入力端子８０ａと
増幅器４の出力端子４ｃとの間には抵抗８２（値
r1）が介挿され、同非反転入力端子８０ａと接地
点との間には抵抗８３（値r2）が介挿されてい
る。演算増幅器８０の反転入力端子８０ｂと負荷
接続端子５との間には抵抗８４（値r1）が介挿さ
れ、同反転入力端子８０ｂと演算増幅器８０の出
力端子８０ｃとの間には抵抗８５（値r2）が介挿
されている。また上記出力端子８０ｃと演算増幅
器８１の反転入力端子８１ｂとの間には抵抗８６
（値r2）が介挿されている。演算増幅器８１の非
反転入力端子８１ａは接地され、同演算増幅器８
１の反転入力端子８１ｂの出力端子８１ｃとの間
には、抵抗８７（値r1）と互いに並列接続された
可変抵抗８８（値R0）と可変容量８９（値C0）
とが順次直列に介挿されている。そしてこの演算
増幅器８１の出力端子８１ｃが抵抗９（この第２
の実施例においては、値R2）の一端に接続され
ている。
低域周波数帯において大きなダンピングフアクタ
が要求される負荷が接続された場合のために、低
域周波数帯においてより多くダンピングフアクタ
が改善されるようにしたものである。第３図は、
この第２の実施例の構成を示す回路図であり、こ
の図において第２図の各部に対応する部分には同
一の符号が付してある。また、この第２の実施例
は、第２図に示した第１の実施例の変形例を示す
ものであり、この第１実施例における制御増幅器
８を低域周波数帯においてより帰還量が多くなる
制御増幅器８に置き換えたものである。第３図に
おいて、制御増幅器８は演算増幅器８０と８１と
を有して構成されている。この制御増幅器８にお
いて、演算増幅器８０の非反転入力端子８０ａと
増幅器４の出力端子４ｃとの間には抵抗８２（値
r1）が介挿され、同非反転入力端子８０ａと接地
点との間には抵抗８３（値r2）が介挿されてい
る。演算増幅器８０の反転入力端子８０ｂと負荷
接続端子５との間には抵抗８４（値r1）が介挿さ
れ、同反転入力端子８０ｂと演算増幅器８０の出
力端子８０ｃとの間には抵抗８５（値r2）が介挿
されている。また上記出力端子８０ｃと演算増幅
器８１の反転入力端子８１ｂとの間には抵抗８６
（値r2）が介挿されている。演算増幅器８１の非
反転入力端子８１ａは接地され、同演算増幅器８
１の反転入力端子８１ｂの出力端子８１ｃとの間
には、抵抗８７（値r1）と互いに並列接続された
可変抵抗８８（値R0）と可変容量８９（値C0）
とが順次直列に介挿されている。そしてこの演算
増幅器８１の出力端子８１ｃが抵抗９（この第２
の実施例においては、値R2）の一端に接続され
ている。
以上の構成において、この第２の実施例におけ
る制御増幅器８の伝達特性Tsは次のようになる。
まず演算増幅器８０の出力端子８０ｃと接地点と
の間の電圧をvyとすれば、この制御増幅器８にお
いて、演算増幅器８０と抵抗８２〜８５とにより
決まる伝達特性Ts1は、 Ts1＝vy／v0−v2＝−r2／r1 …… となり、また演算増幅器８１と抵抗８６，８７と
可変抵抗８８と可変容量８９とにより決まる伝達
特性Ts2は、 Ts2＝vx／vy＝−１／r2（r1＋１／ｓ・C0R0）……
ただし、ｓ＝jω となる。したがつて伝達特性Tsは、式と式
とから、 Ts＝Ts1・Ts2＝１＋１／r1／R0＋ｓ・C0r1…… となる。
る制御増幅器８の伝達特性Tsは次のようになる。
まず演算増幅器８０の出力端子８０ｃと接地点と
の間の電圧をvyとすれば、この制御増幅器８にお
いて、演算増幅器８０と抵抗８２〜８５とにより
決まる伝達特性Ts1は、 Ts1＝vy／v0−v2＝−r2／r1 …… となり、また演算増幅器８１と抵抗８６，８７と
可変抵抗８８と可変容量８９とにより決まる伝達
特性Ts2は、 Ts2＝vx／vy＝−１／r2（r1＋１／ｓ・C0R0）……
ただし、ｓ＝jω となる。したがつて伝達特性Tsは、式と式
とから、 Ts＝Ts1・Ts2＝１＋１／r1／R0＋ｓ・C0r1…… となる。
したがつて、この第２の実施例における信号入
力端子１と負荷接続端子５との間の電圧利得Gv
は、式を前記′式に代入すれば、 Gv＝２＋R2／R1／１−RS／ZL・１／r1／R0＋ｓ・c0・r1
…… となり、またこの第２の実施例における出力イン
ピーダンスZ0は、式を前記′式に代入すれば、 Z0＝−Rs／r1／R0＋ｓ・C0・r1＝−Rs／r1（１／R0＋ｓ
・C0）
…… となる。
力端子１と負荷接続端子５との間の電圧利得Gv
は、式を前記′式に代入すれば、 Gv＝２＋R2／R1／１−RS／ZL・１／r1／R0＋ｓ・c0・r1
…… となり、またこの第２の実施例における出力イン
ピーダンスZ0は、式を前記′式に代入すれば、 Z0＝−Rs／r1／R0＋ｓ・C0・r1＝−Rs／r1（１／R0＋ｓ
・C0）
…… となる。
第４図のイに示す実線ｙは、この第２の実施例
における出力インピーダンスZ0の周波数特性を示
しており、この実線ｙより、出力インピーダンス
Z0は低域周波数帯においては値「−Rs・R0／r1」に 近ずき、一方高域周波数帯においては値「０」に
近づく。したがつて、負荷６接続用の線路１０の
線路インピーダンスをｒとした場合、 Rs・R0／r1＝ｒ …… と設定すれば、線路インピーダンスｒを低域周波
数帯において完全に相殺することができる。な
お、第４図のロに示す実線ｇはこの第２の実施例
における電圧利得Gvの周波数特性を示している。
における出力インピーダンスZ0の周波数特性を示
しており、この実線ｙより、出力インピーダンス
Z0は低域周波数帯においては値「−Rs・R0／r1」に 近ずき、一方高域周波数帯においては値「０」に
近づく。したがつて、負荷６接続用の線路１０の
線路インピーダンスをｒとした場合、 Rs・R0／r1＝ｒ …… と設定すれば、線路インピーダンスｒを低域周波
数帯において完全に相殺することができる。な
お、第４図のロに示す実線ｇはこの第２の実施例
における電圧利得Gvの周波数特性を示している。
次にこの発明の第３の実施例を説明する。この
第３の実施例は、前記第１の実施例において、電
圧利得Gvが負荷６のインピーダンスZLに依存し
ないようにしたものである。
第３の実施例は、前記第１の実施例において、電
圧利得Gvが負荷６のインピーダンスZLに依存し
ないようにしたものである。
第５図は、この第３の実施例の構成を示す回路
図である。この図に示す第３の実施例が第１の実
施例と異なる点は、信号入力端子１と増幅器４の
非反転入力端子４ａとの間に、同非反転入力端子
４ａと負荷接続端子５との間における電圧利得
Gv（伝達特性Tsは変化させても可の負荷６のイ
ンピーダンスZLに対する依存関係を相殺するため
に伝達特性TsLを有する補正回路９０ａ（第１の
補正回路）が介挿されている点にある。
図である。この図に示す第３の実施例が第１の実
施例と異なる点は、信号入力端子１と増幅器４の
非反転入力端子４ａとの間に、同非反転入力端子
４ａと負荷接続端子５との間における電圧利得
Gv（伝達特性Tsは変化させても可の負荷６のイ
ンピーダンスZLに対する依存関係を相殺するため
に伝達特性TsLを有する補正回路９０ａ（第１の
補正回路）が介挿されている点にある。
この補正回路９０ａにおいて、信号入力端子１
は抵抗９１（値R4）を介して増幅器４の非反転
入力端子４ａに接続されると共にインピーダンス
回路９２（インピーダンスはＫ・ZL）を介してイ
ンピーダンス回路９３（インピーダンスは−Ｋ・
Rs（１−Ts））の一端と演算増幅器９４の反転入
力端子９４ｂとに接続されている。演算増幅器９
４の非反転入力端子９４ａは接地され、また同演
算増幅器９４の出力端子９４ｃは前記インピーダ
ンス回路９３の他端に接続されると共に抵抗９５
（値R4）を介して増幅器４の非反転入力端子４ａ
に接続されている。
は抵抗９１（値R4）を介して増幅器４の非反転
入力端子４ａに接続されると共にインピーダンス
回路９２（インピーダンスはＫ・ZL）を介してイ
ンピーダンス回路９３（インピーダンスは−Ｋ・
Rs（１−Ts））の一端と演算増幅器９４の反転入
力端子９４ｂとに接続されている。演算増幅器９
４の非反転入力端子９４ａは接地され、また同演
算増幅器９４の出力端子９４ｃは前記インピーダ
ンス回路９３の他端に接続されると共に抵抗９５
（値R4）を介して増幅器４の非反転入力端子４ａ
に接続されている。
以上の構成において、補正回路９０ａの伝達特
性TsLは、信号入力端子１と増幅器４の非反転入
力端子４ａとの間における電圧利得（この電圧利
得をGsLとする）として表わすことができるか
ら、前記非反転入力端子４ａと接地点との間の電
圧をv3とした場合、 TsL＝GsL＝v3／v1＝１＋RS／ZL（１−Ts）／２……〓
〓 となる。また前記非反転入力端子４ａと負荷接続
端子５との間における電圧利得Gvは、前記′式
の如くであるから、信号入力端子１と負荷接続端
子５との間における全電圧利得GTは、 GT＝GsL・Gv＝１＋R2／2R1 …… となり、この式から、この第３の実施例におけ
る全利得GTは負荷６のインピーダンスZLとは無
関係になることが解る。
性TsLは、信号入力端子１と増幅器４の非反転入
力端子４ａとの間における電圧利得（この電圧利
得をGsLとする）として表わすことができるか
ら、前記非反転入力端子４ａと接地点との間の電
圧をv3とした場合、 TsL＝GsL＝v3／v1＝１＋RS／ZL（１−Ts）／２……〓
〓 となる。また前記非反転入力端子４ａと負荷接続
端子５との間における電圧利得Gvは、前記′式
の如くであるから、信号入力端子１と負荷接続端
子５との間における全電圧利得GTは、 GT＝GsL・Gv＝１＋R2／2R1 …… となり、この式から、この第３の実施例におけ
る全利得GTは負荷６のインピーダンスZLとは無
関係になることが解る。
次にこの発明の第４の実施例を説明する。
第６図は、この第４の実施例の構成を示す回路
図であり、この第４の実施例は、第５図に示した
第３の実施例において補正回路９０ａの伝達特性
TsLを、制御増幅器８に第３図に示した第２の実
施例における制御増幅器８を用いた場合にも、電
圧利得Gv（伝達特性Tsまで含めて）が信号の周
波数に関係なく一定になるように伝達特性TsL′
に設定したものである。なお、この第４実施例に
あつては、前述した第３実施例と同様に、負荷
ZLのインピーダンスに無関係に一定の電圧利得
Gvを得ることができることは明らかである。
図であり、この第４の実施例は、第５図に示した
第３の実施例において補正回路９０ａの伝達特性
TsLを、制御増幅器８に第３図に示した第２の実
施例における制御増幅器８を用いた場合にも、電
圧利得Gv（伝達特性Tsまで含めて）が信号の周
波数に関係なく一定になるように伝達特性TsL′
に設定したものである。なお、この第４実施例に
あつては、前述した第３実施例と同様に、負荷
ZLのインピーダンスに無関係に一定の電圧利得
Gvを得ることができることは明らかである。
第６図において、補正回路９０ｂ（第２の補正
回路）におけるインピーダンス回路９３は、抵抗
９３ａとコンデンサ９４ｂとの並列回路で構成さ
れたものである。このインピーダンス回路９３の
インピーダンスZ93は前述した第３の実施例にお
いて述べた如く Z93＝−Ｋ・Rs（１−Ts） ……〓〓 でなければならない。この〓〓式に前記式に示し
た制御増幅器８の伝達特性Tsを代入すれば、イ
ンピーダンスZ93は、 Z93＝Ｋ・Rs／r1（１／R0＋Ｓ・C0）＝（r
1（１／R0＋Ｓ・C0）／Ｋ・Rs）-1＝（１／Ｋ・RS・R0
／r1 ＋１／Ｋ・RS／r1・ｓ・C0）-1＝（
Ｋ・Rs・R0／r1Ｋ・Rs／r1・Ｓ・C0）……〓〓 となる。この〓〓式から、インピーダンス回路９３
における抵抗９３ａの抵抗値を値
（Ｋ・Rs・R0／r1）に設定し、かつコンデンサ９３ ｂの容量を値r1・C0／Ｋ・Rs）に設定すれば、この第４ の実施例における信号入力端子１と負荷接続端子
５との間における電圧利得Gvは増幅される信号
の周波数に無関係に一定になる。
回路）におけるインピーダンス回路９３は、抵抗
９３ａとコンデンサ９４ｂとの並列回路で構成さ
れたものである。このインピーダンス回路９３の
インピーダンスZ93は前述した第３の実施例にお
いて述べた如く Z93＝−Ｋ・Rs（１−Ts） ……〓〓 でなければならない。この〓〓式に前記式に示し
た制御増幅器８の伝達特性Tsを代入すれば、イ
ンピーダンスZ93は、 Z93＝Ｋ・Rs／r1（１／R0＋Ｓ・C0）＝（r
1（１／R0＋Ｓ・C0）／Ｋ・Rs）-1＝（１／Ｋ・RS・R0
／r1 ＋１／Ｋ・RS／r1・ｓ・C0）-1＝（
Ｋ・Rs・R0／r1Ｋ・Rs／r1・Ｓ・C0）……〓〓 となる。この〓〓式から、インピーダンス回路９３
における抵抗９３ａの抵抗値を値
（Ｋ・Rs・R0／r1）に設定し、かつコンデンサ９３ ｂの容量を値r1・C0／Ｋ・Rs）に設定すれば、この第４ の実施例における信号入力端子１と負荷接続端子
５との間における電圧利得Gvは増幅される信号
の周波数に無関係に一定になる。
なお、この第４の実施例および前述した第３の
実施例において、負荷６として例えばスピーカが
接続された場合、スピーカのインピーダンスZL
は、通常第７図に示すように抵抗Raと互いに並
列接続された抵抗Rb、コンデンサＣ、インダク
タＬとが直列接続され、第８図に示すような周波
数特性を持つ等価回路として表わすことができる
ことから、補正回路９０ａ，９０ｂにおけるイン
ピーダンス回路９２にはこの第７図に示す等価回
路に相当するインピーダンス回路を用いればよ
い。
実施例において、負荷６として例えばスピーカが
接続された場合、スピーカのインピーダンスZL
は、通常第７図に示すように抵抗Raと互いに並
列接続された抵抗Rb、コンデンサＣ、インダク
タＬとが直列接続され、第８図に示すような周波
数特性を持つ等価回路として表わすことができる
ことから、補正回路９０ａ，９０ｂにおけるイン
ピーダンス回路９２にはこの第７図に示す等価回
路に相当するインピーダンス回路を用いればよ
い。
以上説明したように、この発明による増幅器の
出力特性制御回路によれば、その第１の説明とし
て、増幅器に、同増幅器の入力端子と負荷接続端
子との間における電圧利得の負荷インピーダンス
に対する依存関係と逆関数関係にある伝達特性を
持つ第１の補正回路を前置したので、如何なる負
荷を接続しても負荷のインピーダンスに無関係に
常に一定の電圧利得を得ることができる。
出力特性制御回路によれば、その第１の説明とし
て、増幅器に、同増幅器の入力端子と負荷接続端
子との間における電圧利得の負荷インピーダンス
に対する依存関係と逆関数関係にある伝達特性を
持つ第１の補正回路を前置したので、如何なる負
荷を接続しても負荷のインピーダンスに無関係に
常に一定の電圧利得を得ることができる。
また第２の発明として、第１の発明の構成に加
えて、増幅器に、同増幅器の入力端子と負荷接続
端子との間における電圧利得の前記帰還制御回路
の伝達特性に対する依存関係と逆関数関係にある
伝達特性を持つ第２の補正回路を前置したので、
上述した第１の発明による効果に加えて、帰還制
御回路の伝達特性として如何なる伝達特性を設定
しても、増幅される信号の周波数に無関係に電圧
利得を一定に保つことが可能になる。
えて、増幅器に、同増幅器の入力端子と負荷接続
端子との間における電圧利得の前記帰還制御回路
の伝達特性に対する依存関係と逆関数関係にある
伝達特性を持つ第２の補正回路を前置したので、
上述した第１の発明による効果に加えて、帰還制
御回路の伝達特性として如何なる伝達特性を設定
しても、増幅される信号の周波数に無関係に電圧
利得を一定に保つことが可能になる。
第１図は従来の増幅器の出力特性制御回路の一
構成例を示す回路図、第２図はこの発明の第１の
実施例の構成を示す回路図、第３図はこの発明の
第２の実施例の構成を示す回路図、第４図は同実
施例を説明するための周波数特性図、第５図はこ
の発明の第３の実施例の構成を示す回路図、第６
図はこの発明の第４の実施例の構成を示す回路
図、第７図はこの発明の第３、第４の実施例にお
けるインピーダンス回路９２の等価回路を示す回
路図、第８図は同等価回路の周波数特性図であ
る。 １……信号入力端子、４……増幅器、５……負
荷接続端子、６……負荷、７……電流検出回路
（抵抗）、８……帰還制御回路（制御増幅器）、９
０ａ……第１の補正回路（補正回路）、９０ｂ…
…第２の補正回路（補正回路）。
構成例を示す回路図、第２図はこの発明の第１の
実施例の構成を示す回路図、第３図はこの発明の
第２の実施例の構成を示す回路図、第４図は同実
施例を説明するための周波数特性図、第５図はこ
の発明の第３の実施例の構成を示す回路図、第６
図はこの発明の第４の実施例の構成を示す回路
図、第７図はこの発明の第３、第４の実施例にお
けるインピーダンス回路９２の等価回路を示す回
路図、第８図は同等価回路の周波数特性図であ
る。 １……信号入力端子、４……増幅器、５……負
荷接続端子、６……負荷、７……電流検出回路
（抵抗）、８……帰還制御回路（制御増幅器）、９
０ａ……第１の補正回路（補正回路）、９０ｂ…
…第２の補正回路（補正回路）。
Claims (1)
- 【特許請求の範囲】 １ 増幅器の負荷接続端子に接続される負荷ZL
に直列に介挿され前記負荷ZLに供給される電流
を検出する電流検出回路と、この電流検出回路の
検出出力を前記増幅器の入力側に帰還させる帰還
制御回路と、前記増幅器に入力される信号電圧と
前記負荷ZLの両端印加電圧との比であらわされ
る電圧利得Gvを該負荷ZLの値に依存しない第１
の伝達特性部分Gv1と前記負荷ZLの値に依存する
第２の伝達特性部分Gv2との積であらわしたとき
に１／Gv2なる伝達特性を有するように前記負荷
ZLの等価インピーダンスを含む伝達特性設定回
路で構成されて前記増幅器に前置される第１の補
正回路とを具備してなり、前記帰還制御回路を介
して前記増幅器の入力側に帰還される前記電流検
出回路の検出出力の帰還量に応じて前記負荷ZL
に対する出力インピーダンスを制御すると共に、
前記第１の補正回路に入力される前記信号電圧と
前記負荷ZLの両端印加電圧との比であらわされ
る電圧利得GTが前記負荷ZLの値に依存しないよ
うにしたことを特徴とする増幅器の出力特性制御
回路。 ２ 増幅器の負荷接続端子に接続される負荷ZL
に直列に介挿され前記負荷ZLに供給される電流
を検出する電流検出回路と、この電流検出回路の
検出出力を伝達特性Tsで前記増幅器の入力側に
帰還させる帰還制御回路と、前記増幅器に入力さ
れる信号電圧と前記負荷ZLの両端印加電圧との
比であらわされる電圧利得Gvを前記帰還制御回
路の伝達特性Tsの値に依存しない第１の伝達特
性部分Gv1と前記帰還制御回路の伝達特性Tsの値
に依存する第２の伝達特性部分Gv2との積であら
わしたときに１／Gv2なる伝達特性を有するよう
に設定されて前記増幅器に前置される第２の補正
回路とを具備してなり、前記帰還制御回路を介し
て前記増幅器の入力側に帰還される前記電流検出
回路の検出出力の帰還量に応じて前記負荷ZLに
対する出力インピーダンスを制御すると共に、前
記第２の補正回路に入力される信号電圧と前記負
荷ZLの両端印加電圧との比であらわされる電圧
利得GTが前記帰還制御回路の伝達特性Tsに依存
しないようにしたことを特徴とする増幅器の出力
特性制御回路。 ３ 前記帰還制御回路の伝達特性Tsが低域周波
数帯において帰還量を増加させるものである特許
請求の範囲第２項記載の増幅器の出力特性制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56026283A JPS57141113A (en) | 1981-02-25 | 1981-02-25 | Output characteristic control circuit for amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56026283A JPS57141113A (en) | 1981-02-25 | 1981-02-25 | Output characteristic control circuit for amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57141113A JPS57141113A (en) | 1982-09-01 |
| JPH0353801B2 true JPH0353801B2 (ja) | 1991-08-16 |
Family
ID=12188953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56026283A Granted JPS57141113A (en) | 1981-02-25 | 1981-02-25 | Output characteristic control circuit for amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57141113A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6099113U (ja) * | 1983-12-14 | 1985-07-06 | トヨタ自動車株式会社 | 自動車の窓ガラス固定用クリツプ装置 |
| JPS6412703A (en) * | 1987-07-07 | 1989-01-17 | Matsushita Electric Industrial Co Ltd | Variable output resistance amplifier circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214727Y2 (ja) * | 1979-05-09 | 1987-04-15 |
-
1981
- 1981-02-25 JP JP56026283A patent/JPS57141113A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57141113A (en) | 1982-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0151397B1 (ko) | 집적 회로화된 필터 및 필터셀 | |
| US4445054A (en) | Full-wave rectifying circuit | |
| US4908870A (en) | Motional load driver | |
| US4796295A (en) | Telephone circuits | |
| JPH0353801B2 (ja) | ||
| JPH0612498B2 (ja) | 接地されている負荷に定量化電流を給電するための回路装置 | |
| JPH047124B2 (ja) | ||
| US5394113A (en) | High impedance low-distortion linear amplifier | |
| EP0280516B1 (en) | Differential amplifier circuit | |
| JP3123581B2 (ja) | 高速複合反転増幅器 | |
| US5485124A (en) | Integrated amplifier with an accurately defined gain factor | |
| JP3427342B2 (ja) | 電子回路 | |
| JPS6121866Y2 (ja) | ||
| JPS6119533Y2 (ja) | ||
| JPH0614499Y2 (ja) | 電子ボリユ−ムバツフア回路 | |
| GB2080065A (en) | Amplifier arrangement | |
| JPS6117618Y2 (ja) | ||
| JP2560247Y2 (ja) | ヘッドホン出力回路 | |
| JPH0535607Y2 (ja) | ||
| JPS6238336Y2 (ja) | ||
| JPS6244578Y2 (ja) | ||
| JPH01268302A (ja) | 増幅回路 | |
| JP2613266B2 (ja) | 電圧・電流変換回路 | |
| JP2684195B2 (ja) | パルスパターン出力回路 | |
| JPS6123855Y2 (ja) |