JPH0354822A - Phosphorus diffusion process on polycrystal silicon film and diffusion device therefor - Google Patents
Phosphorus diffusion process on polycrystal silicon film and diffusion device thereforInfo
- Publication number
- JPH0354822A JPH0354822A JP18892589A JP18892589A JPH0354822A JP H0354822 A JPH0354822 A JP H0354822A JP 18892589 A JP18892589 A JP 18892589A JP 18892589 A JP18892589 A JP 18892589A JP H0354822 A JPH0354822 A JP H0354822A
- Authority
- JP
- Japan
- Prior art keywords
- phosphorus
- furnace
- diffusion
- silicon film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 title claims abstract description 93
- 229910052698 phosphorus Inorganic materials 0.000 title claims abstract description 93
- 239000011574 phosphorus Substances 0.000 title claims abstract description 93
- 238000009792 diffusion process Methods 0.000 title claims abstract description 76
- 229910052710 silicon Inorganic materials 0.000 title claims description 27
- 239000010703 silicon Substances 0.000 title claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 26
- 235000012431 wafers Nutrition 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 42
- 238000000151 deposition Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 abstract description 20
- 238000002485 combustion reaction Methods 0.000 abstract description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000012159 carrier gas Substances 0.000 abstract description 4
- 239000007788 liquid Substances 0.000 abstract description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 4
- 229910000077 silane Inorganic materials 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000010926 purge Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 230000001590 oxidative effect Effects 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 229910004738 SiO1 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 102200021395 rs3739168 Human genes 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多結晶シリコン膜に均一にかつリンを任意の
濃度で拡散させることのできる多結晶シリコン膜へのリ
ンの拡散方法および拡散装置に係る。[Detailed Description of the Invention] [Field of Industrial Application] The present invention provides a method and a diffusion device for diffusing phosphorus into a polycrystalline silicon film, which can diffuse phosphorus uniformly into a polycrystalline silicon film at a desired concentration. Pertains to.
多結晶シリコン膜は、例えばＭＯＳ｝ランジスタのゲー
ト電極や配線として用いられるものである。そしてリン
の拡散とは、不純物であるリンを拡散現象を利用して所
望の拡散深さ、濃度分布で対象物である多結晶シリコン
膜の任意の領域に導入することである。A polycrystalline silicon film is used, for example, as a gate electrode or wiring of a MOS transistor. Diffusion of phosphorus means introducing phosphorus, which is an impurity, into any region of the target polycrystalline silicon film with a desired diffusion depth and concentration distribution using a diffusion phenomenon.
多結晶シリコン膜へのリンの拡散について説明する。こ
の多結晶シリコン膜は、シリコン基盤上に形威した酸化
膜（Ｓｉ（ｈ）上にＣＶＤ法（気相戒長法）によって形
威されるものである。そしてこの多結晶シリコン膜へｎ
形不純物であるリンを拡散するのであるが、従来はＰＯ
ＣＬ ｌ ｚを０２、Ｎ２ガスとともに拡散炉に供給す
ることによりリンを拡敗させていた。次に多結晶シリコ
ン膜へのリン拡散の態様について説明すると、多結晶シ
リコン膜表面に不純物であるリンを含んだ酸化膜ＰｔＯ
ｓを形成する。その反応式は、
熱
↓
２ＰＯＣｊ２ｆｆ ＋３／２０！→ ＰＪｓ ＋ ２Ｃ
１ｓ．．， （１）である。Diffusion of phosphorus into a polycrystalline silicon film will be explained. This polycrystalline silicon film is formed on an oxide film (Si(h)) formed on a silicon substrate by the CVD method (vapor deposition method).
This method diffuses phosphorus, which is a type impurity, but conventionally, PO
Phosphorus was spread by supplying CL l z together with 02 and N2 gases to a diffusion furnace. Next, to explain the mode of phosphorus diffusion into the polycrystalline silicon film, an oxide film PtO containing phosphorus as an impurity is formed on the surface of the polycrystalline silicon film.
form s. The reaction formula is: Heat ↓ 2POCj2ff +3/20! → PJs + 2C
1s. ．． , (1).
次にＰ２０，とシリコン（Ｓｔ）が反応して、多結晶シ
リコン膜中ヘリンが拡散する。その反応式は、熱
↓
ＰｔＯｓ ＋５／２Ｓｔ→２Ｐ ＋ ５／２ＳｉＯｉ
． ． ． （２）である。Next, P20 and silicon (St) react to diffuse helin in the polycrystalline silicon film. The reaction formula is heat ↓ PtOs + 5/2St → 2P + 5/2SiOi
．． ．． ．． (2).
上記式（１） 、（２）の化学反応は８００〜 １００
０゜Ｃの炉中で起こさせている。The chemical reactions of the above formulas (1) and (2) are 800 to 100
It was raised in a furnace at 0°C.
以上の反応の模様を示したのが第５図である。Figure 5 shows the pattern of the above reaction.
ここで、多結晶シリコン膜にリンを拡散する場合、多結
晶シリコン膜の抵抗値を均一にするためにリンを均一に
拡散することが必要である。Here, when diffusing phosphorus into the polycrystalline silicon film, it is necessary to uniformly diffuse the phosphorus in order to make the resistance value of the polycrystalline silicon film uniform.
しかしながら、上記のような多結晶シリコン膜へのリン
の拡散方法では、拡散源であるＰ２０，が半導体ウエハ
を設置している８００〜１０００’ Ｃという高温条件
下の拡散炉で形威されるため、Ｐ２０Ｓの形成とともに
リンの拡散が開始してしまう。However, in the method for diffusing phosphorus into a polycrystalline silicon film as described above, the diffusion source P20 is formed in a diffusion furnace under high temperature conditions of 800 to 1000'C in which the semiconductor wafer is placed. , the diffusion of phosphorus begins with the formation of P20S.
また、半導体ウエハが配列されている間隔は通常４〜８
ｌＩＩＩＩ＋であり、処理枚数は５０〜１００枚である
のでＰ２０，等の不純物ガスを拡散していく場合、次の
ような問題がある。つまり、不純物ガスは配列している
半導体ウエハ個々の周辺から、中央部に向かって拡散し
ていき、反応も同様の方向に順次行われていく。これは
主に半導体ウェハ相互の間隔が狭くなっているためであ
る。In addition, the interval at which semiconductor wafers are arranged is usually 4 to 8
1III+, and the number of sheets to be processed is 50 to 100. Therefore, when diffusing impurity gas such as P20, the following problem occurs. In other words, the impurity gas diffuses from the periphery of each of the arranged semiconductor wafers toward the center, and reactions also occur sequentially in the same direction. This is mainly due to the narrowing of the distance between semiconductor wafers.
したがって、多結晶シリコン膜周辺部に拡散するリン濃
度が高くなる一方で、中央部にいくにしたがってリン濃
度が低くなる。そしてリン濃度は不均一になるのである
。Therefore, while the concentration of phosphorus diffused to the peripheral portion of the polycrystalline silicon film increases, the concentration of phosphorus decreases toward the center. And the phosphorus concentration becomes non-uniform.
これに対処するため拡散時間を長くして、多結晶シリコ
ン膜にリンが飽和するまで拡敗させ、高？度にリンを拡
散させることが行われている。この方法によれば、多結
晶シリコン膜にリンが飽和状態で拡散しているため、多
結晶シリコン膜の周辺部から中央部にかけてリン濃度を
均一にすることが可能となる。To deal with this, the diffusion time is lengthened to allow phosphorus to spread until the polycrystalline silicon film is saturated. Diffusion of phosphorus is carried out at various times. According to this method, since phosphorus is diffused into the polycrystalline silicon film in a saturated state, it is possible to make the phosphorus concentration uniform from the periphery to the center of the polycrystalline silicon film.
しかしながら、この方法によるとリンが高濃度に拡散さ
れる（固容限界値まで拡散される）ために、ＳｉＯ■膜
と多結晶シリコン膜との界面にリンが偏析し、リン拡散
後の工程で行われる多結晶シリコン膜のエッチングの際
、該多結晶シリコン膜にアンダーカットが生じてしまう
のである。このアンダーカットが生じると、例えば絶縁
ゲート形電界効果トランジスタにおいてはゲート電極（
多結晶シリコン膜）とソース・ドレイン端が離れてしま
うので、オフセット状態が生じ半導体装置の不良の原因
となってしまうという問題がある。なお、ここでアンダ
ーカットとはドライエッチング時に生じる多結晶シリコ
ンゲートのゲート酸化膜上付近での彫り込みをいう．
一方、アンダーカットを避けるため拡散時間を短縮する
と、多結晶シリコン膜へ拡散されるリン濃度の不均一を
招いてしまうのである。However, according to this method, phosphorus is diffused to a high concentration (diffused to the solidity limit value), so phosphorus segregates at the interface between the SiO film and the polycrystalline silicon film, and in the process after phosphorus diffusion. When the polycrystalline silicon film is etched, undercuts occur in the polycrystalline silicon film. When this undercut occurs, for example, in an insulated gate field effect transistor, the gate electrode (
Since the polycrystalline silicon film) and the source/drain ends are separated from each other, an offset state occurs, which causes a defect in the semiconductor device. Note that undercutting here refers to carving near the top of the gate oxide film of the polycrystalline silicon gate that occurs during dry etching. On the other hand, if the diffusion time is shortened to avoid undercutting, the concentration of phosphorus diffused into the polycrystalline silicon film becomes non-uniform.
本発明は、上記問題点を解決するために提案されるもの
で、アンダーカットを生じさせることなく多結晶シリコ
ン膜へリンを均一に拡散させることのできる多結晶シリ
コン膜へのリンの拡散方法および拡散装置を提供するこ
とを目的としたものである．
〔課題を解決するための手段］
本発明は、上記目的を達成するため予めＰ２０，を形威
し、低温に保持したリン拡散炉内でシリコンウェハ上の
多結晶シリコン膜にＰ２０，を堆積させ、その後リン拡
散炉を昇温しで多結晶シリコン膜へリンを拡散させるよ
うにし、またこの場合ＰｔＯｓをリン拡散炉に連設した
外部炉あるいはリン拡散炉で形威させるようにし、また
外部炉を用いて行う場合の装置は外側の両側近傍にヒー
タを配設し、内部に複数のシリコンウェハを整列収容し
リン拡散を行うようにしたリン拡散炉と該リン拡散炉に
設けたガス導入口との間に外側近傍にヒータを配設した
Ｐ２０，形成用の外部炉を設けものとした。The present invention is proposed to solve the above-mentioned problems, and includes a method for diffusing phosphorus into a polycrystalline silicon film and a method for uniformly diffusing phosphorus into a polycrystalline silicon film without causing undercuts. The purpose is to provide a diffusion device. [Means for Solving the Problems] In order to achieve the above object, the present invention forms P20 in advance and deposits P20 on a polycrystalline silicon film on a silicon wafer in a phosphorus diffusion furnace kept at a low temperature. Then, the temperature of the phosphorus diffusion furnace is raised to diffuse phosphorus into the polycrystalline silicon film, and in this case, PtOs is formed in an external furnace connected to the phosphorus diffusion furnace or in a phosphorus diffusion furnace. The equipment used for this is a phosphorus diffusion furnace with heaters installed near both sides of the outside, a plurality of silicon wafers arranged and housed inside to perform phosphorus diffusion, and a gas inlet installed in the phosphorus diffusion furnace. P20 with a heater disposed near the outside and an external furnace for forming were provided between the two.
このように２２０，の形成工程とリン拡散工程とを分け
、さらにリン拡散を行う場合のみリン拡散炉を高温にす
るようにしたためアンダーカットを生じさせることなく
、しかも均一にリンを拡散させることができる．
〔実施例〕
第１図の拡散装置に従い本発明の第ｌ実施例を説明する
。本実施例では、多結晶シリコン膜表面に不純物である
リンを含んだ酸化膜ｐ．ｏ，を形威するのに外部燃焼炉
１を用いた。In this way, the formation process of 220 and the phosphorus diffusion process are separated, and the phosphorus diffusion furnace is heated to a high temperature only when performing phosphorus diffusion, so that it is possible to uniformly diffuse phosphorus without causing undercuts. can. [Embodiment] A first embodiment of the present invention will be described according to the diffusion device shown in FIG. In this example, an oxide film p. An external combustion furnace 1 was used to produce the
この拡散装置は、リン拡散炉２の内部にはウエハ支持台
７を設けシリコンウェハ４を整列収容できるようにして
ある。そして、リン拡散炉２の外側の両側にはリン拡散
炉用ヒータ６を配設して内部を加熱できるようにしてい
る。リン拡散炉２の内部に不純物ガス等を供給するため
のガス導入口５を設けているが、このガス導入口５とリ
ン拡散炉２との間には、外部燃焼炉１を設けるとともに
？の外方には外部燃焼炉用ヒータ３を設けている先ず単
結晶シリコンウェハを酸化炉に搬入し、１０００゜Ｃの
加熱状況でシリコンウェハ表面に３００人のゲートＳｉ
Ｏｔ膜を形或する。次にこのシリコンウェハを酸化炉か
ら取り出し、減圧ＣＶＤ炉に搬入する。この減圧ＣＶＤ
炉にシランガスをキャリアガスとともに供給して前記ゲ
ートＳｉ（ｈ膜上に多結晶シリコン膜を３５００人形或
する。この場合の多結晶シリコン膜の形成における反応
式は、ＳｉＨ４→Ｓｔ＋２Ｈｔである．
次にシリコンウェハ４をリン拡散炉２に搬入してリン拡
散を行うのである．これには先ず外部燃焼炉用ヒータ３
により外部燃焼炉１内の温度を９００℃として、リン拡
散炉２内の温度を４００゜Ｃに保持する．そして液体の
ＰＯＣｌｘをｔ’ｈ：０．４リットル／分でパブリング
して（ｈ：ｏ．５リットル／分とともにガス導入口５を
介して外部燃焼炉１に供給する。この工程を１時間継続
させる．その後ＰＯＣＪ２ｚガスおよび０■ガスを遮断
し、パージＮｚ ： １０リットル分に切り換え、リン
拡散炉２をほぼ３０分かけて８５０″Ｃに昇温しで３０
分間この状態を保持する。なお、外部燃焼炉１とリン拡
散炉２との間でＰ！ＯＳが結露しないようにヒータを設
けて保温状態とするのが望ましい。In this diffusion device, a wafer support 7 is provided inside a phosphorus diffusion furnace 2 so that silicon wafers 4 can be arranged and accommodated therein. A phosphorus diffusion furnace heater 6 is disposed on both sides of the outside of the phosphorus diffusion furnace 2 to heat the inside. A gas inlet 5 for supplying impurity gas etc. is provided inside the phosphorus diffusion furnace 2, but an external combustion furnace 1 is provided between the gas inlet 5 and the phosphorus diffusion furnace 2. A heater 3 for an external combustion furnace is installed on the outside of the oxidation furnace.First, a single crystal silicon wafer is carried into an oxidation furnace, and 300 gates of Si are placed on the surface of the silicon wafer under heating conditions of 1000°C.
Form an Ot film. Next, this silicon wafer is taken out from the oxidation furnace and carried into a low pressure CVD furnace. This reduced pressure CVD
A polycrystalline silicon film is formed on the gate Si (h film) by supplying silane gas together with a carrier gas to the furnace.The reaction formula for forming the polycrystalline silicon film in this case is SiH4→St+2Ht.Next, The silicon wafer 4 is carried into the phosphorus diffusion furnace 2 to perform phosphorus diffusion.
The temperature inside the external combustion furnace 1 is set to 900°C, and the temperature inside the phosphorus diffusion furnace 2 is maintained at 400°C. Liquid POClx is then bubbled at a rate of t'h: 0.4 liters/min (h: o.5 liters/min) and supplied to the external combustion furnace 1 through the gas inlet 5. This process is continued for 1 hour. After that, shut off POCJ2z gas and 0■ gas, switch to purge Nz: 10 liters, and raise the temperature of phosphorus diffusion furnace 2 to 850''C over about 30 minutes.
Hold this state for a minute. Note that P! between the external combustion furnace 1 and the phosphorus diffusion furnace 2! It is desirable to provide a heater to keep the OS warm so that dew does not form on the OS.
このようにしてリン拡散をしたリン濃度分布を判定する
には、これと相関するファクターとしてのシート抵抗を
測定すればよい。このシート抵抗は大きいほどシリコン
ウェハ４へ拡散したリン濃度が高いということになる。In order to determine the phosphorus concentration distribution resulting from phosphorus diffusion in this manner, it is sufficient to measure the sheet resistance as a factor correlated with this. The higher the sheet resistance, the higher the concentration of phosphorus diffused into the silicon wafer 4.
そして、シート抵抗のバラツキが少ない程リンがシリコ
ンウェハ４に均一に拡散しているということになる。本
実施例ではシート抵抗の測定をしたところ、３５±１Ω
／口となっていた。このようにシート抵抗のバラッキが
±１Ω／口と少なく、リンが均一に拡散していることが
判明した。The smaller the variation in sheet resistance, the more uniformly phosphorus is diffused into the silicon wafer 4. In this example, when the sheet resistance was measured, it was 35±1Ω.
/It was a mouth. In this way, it was found that the variation in sheet resistance was as small as ±1 Ω/hole, and that phosphorus was uniformly diffused.
次にリンを拡散したシリコンウェハを反応性スパッタエ
ッチング装置に搬入し、ドライエッチングをするのであ
るが本実施例によるシリコンウェハにはドライエッチン
グの結果、多結晶シリコン膜にアンダーカントの発生は
ほとんど認められなかった．第２図はその状態を示した
ものである。Next, the silicon wafer in which phosphorus has been diffused is carried into a reactive sputter etching device and subjected to dry etching.As a result of the dry etching, the silicon wafer according to this example shows almost no undercant in the polycrystalline silicon film. I couldn't. FIG. 2 shows this state.
次に第３図の拡散装置に従い本発明の第２実施例を説明
する。本実施例では、酸化膜ｐ２ｏ，の形或はリン拡散
炉２で行った。Next, a second embodiment of the present invention will be explained according to the diffusion device shown in FIG. In this example, the oxide film p2o or the phosphorus diffusion furnace 2 was used.
この拡散装置は、第ｌ実施例の場合と異なり外部燃焼炉
は設けていない。他の構成については第１実施例の場合
と同様である。Unlike the first embodiment, this diffusion device does not include an external combustion furnace. The other configurations are the same as in the first embodiment.
先ず単結晶シリコンウェハを酸化炉に搬入し、１０００
゜Ｃの加熱状況でシリコンウェハ表面に３００人のゲー
｝ＳｉＯ１膜を形成する．次にこのシリコンウェハを酸
化炉から取り出し、減圧ＣＶＤ炉に搬入する。この減圧
ＣＶＤ炉にシランガスをキャリアガスとともに供給して
前記ゲートＳｉｎｇ膜上に多結晶シリコン膜を３５００
人形成する．
次にリン拡散炉２に搬入してリン拡散を行う．先ず液体
のＰＯＣ ｆ ３をＮｔ：０．４リットル分でパブリン
グしてＯｚ：０，５リットル／分とともにリン拡散炉２
に供給する。この場合の温度条件は、？５０″Ｃとし、
１時間保持する。次にｐｏｃ ｚ３ガスおよびｏｔガス
を遮断し、バージＮｔ ： １０リットル分に切り換え
リン拡散炉２を１０分かけて８５０゜Ｃに昇温し、この
状態を５０分間保持した。First, a single crystal silicon wafer is carried into an oxidation furnace, and 1000
A 300-person SiO1 film was formed on the surface of a silicon wafer under heating conditions of °C. Next, this silicon wafer is taken out from the oxidation furnace and carried into a low pressure CVD furnace. A polycrystalline silicon film was formed on the gate Sing film by supplying silane gas together with a carrier gas to this low pressure CVD furnace.
Build people. Next, it is transported to phosphorus diffusion furnace 2 and phosphorus diffusion is performed. First, liquid POC f 3 was bubbled at a rate of Nt: 0.4 liters, and then pumped into the phosphorus diffusion furnace 2 with Oz: 0.5 liters/min.
supply to. What are the temperature conditions in this case? 50″C,
Hold for 1 hour. Next, the pocz3 gas and OT gas were shut off, the barge Nt was switched to 10 liters, and the temperature of the phosphorus diffusion furnace 2 was raised to 850°C over 10 minutes, and this state was maintained for 50 minutes.
このようなリン拡散によるリン濃度分布を判定するため
シリコンウェハ４のシート抵抗を測定したところ、３５
±２Ωんとなっておりシート抵抗のバラツキは±２Ωｋ
であり、リンの拡散状況は均一であることが判明した。In order to determine the phosphorus concentration distribution due to such phosphorus diffusion, the sheet resistance of the silicon wafer 4 was measured and found to be 35
It is ±2Ω, and the variation in sheet resistance is ±2Ωk.
It was found that the phosphorus diffusion situation was uniform.
次にリン拡散をしたシリコンウェハ４を反応性スバッタ
エッチング装置に搬入しドライエッチングしたが、第１
実施例と同様に多結晶シリコン膜にアンダーカットの発
生は認められなかった。Next, the phosphorus-diffused silicon wafer 4 was carried into a reactive sputter etching device and dry etched.
As in the example, no undercut was observed in the polycrystalline silicon film.
以上の本発明に係る効果は従来例と比較することによっ
て、一層明確になる。つまり、従来法ではシリコンウェ
ハのシート抵抗を測定したところ３５ ＋ １０Ωんで
あった。このようにシート抵抗のバラツキが、±１０Ω
／０と大きくリンの拡散状態は不均一であったのである
。さらに反応性スパッタエッチング装置によるドライエ
ッチングの結果は、第４図に示すようにアンダーカット
の発生が顕著に認められたのである。The above-described effects of the present invention will become clearer by comparing with the conventional example. That is, when the sheet resistance of a silicon wafer was measured using the conventional method, it was 35 + 10Ω. In this way, the variation in sheet resistance is ±10Ω.
/0, indicating that the state of phosphorus diffusion was non-uniform. Furthermore, as a result of dry etching using a reactive sputter etching apparatus, undercuts were clearly observed as shown in FIG.
？お、従来例に係るリンの拡散について説明すると、先
ず単結晶シリコンウェハを酸化炉に搬入し、１０００゜
Ｃでシリコンウェハ表面に３００人の酸化膜（ＳｉＯ■
）を形或する。次にシリコンウェハを酸化炉から取り出
し、減圧ＣＶＤ炉に搬入する。この減圧ＣＶＤ炉にシラ
ンガスをキャリアガスとともに供給して、前記酸化膜上
に多結晶シリコン膜を３５００人形或する。次にシリコ
ンウェハをリン拡散炉に搬入して、リン拡散を行う。こ
の場合は液体のＰＯＣ１ｉをＮｚ：０．４リットル／分
でパブリングしてＯｔ二〇．５リットル／分とともにリ
ン拡散炉に供給する。この場合のリン拡散炉の温度は、
８５０゜Ｃとして４５分間保持した。? To explain the diffusion of phosphorus in the conventional example, first, a single-crystal silicon wafer is carried into an oxidation furnace, and a 300-layer oxide film (SiO
). Next, the silicon wafer is taken out of the oxidation furnace and carried into a low pressure CVD furnace. Silane gas and carrier gas are supplied to this low pressure CVD furnace to form a polycrystalline silicon film on the oxide film. Next, the silicon wafer is carried into a phosphorus diffusion furnace to perform phosphorus diffusion. In this case, liquid POC1i was bubbled at a rate of Nz: 0.4 liters/min for Ot20. 5 liters/min to the phosphorus diffusion furnace. The temperature of the phosphorus diffusion furnace in this case is
The temperature was maintained at 850°C for 45 minutes.
以上のごとく、本発明によればＰ２０，の形成工程とリ
ン拡散工程とを分けているので、形成したＰ２０，を低
温に保持しておいたリン拡散炉へ長時間（１〜２時間）
供給することによりリン拡散を防ぎながら、シリコンウ
ェハの周辺部から中央部にかけて、充分な膜厚のＰ２０
５の堆積を確保できる。As described above, according to the present invention, the P20 formation process and the phosphorus diffusion process are separated, so the formed P20 is transferred to a phosphorus diffusion furnace kept at a low temperature for a long time (1 to 2 hours).
By supplying P20 with a sufficient thickness from the periphery to the center of the silicon wafer while preventing phosphorus diffusion.
5 can be ensured.
従って、リン拡散炉を昇温し所要の反応を介してリン拡
散を行うことにより、シリコンウェハ面内において均一
にリンの拡散を実現できる。このようにシリコンウェハ
面内および多結晶シリコン膜の深さ方向において、均一
にリンの拡散を実現でき多結晶シリコンゲート形或時に
生じるアンダーカットの発生を防止できる。さらにデザ
インルールが小さくなるとゲート酸化膜厚が薄くなるが
、それによるリンの突き抜けもリン濃度をシリコンウェ
ハ面内およびた結晶シリコン膜の厚さ方向に均一にする
ことにより防止できる。Therefore, by raising the temperature of the phosphorus diffusion furnace and performing phosphorus diffusion through a necessary reaction, phosphorus can be uniformly diffused within the surface of the silicon wafer. In this way, phosphorus can be uniformly diffused in the plane of the silicon wafer and in the depth direction of the polycrystalline silicon film, and it is possible to prevent undercuts that sometimes occur in polycrystalline silicon gate structures. Further, as the design rule becomes smaller, the gate oxide film becomes thinner, but the penetration of phosphorus due to this can be prevented by making the phosphorus concentration uniform within the silicon wafer surface and in the thickness direction of the crystalline silicon film.
第１図は、本発明の第ｌ実施例に用いる拡散装置の概要
図、
第２図は、ドライエッチング後の多結晶シリコン膜近傍
の拡大図、
第３図は、本発明の第２実施例に用いる拡散装置の概要
図、
第４図は、ドライエッチング後の従来の多結晶シリコン
膜近傍の拡大図、
第５図は、リン拡散の態様を示す説明図である１．．．
外部燃焼炉
２．．．リン拡散炉
３．．．外部燃焼用ヒータ
４．．．シリコンウェハ
５．．．ガス導入口FIG. 1 is a schematic diagram of a diffusion device used in the first embodiment of the present invention, FIG. 2 is an enlarged view of the vicinity of the polycrystalline silicon film after dry etching, and FIG. 3 is a second embodiment of the present invention. 4 is an enlarged view of the vicinity of a conventional polycrystalline silicon film after dry etching, and FIG. 5 is an explanatory diagram showing the mode of phosphorus diffusion.1. ．． ．．
External combustion furnace2. ．． ．． Phosphorus diffusion furnace 3. ．． ．． External combustion heater 4. ．． ．． Silicon wafer5. ．． ．． Gas inlet
Claims (1)
散炉内でシリコンウェハ上の多結晶シリコン膜にＰ＿２
Ｏ＿５を堆積させ、その後リン拡散炉を昇温して多結晶
シリコン膜へリンを拡散させることを特徴とする多結晶
シリコン膜へのリンの拡散方法。 ２、Ｐ＿２Ｏ＿５をリン拡散炉に連設した外部炉で形成
することを特徴とする請求項１記載の多結晶シリコン膜
へのリンの拡散方法。 ３、Ｐ＿２Ｏ＿５をリン拡散炉内で形成することを特徴
とする請求項１記載の多結晶シリコン膜へのリンの拡散
方法。 ４、外側の両側近傍にヒータを配設し、内部に複数のシ
リコンウェハを整列収容しリン拡散を行うようにしたリ
ン拡散炉と該リン拡散炉に設けたガス導入口との間に外
側近傍にヒータを配設したＰ＿２Ｏ＿５形成用の外部炉
を設けたことを特徴とする請求項２記載の多結晶シリコ
ン膜へのリンの拡散方法に用いる拡散装置。[Claims] 1. P_2O_5 is formed in advance and P_2 is applied to a polycrystalline silicon film on a silicon wafer in a phosphorus diffusion furnace kept at a low temperature.
A method for diffusing phosphorus into a polycrystalline silicon film, comprising depositing O_5 and then increasing the temperature of a phosphorus diffusion furnace to diffuse phosphorus into the polycrystalline silicon film. 2. The method for diffusing phosphorus into a polycrystalline silicon film according to claim 1, wherein P_2O_5 is formed in an external furnace connected to a phosphorus diffusion furnace. 3. The method for diffusing phosphorus into a polycrystalline silicon film according to claim 1, wherein P_2O_5 is formed in a phosphorus diffusion furnace. 4. Heaters are installed near both sides of the outside between a phosphorus diffusion furnace in which a plurality of silicon wafers are arranged and housed to perform phosphorus diffusion, and a gas inlet provided in the phosphorus diffusion furnace near the outside. 3. The diffusion device used in the method for diffusing phosphorus into a polycrystalline silicon film according to claim 2, further comprising an external furnace for forming P_2O_5 which is equipped with a heater.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188925A JPH0793278B2 (en) | 1989-07-24 | 1989-07-24 | Diffusion method of phosphorus into polycrystalline silicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188925A JPH0793278B2 (en) | 1989-07-24 | 1989-07-24 | Diffusion method of phosphorus into polycrystalline silicon film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0354822A true JPH0354822A (en) | 1991-03-08 |
| JPH0793278B2 JPH0793278B2 (en) | 1995-10-09 |
Family
ID=16232286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1188925A Expired - Fee Related JPH0793278B2 (en) | 1989-07-24 | 1989-07-24 | Diffusion method of phosphorus into polycrystalline silicon film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793278B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313004B1 (en) | 1998-11-11 | 2001-11-06 | Nec Corporation | Method for manufacturing semiconductor devices |
| JP2002533952A (en) * | 1998-12-17 | 2002-10-08 | ヴィシェイ セミコンダクター イッツェホーエ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method for boron doping of wafer under vertical furnace injection |
| CN105780127A (en) * | 2016-04-05 | 2016-07-20 | 盐城阿特斯协鑫阳光电力科技有限公司 | Phosphorus diffusion method of crystalline silicon solar cell |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50100976A (en) * | 1973-12-12 | 1975-08-11 | ||
| JPS5165562A (en) * | 1974-12-04 | 1976-06-07 | Hitachi Ltd | HANDOTAI HENORINKAKUSANHOHO |
| JPS5199470A (en) * | 1975-02-27 | 1976-09-02 | New Nippon Electric Co | HANDOTAISOCHINOSEIZOHOHO |
| JPS6094774A (en) * | 1983-10-28 | 1985-05-27 | Toshiba Corp | Manufacture of semiconductor device |
-
1989
- 1989-07-24 JP JP1188925A patent/JPH0793278B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50100976A (en) * | 1973-12-12 | 1975-08-11 | ||
| JPS5165562A (en) * | 1974-12-04 | 1976-06-07 | Hitachi Ltd | HANDOTAI HENORINKAKUSANHOHO |
| JPS5199470A (en) * | 1975-02-27 | 1976-09-02 | New Nippon Electric Co | HANDOTAISOCHINOSEIZOHOHO |
| JPS6094774A (en) * | 1983-10-28 | 1985-05-27 | Toshiba Corp | Manufacture of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313004B1 (en) | 1998-11-11 | 2001-11-06 | Nec Corporation | Method for manufacturing semiconductor devices |
| JP2002533952A (en) * | 1998-12-17 | 2002-10-08 | ヴィシェイ セミコンダクター イッツェホーエ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method for boron doping of wafer under vertical furnace injection |
| CN105780127A (en) * | 2016-04-05 | 2016-07-20 | 盐城阿特斯协鑫阳光电力科技有限公司 | Phosphorus diffusion method of crystalline silicon solar cell |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793278B2 (en) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0786174A (en) | Film forming equipment | |
| JPH0354822A (en) | Phosphorus diffusion process on polycrystal silicon film and diffusion device therefor | |
| JP3103718B2 (en) | Equipment for forming semiconductor junctions for solar cells | |
| KR100413914B1 (en) | Film Formation Method | |
| JP3541400B2 (en) | Method for manufacturing semiconductor device | |
| JP2645215B2 (en) | Thin film forming equipment | |
| JP4955848B2 (en) | Substrate manufacturing method for electronic device | |
| US3477887A (en) | Gaseous diffusion method | |
| US6821874B2 (en) | Method for depositing tungsten silicide film and method for preparing gate electrode/wiring | |
| JP2001313265A (en) | Method for manufacturing semiconductor device | |
| JP3706811B2 (en) | Semiconductor device manufacturing method, substrate processing method, and semiconductor manufacturing apparatus | |
| JPS63153273A (en) | Method for selective deposition of thin metallic film | |
| JP3100702B2 (en) | Reduced pressure chemical reaction method and apparatus | |
| JPS63239200A (en) | Method for strengthening silicon wafer | |
| JPS5917529B2 (en) | Manufacturing method of semiconductor device | |
| JPS626647B2 (en) | ||
| JPS5837991B2 (en) | Manufacturing method of semiconductor device | |
| JPH09106985A (en) | Method for forming planarized interlayer insulating film | |
| JPS62210618A (en) | Manufacture of semiconductor element | |
| JPH05152236A (en) | Manufacture of semiconductor device | |
| JPH0461321A (en) | Method for diffusing deposited impurity into semiconductor wafer | |
| JPH04130719A (en) | Diffusion method of impurity | |
| JPH02121327A (en) | Diffusion of phosphorus into polycrystalline silicon film | |
| JPH0434933A (en) | Titanium silicide forming method for semiconductor device | |
| JPS62104078A (en) | Manufacture of semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |