JPH0354934A - 位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は位相同期回路に関し、特に受信した疑似３値信
号に同期したクロック信号を再生する位相同期回路に関
する。

［従来の技術］ 従来、この種の回路はＩＳＤＮｊＪ２］における電話器
、ファクシミリ等の端末装置（ＴＥ）で用いられる。即
ち、この位相同期回路はＴＥとＩＳＤＮ網間に介在する
網終端装置（ＮＴ）から送られる疑似３値信号（ＡＭＩ
信号）に基づいてリタイミングクロック信号を再生する
回路である。ここで、ＡＭＩ信号はＴＥとＮＴ間でやり
とりするフレーム信号を構成する信号であり、２値情報
がゼロである度に極性を正負に反転するバイボーラ信号
である。

第５図はＡＭＩ信号を説明する図である。

図において、信号なし（０レベル）は情報“１”を現わ
し、正極性パルス又は負極性パルスは情報゜゜Ｏ”を現
わしている。

第６図は従来の位相同期回路の動作タイミングチャート
である。従来は、３値入カパルス信号と正極性用スレツ
ショルドレベルＰＴｈ及び負極性用スレツショルドレベ
ルＮＴｈを比較することにより、３値入力パルス信号が
これらのスレッショルドレベルＰＴｈ，ＮＴｈを超える
部分を抽出して３値−２値変換を行い、得られた２値信
号の各エッジ部分でフエーズロックドルーブ（ＰＬＬ）
回路へのトリガ信号を発生させていた。

［発明が解決しようとする課題］ しかし、これでは３値入力パルス信号の正確なゼロクロ
ス点を検出できないので、正確な位相同期を得るのに支
障を来たす。しかも、３値入力パルス信号が減衰等によ
りなまると、ゼロクロス点の検出誤差も大きくなる。

本発明は上述した従来技術の欠点を除去するものであり
、その目的とする所は、正確な位相同期が得られる位相
同期回路を提供することにある。

［課題を解決するための手段及び作用Ｊ本発明の位相同
期回路は上記の目的を達成するために、受信した疑似３
値信号に同期したクロック信号を再生する位相同期回路
において、前記疑似３値信号の連続したゼロ信号間に生
じるゼロクロス点を検出してＰＬＬ回路の入力とするこ
とをその概要とする。

［実施例の説明コ 以下、添付図面に従って本発明による実施例を詳細に説
明する。

第１図は実施例の位相同期回路のブロック構成図、第２
図は実施例の位相同期回路の動作タイミングチャートで
ある。図において、ｌはフィルタ回路であり、入力の３
値入力パルス信号（フレーム信号）■から回線の伝送中
に乗ったノイズ等を除去して３値フィルタ信号■を出力
する。２はコンパレー夕回路であり、入力の３値フィル
タ信号■における“１”一“０”又は“０”→“Ｏ”の
信号レベル変化点でレベルを反転するレベル１信号◎を
出力する。

第３図は実施例のコンパレータ回路２の回路図、第４図
は実施例のコンパレータ回路２の動作タイミングチャー
トである。第３図において、コンバレータ（ＣＭＰ）の
出力（レベル１信号）■を所定電圧Ｖｘに帰還してレベ
ル１スレッショルド（ＬＩＴｈ）にヒステリシス特性を
持たせている。これにより、第４図に示す如く、３値フ
ィルタ信号■が情報“ｌ”の電位レベルにある区間はコ
ンバレータ（ＣＭＰ）はノイズ等に対して不感の状態に
保たれ、３値フィルタ信号■が少々不安定であっても誤
動作を避けられる。また出力のレベル１信号＠は３値フ
ィルタ信号■における情報の“１”→“Ｏ”又は″０”
→“０”の変化点においてのみそのレベルを反転し、３
値フィルタ信号■における情報の“Ｏ′吻“１”の変化
点ではレベルを反転しない。

第１図、第２図に戻り、５はエッジ検出回路であり、レ
ベル１信号◎の各エッジ部分で所定パルス幅のエッジ信
号Ｏを出力する。

一方、３はコンパレータ回路であり、３値フィルタ信号
■とスレッショルド信号ＰＴｈを比較することにより３
値フィルタ信号■における正極性のパルス信号を抽出し
て正極性信号■を出力する。４は同じくコンパレータ回
路であり、３値フィルタ信号■とスレツショルド信号Ｎ
Ｔｈを比較することにより３値フィルタ信号■における
負極性のパルス信号を抽出して負極性信号■を出力する
。６は２値変換回路であり、正極性信号■と負極性信号
◎の論理ＮＯＲをとって２値信号■を出力する．７は遅
延回路であり、２値信号■を例えばｌビット情報の略半
パルス幅分遅延させて遅延信号０を出力する。そして、
８はゲート回路であり、遅延信号■が論理Ｏレベルであ
る区間のエッジ信号０を抽出することによりトリガ信号
のを出力する。

即ち、２値信号■は３値フィルタ信号■の情報が“０”
のタイミングにしか発生しない。一方、エッジ信号■は
３値フィルタ信号■における情報の“１”→”　ｏ　”
又は“Ｏ゜゛→゜“Ｏ”の変化点にしか発生しない。そ
こで、２値信号Ｏを少し遅延させてこれをゲート信号と
すれば、トリガ信号■は３値フィルタ信号■における情
報の“Ｏ”一“ＯＮの変化点にしか発生しないことにな
る。

９はフエーズロツクドルーブ（ＰＬＬ）回路であり、ト
リガ信号■に基づいて位相同期を行い、リタイミングク
ロック信号を再生する。

［発明の効果］ 以上述べた如く本発明によれば、３値入力パルス信号に
対するリタイミングクロック信号の位相偏差を小さくで
きる。

【図面の簡単な説明】

第１図は実施例の位相同期回路のブロック構成図、 第２図は実施例の位相同期回路の動作タイミングチャー
ト、 第３図は実施例のコンバレータ回路２の回路図、 第４図は実施例のコンパレータ回路２の動作タイミング
チャート、 第５図はＡＭＩ信号を説明する図、 第６図は従来の位相同期回路の動作タイミングチャート
である。 図中、１・・・フィルタ回路、２〜４・・・コンバレー
タ回路、５・・・エッジ検出回路、６・・・２値変換回
路、７・・・遅延回路、８・・・ゲート回路、９・・・
フエーズロツクドルーブ（ＰＬＬ）回路である。

Claims (1)

1. 【特許請求の範囲】 受信した疑似３値信号に同期したクロック信号を再生す
   る位相同期回路において、 前記疑似３値信号の連続したゼロ信号間に生じるゼロク
   ロス点を検出してＰＬＬ回路の入力とすることを特徴と
   する位相同期回路。