JPH035568B2 - - Google Patents

Info

Publication number
JPH035568B2
JPH035568B2 JP10971580A JP10971580A JPH035568B2 JP H035568 B2 JPH035568 B2 JP H035568B2 JP 10971580 A JP10971580 A JP 10971580A JP 10971580 A JP10971580 A JP 10971580A JP H035568 B2 JPH035568 B2 JP H035568B2
Authority
JP
Japan
Prior art keywords
circuit
clock pulse
shutter
photometry
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10971580A
Other languages
Japanese (ja)
Other versions
JPS5734534A (en
Inventor
Masabumi Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP10971580A priority Critical patent/JPS5734534A/en
Publication of JPS5734534A publication Critical patent/JPS5734534A/en
Publication of JPH035568B2 publication Critical patent/JPH035568B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B7/00Control of exposure by setting shutters, diaphragms or filters, separately or conjointly
    • G03B7/08Control effected solely on the basis of the response, to the intensity of the light received by the camera, of a built-in light-sensitive device
    • G03B7/091Digital circuits
    • G03B7/093Digital circuits for control of exposure time

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Control For Cameras (AREA)

Description

【発明の詳細な説明】 本発明は、カメラの電気シヤツター装置、更に
詳しくは、被写体光を測光し、被写体輝度に基づ
くシヤツター秒時を一旦デジタル的に記憶して、
その記憶値に基づいて露出時間の制御を行なうカ
メラの電気シヤツター装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides an electric shutter device for a camera.
The present invention relates to an electric shutter device for a camera that controls exposure time based on the stored value.

被写体光を測光し、被写体輝度に基づいて得ら
れるシヤツター秒時を一旦デジタル的に記憶し、
この記憶値を用いてシヤツタースピードの制御を
行なう電気シヤツター装置は、既に幾つか知られ
ている。
The camera measures the subject light and digitally stores the shutter time obtained based on the subject brightness.
Several electric shutter devices are already known that use this stored value to control the shutter speed.

しかし、周知のように、カメラのシヤツタース
ピード、即ち、露出時間は、撮影条件に応じて、
高速では数千分の1秒から、低速では数分までの
極めて広い範囲に亘つており、このような広範囲
のシヤツタースピードをデジタル的に記憶させる
ためには、カウンターや記憶回路の素子数が非常
に大きくなるという欠点があつた。例えば、1/20
00秒から3分までのシヤツター秒時を、周波数
100KHzのクロツクパルスを用いてカウントし、
これを記憶させると、クロツクパルスの周期は
10μsecであるので、1/2000秒は5×10-4÷10-5
50カウント、3分は3×60÷10-5=18×106カウ
ントとなり、18×66までの数をカウントするため
には、225=33554432であるので、2進カウンタ
ーおよび1ビツト記憶素子がそれぞれ25個ずつ必
要となる。
However, as is well known, the camera's shutter speed, or exposure time, depends on the shooting conditions.
Shutter speeds range from a few thousandths of a second at high speeds to several minutes at low speeds, and in order to store such a wide range of shutter speeds digitally, the number of elements in the counter and memory circuit must be increased. It had the disadvantage of being very large. For example, 1/20
Shutter seconds from 00 seconds to 3 minutes, frequency
Count using 100KHz clock pulse,
If you memorize this, the period of the clock pulse will be
Since it is 10μsec, 1/2000 second is 5×10 -4 ÷10 -5 =
50 counts, 3 minutes is 3 x 60 ÷ 10 -5 = 18 x 10 6 counts, and to count up to 18 x 6 6 , 2 25 = 33554432, so a binary counter and 1 bit memory are required. 25 elements are required for each.

また、多数のカウンターや記憶素子を必要とす
るので、消費電力が多くなるという不具合があつ
た。
Furthermore, since a large number of counters and memory elements are required, there is a problem that power consumption increases.

しかし、シヤツター秒時が低速秒時である場合
には、かならずしも高速秒時の場合と同様の精度
で計時を行なう必要がないことは、明らかであ
る。即ち、シヤツター秒時を一律に一定周波数の
クロツクパルスを用いてカウントする場合には、
高速秒時における計時精度を高めるため、クロツ
クパルスの周波数を高くする必要があるが、低速
秒時においても高速秒時と同じ時間間隔で計時す
るので、低速秒時に対しては過剰精度となり、あ
まり意味がないと共に、これがカウンターや記憶
素子を余計に必要とする原因となつていた。
However, it is clear that when the shutter time is a slow time, it is not necessarily necessary to measure the time with the same precision as when the shutter time is a high speed time. In other words, when counting shutter seconds uniformly using clock pulses of a constant frequency,
In order to improve the timekeeping accuracy in high-speed seconds, it is necessary to increase the frequency of the clock pulse, but since low-speed seconds are measured at the same time intervals as high-speed seconds, the accuracy becomes excessive for low-speed seconds, making it of little use. In addition to this, this also resulted in the need for additional counters and memory elements.

本発明の目的は、上述の点に鑑み、クロツクパ
ルスの周波数を漸次逓減させて、シヤツター秒時
の計時間隔を次第に大きくするようにしたカメラ
の電気シヤツター装置を提供するにある。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, it is an object of the present invention to provide an electric shutter device for a camera in which the frequency of the clock pulse is gradually decreased to gradually increase the time interval between shutter seconds.

また、本発明の他の目的は、フイルム面からの
反射光を測光するダイレクト測光回路から得られ
るシヤツター秒時を一旦デジタル的に記憶し、こ
の記憶値に基づいて同一シヤツタースピードで繰
り返し撮影する電気シヤツター装置において、ク
ロツクパルスの周波数を漸次逓減させて、シヤツ
ター秒時の計時間隔を次第に大きくするようにし
たカメラの電気シヤツター装置を提供するにあ
る。
Another object of the present invention is to digitally store the shutter time obtained from a direct photometry circuit that measures the light reflected from the film surface, and to repeatedly take pictures at the same shutter speed based on this stored value. To provide an electric shutter device for a camera in which the frequency of a clock pulse is gradually decreased to gradually increase the time interval for counting the shutter seconds.

本発明によれば、シヤツター秒時や低速秒時に
なるに従い、計時間隔が次第に長くなつてゆくの
で、同じシヤツター秒時を計時するときには、等
間隔で計時した場合に較べて、カウント数が少な
くなる。よつて、カウンターや記憶素子の数が、
従来のものに較べて少なくてすむ。
According to the present invention, the time measurement interval gradually becomes longer as the shutter time becomes longer and the time becomes slower. Therefore, when the same shutter time is measured, the number of counts is smaller than when the time is measured at equal intervals. . Therefore, the number of counters and memory elements is
It requires less than the conventional one.

また、カウンターや記憶素子の数が少なくてす
むので、その分だけ消費電力を節約することがで
きる。
Furthermore, since the number of counters and memory elements is small, power consumption can be reduced accordingly.

以下、本発明を図示の一実施例に基づいて説明
する。
Hereinafter, the present invention will be explained based on an illustrated embodiment.

図は、本発明に係るカメラの電気シヤツター装
置の電気回路を示している。上記カメラはフオー
カルプレーン電気シヤツターを有するダイレクト
測光方式の一眼レフレツクスカメラであつて、そ
の電気回路は、ダイレクト測光によつて得られた
シヤツター秒時の記憶手段を備えるものであり、
フイルム面からの反射光を受光して、シヤツター
秒時を決定するダイレクト測光回路1と、フオー
カルプレンシヤツター(図示されず)の後幕を非
走行位置に保持するシヤツター制御回路2と、出
力パルスの周波数が時間の経過に伴つて漸次逓減
するクロツクパルス発生回路3と、このクロツク
パルス発生回路3から出力されるクロツクパルス
を計数する計時用カウンター4と、このカウンタ
ー4の内容を記憶するラツチ回路5と、このラツ
チ回路5の出力と計時用カウンター4の出力とを
比較する一致検出回路6と、この一致検出回路6
からの一致出力に基づいて出力を反転させるフリ
ツプフロツプ回路7と、上記ダイレクト測光回路
1と上記フリツプフロツプ回路7とを選択的に上
記シヤツター制御回路2に接続する撮影モード選
択用切換スイツチSW1とで、構成されている。
The figure shows an electric circuit of an electric shutter device for a camera according to the present invention. The above-mentioned camera is a direct photometry type single-lens reflex camera having a focal plane electric shutter, and its electric circuit is equipped with a storage means for shutter seconds obtained by direct photometry,
A direct photometry circuit 1 that receives reflected light from the film surface and determines the shutter speed; a shutter control circuit 2 that maintains the trailing curtain of a focal plane shutter (not shown) in a non-travel position; and an output. A clock pulse generation circuit 3 whose pulse frequency gradually decreases over time, a time counter 4 that counts clock pulses output from this clock pulse generation circuit 3, and a latch circuit 5 that stores the contents of this counter 4. , a coincidence detection circuit 6 that compares the output of the latch circuit 5 and the output of the time counter 4;
a flip-flop circuit 7 that inverts the output based on a coincidence output from the camera; and a photographing mode selection switch SW 1 that selectively connects the direct photometry circuit 1 and the flip-flop circuit 7 to the shutter control circuit 2. It is configured.

上記ダイレクト測光回路1は、フイルム面に対
向するように配設された光電変換素子(図示され
ず)を含んでいて、この光電変換素子の受光々量
が適正レベルに達すると、シヤツターの後幕の保
持を解除させるシヤツター閉成信号を上記切換ス
イツチSW1の一方の固定端子aに印加するように
なつている。
The direct photometry circuit 1 includes a photoelectric conversion element (not shown) arranged to face the film surface, and when the amount of light received by this photoelectric conversion element reaches an appropriate level, the rear curtain of the shutter is activated. A shutter close signal for releasing the holding is applied to one fixed terminal a of the changeover switch SW1 .

上記シヤツター制御回路2は、上記切換スイツ
チSW1の可動接片端子cに接続されていて、スイ
ツチSW1の切換に応じて、同スイツチSW1の一方
の固定端子aに接続されたダイレクト測光回路
1、または他方の固定端子bに接続されたフリツ
プフロツプ回路7から出力されるシヤツター閉成
信号を検出して、後幕の保持を解除し、露光を終
了させるようになつている。
The shutter control circuit 2 is connected to the movable contact terminal c of the changeover switch SW 1 , and in response to switching of the switch SW 1 , the direct photometry circuit is connected to one fixed terminal a of the switch SW 1 . A shutter close signal outputted from a flip-flop circuit 7 connected to one or the other fixed terminal b is detected, the holding of the trailing curtain is released, and the exposure is ended.

上記クロツクパルス発生回路3は、クロツクパ
ルスの複数の周波数情報を記憶するリードオンリ
ーメモリー11と、このリードオンリーメモリー
11の読み出しアドレスを指定するアドレスカウ
ンター12と、上記リードオンリーメモリー11
から読み出された周波数情報をアナログ量に変換
するD−Aコンバーター13と、このD−Aコン
バーターから出力されるアナログ電圧値を周波数
信号に変換するV−Fコンバーターとで構成され
ていて、上記周波数信号はアドレスカウンター1
2、に入力されていると共に、クロツクパルスと
して上記計時用カウンター4に入力されるように
なつている。
The clock pulse generation circuit 3 includes a read-only memory 11 that stores information on a plurality of frequencies of clock pulses, an address counter 12 that specifies a read address of the read-only memory 11, and a read-only memory 11 that specifies a read address of the read-only memory 11.
It is composed of a DA converter 13 that converts the frequency information read out from the DA converter 13 into an analog quantity, and a V-F converter that converts the analog voltage value outputted from the DA converter into a frequency signal, and the above-mentioned Frequency signal is address counter 1
2, and is also input to the time counter 4 as a clock pulse.

このクロツクパルス発生回路3は、シヤツター
の先幕が走行を開始する以前には、アドレスカウ
ンター12が零クリアーされた状態で作動を停止
していて、上記ダイレクト測光回路1の測光開始
に同期して作動を開始するようになつている。い
ま、アドレスカウンター12が、例えば50カウン
トごとにその出力を1ずつ増加させ、リードオン
リーメモリー11の周波数情報が、例えば1アド
レスごとに周期を10μsecずつ等差的に増加させる
内容であつたとすると、クロツクパルス発生回路
3から出力されるクロツクパルスは、同回路3の
作動開始直後から50パルスまでは、その周期が
10μsecであり、以際は50パルスごとに10μsecずつ
等差的に増大することになる。
This clock pulse generation circuit 3 stops operating with the address counter 12 cleared to zero before the front curtain of the shutter starts running, and operates in synchronization with the start of photometry in the direct photometry circuit 1. is beginning to start. Now, suppose that the address counter 12 increases its output by 1 every 50 counts, for example, and the frequency information of the read-only memory 11 is such that the period increases arithmetic by 10 μsec for each address, for example. The clock pulse output from the clock pulse generation circuit 3 has a period of 50 pulses from immediately after the circuit 3 starts operating.
It is 10 μsec, and thereafter increases arithmetic by 10 μsec every 50 pulses.

上記計時用カウンター4は、2進カウンターが
連設されて形成されている。この2進カウンター
の数は、上記クロツクパルス発生回路3からのク
ロツクパルスによつて、例えば1/2000秒から3分
までの時間を計時すると、16個に選ばれている。
即ち、クロツクパルス発生回路3の作動開始時か
ら3分を経過するまでに出力される総パルス数P
は、 50×10-5×(1+2+…+n)>3×60 を満足する最小の整数nが849となるので P<50×849=42450 を満足しなければならない。一方、216=65536で
あるので、2進カウンターの数は、16個あれば充
分となる。
The time counter 4 is formed of a series of binary counters. The number of binary counters is selected to be 16 when the clock pulses from the clock pulse generating circuit 3 are used to measure the time from, for example, 1/2000 seconds to 3 minutes.
That is, the total number of pulses P output until 3 minutes elapse from the start of operation of the clock pulse generation circuit 3.
Since the minimum integer n that satisfies 50×10 -5 × (1+2+…+n)>3×60 is 849, it must satisfy P<50×849=42450. On the other hand, since 2 16 = 65536, 16 binary counters are sufficient.

上記ラツチ回路5は、上記計時用カウンター4
の2進カウンターの数と同数のD型フリツプフロ
ツプが並設されて形成されていて、各フリツプフ
ロツプのT入力端はラツチ回路5の制御端となつ
ており、この制御端は、上記切換スイツチSW1
可動接片端子cに接続されている。
The latch circuit 5 is connected to the time counter 4.
The same number of D-type flip-flops as the number of binary counters are arranged in parallel, and the T input terminal of each flip-flop serves as the control terminal of the latch circuit 5, and this control terminal is connected to the changeover switch SW1. is connected to the movable contact terminal c.

このラツチ回路5は、切換スイツチSW1の端子
cに印加されたシヤツター閉成信号を受けて、こ
の時のカウンター4の内容を同回路5内に記憶保
持するようになつている。なお、このラツチ回路
5には、常時動作電圧が供給されており、記憶内
容が揮発しないようになつている。
This latch circuit 5 receives a shutter close signal applied to the terminal c of the changeover switch SW1 , and stores the contents of the counter 4 at this time in the circuit 5. Note that the latch circuit 5 is constantly supplied with an operating voltage to prevent the stored contents from volatilizing.

以上のように、本発明の電気シヤツター装置は
構成されている。
As described above, the electric shutter device of the present invention is constructed.

次に、この電気シヤツター装置の動作について
説明する。
Next, the operation of this electric shutter device will be explained.

(1) 切換スイツチSW1の可動接片が固定端子aに
接続されたダイレクト測光撮影モードの場合、 まず、シヤツターレリーズ釦(図示されず)
が押下されると、ラツチ回路5を除くすべての
電気回路がリセツトされて初期状態に戻され
る。これにより、シヤツター制御回路2は、後
幕の保持を開始する。続いて、シヤツターの先
幕が走行を開始すると、ダイレクト測光回路1
が、シヤツターの先幕およびフイルム面からの
反射光の測光を開始する。また、これと同時
に、クロツクパルス発生回路3が作動を開始
し、同回路3から出力されるクロツクパルスを
計時用カウンター4がカウントし始める。
(1) In the case of direct metering shooting mode in which the movable contact of switch SW 1 is connected to fixed terminal a, first press the shutter release button (not shown).
When the button is pressed, all the electric circuits except the latch circuit 5 are reset and returned to the initial state. As a result, the shutter control circuit 2 starts holding the rear curtain. Next, when the front curtain of the shutter starts moving, the direct metering circuit 1
starts measuring the light reflected from the front curtain of the shutter and the film surface. At the same time, the clock pulse generation circuit 3 starts operating, and the time counter 4 starts counting the clock pulses output from the circuit 3.

ダイレクト測光回路1の測光開始から時間が
経過し、フイルム面に適正光量が露光される
と、測光回路1の状態が反転して、シヤツター
閉成信号が出力される。これにより、シヤツタ
ー制御回路2は、後幕の保持を解除し、後幕が
走行してフイルム面への露光が完了される。ま
た、これと同時に、ラツチ回路5は、シヤツタ
ー閉成信号を受けて、この時点でのカウンター
4の内容、即ちシヤツター秒時に対応するカウ
ント数を同回路5内に保持する。この後、カウ
ンター4の内容が変化しても、ラツチ回路5内
の記憶内容は変化しない。
When time has elapsed since the direct photometry circuit 1 started photometry and the film surface is exposed to an appropriate amount of light, the state of the photometry circuit 1 is reversed and a shutter close signal is output. As a result, the shutter control circuit 2 releases the holding of the trailing curtain, the trailing curtain runs, and the exposure of the film surface is completed. At the same time, the latch circuit 5 receives the shutter close signal and holds in the circuit 5 the contents of the counter 4 at this time, that is, the count number corresponding to the shutter seconds. Thereafter, even if the contents of the counter 4 change, the contents stored in the latch circuit 5 do not change.

(2) 切換スイツチSW1の可動接片が固定端子bに
接続されたダイレクト測光記憶撮影モードの場
合、 まず、シヤツターレリーズ釦が押下される
と、ラツチ回路5を除くすべての電気回路がリ
セツトされて初期状態に戻される。これによ
り、シヤツター制御回路2は、後幕の保持を開
始する。続いて、シヤツターの先幕が走行を開
始すると、クロツクパルス発生回路3が作動を
開始し、同回路3から出力されるクロツクパル
スを計時用カウンター4がカウントし始める。
(2) In the direct metering memory shooting mode where the movable contact of switch SW 1 is connected to fixed terminal b, first, when the shutter release button is pressed, all electric circuits except latch circuit 5 are reset. and returned to the initial state. As a result, the shutter control circuit 2 starts holding the rear curtain. Subsequently, when the front curtain of the shutter starts running, the clock pulse generation circuit 3 starts operating, and the time counter 4 starts counting the clock pulses output from the circuit 3.

計時用カウンター4がカウントアツプされ、
その内容がラツチ回路5の記憶内容と一致する
と、即ち、前回のダイレクト測光撮影時のシヤ
ツター秒時に達すると、一致検出回路6がこれ
を検知し、フリツプフロツプ回路7に一致信号
を出力する。この一致信号を受けてフリツプフ
ロツプ回路7は、状態を反転させ、シヤツター
閉成信号を出力する。これにより、シヤツター
制御回路2は、後幕の保持を解除し、後幕が走
行してフイルム面への露光が完了される。従つ
て、電気シヤツター装置は、前回のダイレクト
測光撮影時のシヤツター秒時で、再度写真撮影
作動を行なつたことになる。
The time counter 4 is counted up,
When the contents match the contents stored in the latch circuit 5, that is, when the shutter time of the previous direct photometry photographing is reached, the coincidence detection circuit 6 detects this and outputs a coincidence signal to the flip-flop circuit 7. In response to this coincidence signal, flip-flop circuit 7 inverts its state and outputs a shutter close signal. As a result, the shutter control circuit 2 releases the holding of the trailing curtain, the trailing curtain runs, and the exposure of the film surface is completed. Therefore, the electric shutter device performs the photographing operation again at the shutter time of the previous direct photometry photographing.

なお、ラツチ回路5は、フリツプフロツプ回
路7から出力されるシヤツター開成信号を受け
て、記憶内容を計時用カウンター4の内容に移
し変えるが、この時のカウンター4の内容は、
ラツチ回路5の記憶内容と一致しているので、
実質的には、再び前回のダイレクト測光撮影時
のシヤツター秒時に対応するカウント数が記憶
される。従つて、切換スイツチSW1を固定端子
aがわに切り換えてダイレクト測光撮影を再度
行なわない限り、前回のダイレクト測光撮影時
のシヤツター秒時で何駒でも写真撮影をするこ
とができる。
The latch circuit 5 receives the shutter opening signal output from the flip-flop circuit 7 and transfers the stored contents to the contents of the time counter 4, but the contents of the counter 4 at this time are as follows.
Since it matches the memory contents of latch circuit 5,
Substantially, the count number corresponding to the shutter speed during the previous direct photometry shooting is stored again. Therefore, unless the changeover switch SW1 is switched to the fixed terminal a and direct photometry photography is performed again, it is possible to take any number of frames at the same shutter speed used in the previous direct photometry photography.

以上述べたように、本発明によれば、クロツ
クパルス発生回路から出力されるクロツクパル
スの周波数を漸次逓減するようにしたので、計
時精度を実質的に低下させることなく、カウン
ターや記憶素子の数を少なくすることができ
る、製作上および使用上甚だ有利な電気シヤツ
ター装置を提供することができる。
As described above, according to the present invention, the frequency of the clock pulses output from the clock pulse generation circuit is gradually decreased, so the number of counters and memory elements can be reduced without substantially reducing timekeeping accuracy. It is possible to provide an electric shutter device which is extremely advantageous in manufacturing and use.

なお、上記実施例においては、電気シヤツタ
ー装置をダイレククト測光方式のものとした
が、電気シヤツター装置が記憶式のものであつ
てもよいことは勿論である。電気シヤツター装
置が記憶式のものである場合には、フイルム面
への露光に先立ち、測光回路を作動させて、ラ
ツチ回路に適正露光秒時に対応するカウント数
を記憶させ、この記憶値を実際の露光と並行し
て計時用カウンターの内容と照合するようにす
ればよい。
In the above embodiment, the electric shutter device is of a direct photometry type, but it goes without saying that the electric shutter device may be of a memory type. If the electric shutter device is of a memory type, prior to exposing the film surface, the photometric circuit is activated and the latch circuit stores a count number corresponding to the proper exposure time, and this stored value is used as the actual value. What is necessary is to check the contents of the time counter in parallel with the exposure.

また、クロツクパルス発生回路中に周波数情
報を記憶するリードオンリーメモリーを設けた
が、これを省いてアドレスカウンターの出力を
D−Aコンバーターに直接入力させるようにし
てもよいことは勿論である。
Further, although a read-only memory for storing frequency information is provided in the clock pulse generating circuit, it is of course possible to omit this and input the output of the address counter directly to the DA converter.

さらに、クロツクパルス発生回路等を、中央
処理装置の制御システムの一部として、ソフト
ウエアで構成することができることは勿論であ
る。かくすれば、簡単なソフトウエアだけで簡
単に本発明の装置を実現することができる。
Furthermore, it goes without saying that the clock pulse generation circuit and the like can be configured by software as part of the control system of the central processing unit. In this way, the device of the present invention can be easily realized using simple software.

【図面の簡単な説明】[Brief explanation of the drawing]

図は、本発明の一実施例を示す電気シヤツター
装置の電気回路図である。 1……ダイレクト測光回路(測光回路)、2…
…シヤツター制御回路、3……クロツクパルス発
生回路、4……計時用カウンター、5……ラツチ
回路、6……一致検出回路、11……リードオン
リーメモリー、12……アドレスカウンター、1
3……D−Aコンバーター、14……V−Fコン
バーター、SW1……切換スイツチ。
The figure is an electric circuit diagram of an electric shutter device showing one embodiment of the present invention. 1... Direct photometry circuit (photometering circuit), 2...
... Shutter control circuit, 3 ... Clock pulse generation circuit, 4 ... Time counter, 5 ... Latch circuit, 6 ... Coincidence detection circuit, 11 ... Read only memory, 12 ... Address counter, 1
3...D-A converter, 14...V-F converter, SW 1 ...changeover switch.

Claims (1)

【特許請求の範囲】 1 測光回路の測光開始またはフイルム面への露
光開始に同期して出力パルスの発生を開始するク
ロツクパルス発生回路と、 このクロツクパルス発生回路から出力されるク
ロツクパルスをカウントする計時用カウンター
と、 この計時用カウンターの内容を、上記測光回路
の測光完了に同期して記憶するラツチ回路と、 このラツチ回路に既に記憶されている内容と、
新たにカウントアツプされている上記計時用カウ
ンターの内容とを逐次比較する一致検出回路と、 この一致検出回路の出力に基づいて、シヤツタ
ーを閉動作させるシヤツター制御回路と、 を具備するカメラの電気シヤツター装置におい
て、 上記クロツクパルス発生回路は、 周波数情報を記憶するリードオンリーメモリー
と、 このリードオンリーメモリーから読み出された
周波数情報をアナログ電圧値に変換するD−Aコ
ンバーターと、 このD−Aコンバーターから出力されるアナロ
グ電圧値を、周波数信号に変換し、クロツクパル
スとして出力するV−Fコンバーターと、 このV−Fコンバーターの出力をカウントし、
上記リードオンリーメモリーの読み出しアドレス
を逐次変更するアドレスカウンターと、 からなり、上記クロツクパルスの周波数を漸次逓
減させることを特徴とするカメラの電気シヤツタ
ー装置。 2 シヤツター幕面およびフイルム面からの反射
光を測光するダイレクト測光回路の測光開始、ま
たはフイルム面への露光開始に同期して出力パル
スの発生を開始するクロツクパルス発生回路と、 このクロツクパルス発生回路から出力されるク
ロツクパルスをカウントする計時用カウンター
と、 この計時用カウンターの内容を、上記ダイレク
ト測光回路の測光完了に同期して記憶するラツチ
回路と、 このラツチ回路に既に記憶されている内容と、
新たにカウントアツプされている上記計時用カウ
ンターの内容とを逐次比較する一致検出回路と、 この一致検出回路または上記ダイレクト測光回
路の出力に基づいて、シヤツターを閉動作させる
シヤツター制御回路と、 上記ダイレクト測光回路と上記一致検出回路と
を選択的に上記シヤツター制御回路に接続する切
換スイツチと、 を具備するカメラの電気シヤツター装置におい
て、 上記クロツクパルス発生回路は、 周波数情報を記憶するリードオンリーメモリー
と、 このリードオンリーメモリーから読み出された
周波数情報をアナログ電圧値に変換するD−Aコ
ンバーターと、 このD−Aコンバーターから出力されるアナロ
グ電圧値を、周波数信号に変換し、クロツクパル
スとして出力するV−Fコンバーターと、 このV−Fコンバーターの出力をカウントし、
上記リードオンリーメモリーの読み出しアドレス
を逐次変更するアドレスカウンターと、 からなり、上記クロツクパルスの周波数を漸次逓
減させることを特徴とするカメラの電気シヤツタ
ー装置。
[Scope of Claims] 1. A clock pulse generation circuit that starts generating output pulses in synchronization with the start of photometry in the photometry circuit or the start of exposure on the film surface, and a time counter that counts the clock pulses output from this clock pulse generation circuit. a latch circuit that stores the contents of this time counter in synchronization with the completion of photometry in the photometry circuit; and contents already stored in this latch circuit.
An electric shutter for a camera, comprising: a coincidence detection circuit that successively compares the newly counted up contents of the time counter; and a shutter control circuit that closes the shutter based on the output of the coincidence detection circuit. In the device, the clock pulse generation circuit includes a read-only memory that stores frequency information, a DA converter that converts the frequency information read from the read-only memory into an analog voltage value, and an output from the DA converter. A V-F converter converts the analog voltage value generated into a frequency signal and outputs it as a clock pulse, and the output of this V-F converter is counted.
An electric shutter device for a camera, comprising: an address counter that sequentially changes the read address of the read-only memory, and gradually reduces the frequency of the clock pulse. 2. A clock pulse generation circuit that starts generating output pulses in synchronization with the start of photometry of the direct photometry circuit that measures light reflected from the shutter curtain surface and the film surface, or the start of exposure on the film surface, and an output from this clock pulse generation circuit. a time counter for counting clock pulses, a latch circuit for storing the contents of this time counter in synchronization with the completion of photometry in the direct photometry circuit, and contents already stored in this latch circuit;
a coincidence detection circuit that successively compares the newly counted up contents of the time counter; a shutter control circuit that closes the shutter based on the output of the coincidence detection circuit or the direct photometry circuit; A switch for selectively connecting a photometry circuit and the coincidence detection circuit to the shutter control circuit; In an electric shutter device for a camera, the clock pulse generation circuit comprises: a read-only memory for storing frequency information; A DA converter that converts the frequency information read from the read-only memory into an analog voltage value, and a V-F that converts the analog voltage value output from the DA converter into a frequency signal and outputs it as a clock pulse. Count the output of the converter and this V-F converter,
An electric shutter device for a camera, comprising: an address counter that sequentially changes the read address of the read-only memory, and gradually reduces the frequency of the clock pulse.
JP10971580A 1980-08-08 1980-08-08 Electric shutter device for camera Granted JPS5734534A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10971580A JPS5734534A (en) 1980-08-08 1980-08-08 Electric shutter device for camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10971580A JPS5734534A (en) 1980-08-08 1980-08-08 Electric shutter device for camera

Publications (2)

Publication Number Publication Date
JPS5734534A JPS5734534A (en) 1982-02-24
JPH035568B2 true JPH035568B2 (en) 1991-01-25

Family

ID=14517382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10971580A Granted JPS5734534A (en) 1980-08-08 1980-08-08 Electric shutter device for camera

Country Status (1)

Country Link
JP (1) JPS5734534A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS623234A (en) * 1985-06-28 1987-01-09 Kyocera Corp Program shutter

Also Published As

Publication number Publication date
JPS5734534A (en) 1982-02-24

Similar Documents

Publication Publication Date Title
US3748979A (en) Electronic shutter apparatus for cameras
US3742826A (en) Exposure control device
US5010359A (en) Method and apparatus for photometry from plural points of automatic exposure camera
US4035815A (en) Display unit for luminous data of a single lens reflex camera
US4057809A (en) Exposure control circuit
US3879118A (en) Exposure control apparatus
JPS6215815B2 (en)
US3827065A (en) Warning circuit of an electric shutter
JPH0610726B2 (en) camera
JPH065351B2 (en) Camera controller
JPH0529893B2 (en)
US3876876A (en) Camera exposure time control device
JPH035568B2 (en)
US4154516A (en) Digital exposure-duration control system for photographic cameras
US4058816A (en) Camera exposure control system having digitally controlled timing circuitry including a decimal count storing memory
US4107704A (en) Circuit for digitally computing exposure control information
US5504554A (en) Automatic light emission control system for electronic flash
JPH0381137B2 (en)
US4258992A (en) Automatic control device for a camera having an electromagnetic release device
JP2566402B2 (en) Information processing device
JPS631291Y2 (en)
JPH0247755A (en) Method for data communication between microcomputers
JPH09178472A (en) Range finder
SU657403A1 (en) Digital device
JPS6012534A (en) Auto strobe light control device