JPH0356023B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はスイツチヤ装置、特にテレビジヨン用
スタジオ機器として使用されるスイツチヤ装置に
関する。

従来技術とその問題点 テレビジヨン用スタジオ機器の一種である従来
のルーテイング・スイツチヤの一例を第１図に示
す。このスイツチヤは、第１モジユール２ａと第
２モジユール２ｂとより成る。各モジユールは、
共に８入力16出力を扱うことができ、実質的に８
入力導体及び16出力導体から成る。入力導体は出
力導体と交差関係にあるとみることができ、各交
点（即ち入力出力導体の交点）にはスイツチ素子
が設けられている。このスイツチ素子を選択的に
動作させて、各入力導線を出力導体に接続できる
ようにする。

第１図のスイツチヤは16×16スイツチヤであ
り、16入力と16出力を扱うことができ、合計256
の交点を有する。16個の入力導体の１つに印加し
たアナログ信号は適当な交点でスイツチ素子を閉
じることにより１個以上の出力導体に伝達するこ
とが可能である。

第１図のスイツチヤに、例えば30個のモジユー
ルを追加すると、64×64スイツチヤになる。交点
数、即ちスイツチヤ素子数は入力導体と出力導体
の積に等しいために、この64×64スイツチヤを、
例えば72×64スイツチヤに拡張するには、４個の
モジユール、即ち512個（８×64）のスイツチ素
子を追加する必要があり、部品数の増加に伴い装
置が大型化するという欠点かある。

発明の目的 したがつて、本発明の目的は、少ない部品数で
大きなルーテイング能力を有するスイツチヤ装置
の提供にある。

発明の概要 所望の入力端子に供給されたアナログ入力信号
は、特定のアナログ・デジタル変換手段によりデ
ジタル信号に変換され、このデジタル信号はデー
タ伝達手段を通過して所望の出力端子に対応する
ラツチ手段にラツチされ、デジタル・アナログ変
換手段によりアナログ信号に変換された後に、所
望の出力端子に伝達される。

実施例 第２図に簡単に示す本発明によるスイツチヤ装
置は、デジタル技法による時分割マルチプレクス
を用いて動作する。このスイツチヤはモジユール
構造であつて、入力モジユール１０ａ，１０ｂと
出力モジユール３０ａ，３０ｂの２つの型のモジ
ユールより成る。入出力モジユールはバス５０に
接続されている。各入力モジユールは８個の入力
チヤンネル１２ａ，……，１２ｈを有し、使用時
には夫々８個のアナログ入力信号源に接続され
る。同様に、各出力モジユールは８個の出力チヤ
ンネル３２ａ，……，３２ｈを有し、図示せずも
８個の信号利用回路に接続される。選択された信
号源からのアナログ入力信号は関連入力チヤンネ
ル内でデジタル信号列に変換されてインターフエ
ース２０を介してデータバス５０に印加される。
インターフエース２０はタイミング回路６０の制
御下で動作してデジタル信号を所定期間中のみバ
ス５０に印加する。また各出力モジユールもイン
ターフエース４０を有し、タイミング回路６０に
より制御されて、同じ予定期間中にバスをサンプ
リングして、バスから受けたデジタル信号を選択
された出力チヤンネルに供給できる。選択された
出力チヤンネル内のデジタル信号を対応するアナ
ログ入力信号に変換して、これを選択された信号
利用回路に供給する。

タイミング回路６０は周知の如く動作してスト
ローブパルスとクロツクパルスとの２つのパルス
列を発生する。ストローブパルス列の周期は16μs
で相続く２ストローブパルス間を伝送期間中に
256クロツクパルスを発生する。よつて、クロツ
クパルスの周期は約63nsであり、約16MHzの周波
数となる。各256シーケンスの第１クロツク（パ
ルス０）はストローブパルスと一致する。

バス５０は17本の信号線（ライン）を有する。
15本の線（ライン０乃至14）はデータ用であり、
残りの線（ライン15及び16）は制御用である。ス
トローブパルスはライン15上を、クロツクパルス
はライン16上を伝送される。

第３図に示す如く、デジタル・ルーテイング・
スイツチヤの各入力チヤンネル１２は増幅器１４
とADC１６より成る。各ADCは入力信号を4096
レベル、即ち12ビツトに量子化する。入力チヤン
ネルのダイナミツクレンジ能力を強化するため、
ADCは指数（非直線）コードにより３個の付加
コンパンデイング・ビツトを発生するので、
ADCは合計15ビツトの出力を有する。このコン
パンデイングはADCの能力を増強する為の周知
技法である。各デジタル信号の15ビツト（量子化
の19レベルに対応）はインターフエース回路４０
に並列に印加する。

バス５０はECLシステムで動作するよう構成
している。従つて、バス５０の各線は平衡した負
電圧ロジツク信号を伝送する２信号線を有する。
バス５０としてECLシステムを採用した理由は、
遠距離まで信号を伝送する場合のECLシステム
の優位性、特に耐ノイズ特性にある。しかし、図
示せずもADCの出力を切換えるのに使用するト
ライステート・ドライバーはTTL電子レベルで
出力信号を出す。従つて、インターフエース回路
は15ラインのTTLバス２１とコントローラ２２
との他に15の論理レベル変換回路２３を有し、バ
ス２１のライン上のTTL信号をECL信号に変換
してバス５０で運ぶ。

バス５０のライン15と16に接続されストローブ
とクロツクパルスを受けるコントローラは、８ク
ロツクパルスが発生する伝送期間の一部中のみ作
動する。例えば、第１モジユール１０ａの場合に
は、ストローブパルスの発生時点からクロツクパ
ルス７（８番目のクロツクパルス）発生まで作動
する。第２モジユール１０ｂの場合には、コント
ローラはストローブパルスを検出してクロツクパ
ルス０乃至７を計数し、その後作動する。このコ
ントローラはクロツクパルス１５が発生するまで
作動し続ける。

コントローラ２２が作動中に受けた８個の連続
クロツクパルスは、入力モジユールの８個の
ADC１６が使用して、各クロツクパルスに続く
８個の63ns期間中に連続してサンプリングを行な
う。従つて、８個の信号源からのアナログ信号の
電圧レベルを表わすデジタル信号は、夫々８イン
ターバル中バス２１に印加される。これらデジタ
ル信号の15ビツトはTTLバス２１を介して夫々
15個の論理レベル変換回路２３に印加される。

コントローラ２２はまたマスターコントローラ
７０から指令を受ける。これにより、信号源とス
イツチヤにより接続される信号利用回路とが選択
される。例えば、もし第１入力モジユール１０ａ
の第２入力チヤンネル１２ｂに接続された信号源
から信号を取出すには、マスターコントローラ７
０がモジユール１０ａのコントローラ２２へ指令
を送り、クロツクパルス１乃び２間に変換回路２
３をイネーブルして、その第２入力チヤンネル１
２ｂを検査する。同様に、もし信号を第２入力モ
ジユール１０ｂの第３入力チヤンネルに接続され
た信号源より取るには、第２モジユールのコント
ローラは変換回路をクロツクパルス１１及び１２
間の期間にイネーブルする。従つて、各入力チヤ
ンネルはデータ伝送期間の同じインタバルをアド
レスすることが判る。256インタバルがあるので、
スイツチヤは256信号源まで拡張サービスするこ
とができる。

論理レベル変換回路２３はTTLバス２１のシ
ングルエンドの正電圧信号をダブルエンドで平衡
した負電圧信号に変換する。この論理信号変換回
路は十分高速にオンオフスイツチングし夫々の入
力モジユールのTTLバスからECLバスへ適当な
信号が印加されるようにしなければならない。伝
送期間１３の各個別インタバルは僅か63nsである
ので、回路３４０は約16MHzの周波数でスイツチ
ングできなければならない。

第３図に示す論理レベル変換回路２３の一例を
第５図に示す。変換回路２３はトランジスタ２３
１を含む制御電流源、トランジスタ２３２及び２
３３より成る基準電圧源及びスイツチングトラン
ジスタ２３４及び２３５より構成されている。基
準電圧源は２つの基準電圧を確立し、夫々トラン
ジスタ２３１と２３４のベースに印加される。ト
ランジスタ２３５のベースにはTTLバス２１の
１ラインが接続される。トランジスタ２３４と２
３５のコレクタは夫々抵抗２３６と２３７を介し
てECL低レベルである−1.8ボルトに接続する。
抵抗２３６と２３７の−1.8ボルト印加端と反対
の端子にはECLバス５０の１ラインの対応する
導線２３８と２３８に接続される。トランジスタ
２３４と２３５のエミツタはトランジスタ２３１
のコレクタに接続される。トランジスタ２３１の
エミツタはスイツチ２３９を介して接地又は＋５
ボルト電源に選択的に接続される。

トランジスタ２３１のエミツタに＋５ボルトを
印加して電流源をイネーブルすると、トランジス
タ２３５のベースが高TTL電圧レベル（即ち＋
２ボルト）であれば、トランジスタ２３５がオフ
で２３４がオンとなる。そこで、導体２３８は、
抵抗２３６に電流が流れないので、その下端電圧
と等しい−1.8ボルトであり、一方導体２３８は
トランジスタ２３１のコレクタ電流（定電流源の
出力電流）が２３４を介して抵抗２３７に流れ
て、その両端に電圧降下を生じて−0.65ボルトと
なる。逆に、もし入力が低TTL電圧レベル（即
ち＋0.8ボルト）であれば、トランジスタ２３５
がオン、２３４がオフとなるので、導体２３８は
−0.65ボルト、導体２３８は−1.8ボルトとなる。
電流源をデイスエーブル、即ちトランジスタ２３
１のエミツタを接地するとトランジスタ２３４，
２３５は共にオフとなり導体２３８，２３８の電
圧を共に−1.8ボルトにする。

スイツチ２３９はタイミング回路６０からのク
ロツクパルスに依りコントローラ２２で制御され
る。例えば、もし信号が第１入力モジユール１０
ａの第３及び第５入力チヤンネル１２ｃ及び１２
ｆのみに接続された信号源から取出される場合に
は、コントローラ２２はチヤンネル１２ｃ，１２
ｆのADCサンプリングと同様にスイツチ２３９
を作動させるべくトランジスタ２３１のエミツタ
を＋５ボルト電源に各伝送期間の第３及び第５イ
ンターバル中のみ接続し、他の期間中は接地して
不動作となす。

上述した第５図の説明から、変換回路２３は電
流ドライバであつて、抵抗２３６、及び２３７に
流れる電流を制御することにより導体２３８及び
２３８上の電位を定める。従来のECLバスドラ
イバーでは、ドライバーの出力はトランジスタの
エミツタから得ているので、ドライバーは電位レ
ベルを間接的ではなく直接的に制御する。第５図
の電流ドライバーは従来の電圧ドライバーに対し
て種々の特長を有するが、その１つは高速スイツ
チング特性であり、これなくしてデジタルスイツ
チヤを通過するデータの忠実度が維持できない。

次に、第４図に示す如く、各出力モジユールの
インターフエース回路４０は15個のECL−TTL
変換回路４１を有する。これら回路４１はコント
ローラ４２により制御され、15ラインのTTLバ
ス４３の各ラインに接続される。バス４３は８個
のラツチ４４に接続され、更に８個の出力チヤン
ネル３２に接続される。各出力チヤンネルはデジ
タル・アナログ変換器（DAC）３３と増幅器３
４とより成る。

ECLバス５０上のデジタル信号は回路４１に
よりTTL電圧レベルに変換されてTTLバス４３
に印加される。TTLバス４３上の信号は選択的
にラツチ４４をイネーブルすることによりサンプ
リングされる。例えば、もし第１入力モジユール
１０ａの第２入力チヤンネル１２ｂに接続された
信号源からの信号を第２出力モジユール３０ｂの
第３出力チヤンネル３２ｃに接続された利用回路
に伝送したいと仮定すると、マスターコントロー
ラ７０は第２出力モジユール３０ｂのコントロー
ラ４２に指令を送り、第２モジユールのラツチ４
４ｃを各データ伝送期間中の第２インターバルに
イネーブルすることとなる。その結果、変換回路
４１によりモジユール３０ｂのTTLバス上に再
生した入力モジユール１０ａの入力チヤンネル１
２ｂよりのデジタル信号は伝送期間の第２インタ
バル中にラツチ４４ｃに書込まれる。これらのデ
ジタル信号はチヤンネル３２ｃのDAC３３によ
りアナログ信号に変換されて増幅され、選択され
た利用回路に供給される。

第６図にECL−TTL変換回路４１の一実施例
を示す。この回路４１は１対の入力トランジスタ
４１１及び４１２を含み、ベースにはECLバス
５０の１ラインが接続されており、エミツタは抵
抗を介して負電源に接続されている。トランジス
タ４１１のコレクタは1KΩの抵抗４１８を介し
て正電源に接続されると共にシヨツトキーダイオ
ード４１３のカソードとトランジスタ４１４のベ
ースに接続されている。他方、トランジスタ４１
２のコレクタは他の1KΩの抵抗４１９を介して
先のダイオード４１３のアノードとトランジスタ
４１４のコレクタとに接続されると共に他のシヨ
ツトキーダイオード４１５のカソードとトランジ
スタ４１６のベースとに接続される。トランジス
タ４１６のコレクタは接地され、同様にダイオー
ド４１５のアノードも接地される。またトランジ
スタ４１６のエミツタはダイオード４１３のアノ
ードに接続され、そこからこの回路４１の出力を
得る。

動作を説明すると、入力導体４１７が−1.8ボ
ルトで４１７が−0.65ボルトのとき、トランジス
タ４１１はオフ、４１２はオンとなる。そこで、
トランジスタ４１４はオフのままであり、トラン
ジスタ４１２は抵抗４１９に電流を流すのでトラ
ンジスタ４１６は導通となりエミツタフオロワの
ように動作する。トランジスタ４１６のベースは
ダイオード４１５の作用により低い負電圧に制限
されているので、そのエミツタ即ち出力電圧はわ
ずかに正電圧である。

入力導体４１７が−0.65ボルトで４１７が−
1.8ボルトに反転すると、トランジスタ４１１が
オン４１２がオフとなる。よつて、トランジスタ
４１４はオン、４１６はオフとなる。トランジス
タ４１６のエミツタ電圧はダイオード４１３のク
ランプ作用で制限される正電圧となる。

この第６図の回路４１は極めて高速動作をする
ことが理解できよう。この回路はラツチ４４等の
MOSメモリ素子が駆動でき、いずれの安定状態
であつても消費電力は少なく、電力消費の大半は
スイツチング動作時のみである。

バス５０の各ラインは各端末において特性イン
ピーダンスで終端し、ラインの一端からの信号反
射を避け、これによりバス上の信号との干渉を防
止する必要がある。回路２３（第５図参照）の抵
抗２３６及び２３７はバスの入力端においてこの
機能を果す。この理由で、抵抗２３６及び２３７
はバスの一端に配置している。導体の他端もまた
夫々抵抗を介して−1.8ボルトの電源に接続して
いる。ラインの平衡を保つ為に、各抵抗値はライ
ンの特性インピーダンスの1/2に選定する。

従来のアナログ・オーデイオ・ルーテイング・
スイツチヤと比較して、第３図に示したデジタ
ル・スイツチヤは種々の効果を有する。例えば、
作動素子（アナログ・スイツチヤの交点に対応）
数を付加信号源数とサービスしたい利用回路数と
の積に増加することなくサービスしたい信号源数
も上述の例にあつては最大２５６まで増加でき
る。よつて、このデジタル・スイツチヤでサービ
スする信号源数は単に入力チヤンネル数を付加信
号源数だけ付加することにより増加できる。

更に、このデジタル・スイツチヤは任意信号源
の信号を任意利用回路にう回させることができ
る。放送業界にあつては多重チヤンネルプレイバ
ツクやレコードテープレコーダ（これは一般に２
つの音声チヤンネルを有するビデオテープレコー
ダの24音声チヤンネルを含むを可とする音声テー
プレコーダを意味する）の如く多重信号発生装置
及び多重チヤンネル信号受信装置を使用すること
は一般的である。VTRの場合には、２チヤンネ
ルはステレオ音声の左及び右信号、同じ内容の異
なる言語による音声、或はバツクグラウンド音声
とこれに重畳される音声等である。１以上の記録
VTRを供給する数個のプレイバツクVTRもあ
る。従来の放送にあつては、夫々アナログクロス
ポイント・スイツチヤは各音声チヤンネル及び映
像チヤンネル毎であつた。

第７図は、夫々２個の音声チヤンネルを有する
Ｎ個のプレイバツクVTR１０２，１０４，１０
６……１０８と夫々２個の音声チヤンネルを有す
るＭ個のレコードVTR１１０，１１２，……１
１４より成る一例である。２個の従来のＭ×Ｎク
ロスポイント・スイツチヤ１１６及び１１８が２
つの音声チヤンネルに関連し、任意のプレイバツ
クVTRのチヤンネル１を任意のレコードVTRの
チヤンネル１へう回させ、同様にブレイバツク及
びレコードVTRのチヤンネル２についてもう回
させることができる。しかし、各VTRの両チヤ
ンネルは実質的にクロストーク（漏話）がないの
で、完全に関係のない信号が夫々２チヤンネルに
記録されないという技術的な理由はない。しか
し、もしこれを行うには、プレイバツクVTRの
チヤンネル１をレコードVTRのチヤンネル２へ
う回させる必要があり、これを従来のクロスポイ
ント・スイツチヤを用いて行うには、（スイツチ
ヤ１１６と１１８で表わす）２レベルのスイツチ
ングを連結し、各プレイバツク・チヤンネルを各
レコード・チヤンネルへう回できる単一のスイツ
チヤを用いる場合にのみ可能である。これには
2M×2Nのスイツチヤ、即ち２個のスイツチヤ１
１６及び１１８を合成した場合の２個のクロスポ
イントを必要とすることが明らかである。しか
し、第８図に示すように2M＋2Nチヤンネルを有
するデジタル・オーデイオ・スイツチヤは同じル
ーテイング能力を有する。（チヤンネルを区別す
るには、夫々Ｍ＋Ｎチヤンネルを有する２個のデ
ジタル・スイツチヤは２個のＭ×Ｎスイツチヤ１
１６及び１１８と同じルーテイング能力を有す
る。従つて、デジタル・スイツチヤによると付加
チヤンネルを使用することなく2M×2Nクロスポ
イントスイツチヤの大きな能力を有するスイツチ
ヤが得られる。

尚、上述の説明は本発明の好適実施例について
のみ行つたものであるが、当業者には必要に応じ
て種々の変更変形が可能であるので、本発明はこ
れら特定のみに限定すべきでないことはいうまで
もない。

発明の効果 本発明のスイツチヤ装置によると、例えば、入
力端子Ｎ個及び出力端子Ｍ個の状態から、入力端
子をΔN個増加させる場合、入力部のアナログ・
デジタル変換手段をΔN個だけ増加すればよく、
同様の拡張のためにΔN×Ｍ個のスイツチ素子の
追加を必要とする従来のスイツチヤに比して、部
品数を大幅に削減でき、装置を小型化できる。

【図面の簡単な説明】

第１図は従来のアナログ・オーデイオ・スイツ
チヤのブロツク図、第２図は本発明によるスイツ
チヤ装置の簡単なブロツク図、第３図及び第４図
は第２図のブロツクの詳細なブロツク図、第５図
及び第６図は第３図及び第４図に示す論理信号変
換回路の回路図、第７図及び第８図は夫々多重デ
ユアル・チヤンネル信号源及び利用回路用アナロ
グ・デジタル・スイツチヤのブロツク図である。 図中において、１６はアナログ・デジタル変換
手段、２３はデータ伝達手段、３３はデジタル・
アナログ手段、４４はラツチ手段、２２及び４２
は制御手段を示す。 図中５０はECLバス、２３８，２３８は信号
線対、２３はTTL−ECL変換回路、４１はECL
−TTL変換回路を示す。

Claims (1)

1. 【特許請求の範囲】 １ Ｎ個の入力端子及びＭ個の出力端子を有し、
   所望の入力端子に供給されたアナログ入力信号を
   所望の出力端子に伝送するスイツチヤ装置であつ
   て、 上記Ｎ個の入力端子に夫々供給されたアナログ
   入力信号を、位相の異なる一定周波数の第１クロ
   ツク信号群に応じて、デジタル信号に夫々変換す
   るＮ個のアナログ・デジタル変換手段と、 該Ｎ個のアナログ・デジタル変換手段から上記
   デジタル信号が入力され、第２クロツク信号に応
   じて、特定の上記デジタル信号を通過させるデー
   タ伝達手段と、 該データ伝達手段を通過した上記デジタル信号
   が共通に供給され、同一位相の第３クロツク信号
   群に応じて、上記デジタル信号を夫々ラツチする
   Ｍ個のラツチ手段と、 該Ｍ個のラツチ手段にラツチされたデジタル信
   号を夫々アナログ信号に変換し、上記Ｍ個の出力
   端子に夫々供給するＭ個のデジタル・アナログ変
   換手段と、 上記第１クロツク信号群を発生し、夫々上記Ｎ
   個のアナログ・デジタル変換器に順次供給して動
   作させ、上記所望の入力端子のアナログ入力信号
   が供給される特定アナログ・デジタル変換手段の
   動作期間に、上記第２クロツク信号を上記データ
   伝達手段に供給して、上記特定アナログ・デジタ
   ル変換手段からのデジタル信号を通過させると共
   に、上記所望の出力端子に対応するラツチ手段に
   上記第３クロツク信号群を供給して、上記デジタ
   ル信号をラツチさせるように制御する制御手段と
   を具えることを特徴とするスイツチヤ装置。