JPH0356025A - 地絡検出装置 - Google Patents
地絡検出装置Info
- Publication number
- JPH0356025A JPH0356025A JP18965989A JP18965989A JPH0356025A JP H0356025 A JPH0356025 A JP H0356025A JP 18965989 A JP18965989 A JP 18965989A JP 18965989 A JP18965989 A JP 18965989A JP H0356025 A JPH0356025 A JP H0356025A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- level
- rectangular wave
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は交流電路に設けられる地絡検出装置の改良に
関する。
関する。
［従来の技術］
従来の地絡検出装置のブロックダイヤグラムを第７図に
、またその動作を示す波形図を第８図（ａ）〜第８図（
ｊ）に示す。地絡により三相電路に第８図（ａ）に示す
波形の電流が流れると、電路Ｐに設けられた零相変流器
２がその電流を検出し、第８図（ｂ）に示す波形の検出
信号が出力される。その出力は波形整形回路４に入力さ
れ、そのレベルが所定の正の閾値Ｔｌｌｌｌｌを越える
と、第６図（ｃ）に示すように、そのレベルが閾値ＴＩ
Ｉ＋ｏを越えている期間に対応する時間幅を有するパル
ス信号が出力される。このパルス信号は積分回路５にお
いて積分され第８図（ｄ）に示す三角波となり、レベル
判別回路６に入力される。そしてこの三角波のレベルが
レベル判別回路６の正の閾値ＴＩＩ＋２を越えると第８
図（ｅ）に示す所定の時間幅の台形の出力が生じる。
、またその動作を示す波形図を第８図（ａ）〜第８図（
ｊ）に示す。地絡により三相電路に第８図（ａ）に示す
波形の電流が流れると、電路Ｐに設けられた零相変流器
２がその電流を検出し、第８図（ｂ）に示す波形の検出
信号が出力される。その出力は波形整形回路４に入力さ
れ、そのレベルが所定の正の閾値Ｔｌｌｌｌｌを越える
と、第６図（ｃ）に示すように、そのレベルが閾値ＴＩ
Ｉ＋ｏを越えている期間に対応する時間幅を有するパル
ス信号が出力される。このパルス信号は積分回路５にお
いて積分され第８図（ｄ）に示す三角波となり、レベル
判別回路６に入力される。そしてこの三角波のレベルが
レベル判別回路６の正の閾値ＴＩＩ＋２を越えると第８
図（ｅ）に示す所定の時間幅の台形の出力が生じる。
この出力はサイリスタ７のゲートに印加されてサイリス
タ７をオンにし、電磁装置８に通電して図示を省略した
機構によりサイリスタに連結された開閉部ｌを作動させ
電路Ｐを遮断する。
タ７をオンにし、電磁装置８に通電して図示を省略した
機構によりサイリスタに連結された開閉部ｌを作動させ
電路Ｐを遮断する。
一方波高値は高いが持続時間の矩いサージ電流等のイン
パルス状の電流が電路に流れたときは、零相変流器２の
両出力端子間に接続されたコンデンサ３によって電流が
吸収されるが、その値が正の閾値ＴＩＩ＋ａを越える場
合にはその期間に対応する時間幅の矩形波出力が生じる
。しかし波形整形回路９の出力波形の時間幅が矩いとき
は積分されたときの彼高値が低くなる。従ってレベル判
別回路６の閾値を適当に設定することによってレベル判
別回路の出力として生じることがなく、サイリスタ７は
オンにならない。
パルス状の電流が電路に流れたときは、零相変流器２の
両出力端子間に接続されたコンデンサ３によって電流が
吸収されるが、その値が正の閾値ＴＩＩ＋ａを越える場
合にはその期間に対応する時間幅の矩形波出力が生じる
。しかし波形整形回路９の出力波形の時間幅が矩いとき
は積分されたときの彼高値が低くなる。従ってレベル判
別回路６の閾値を適当に設定することによってレベル判
別回路の出力として生じることがなく、サイリスタ７は
オンにならない。
［発明が解決しようとする課題］
電路にサージ又はノイズ等により、例えば第８図（ｆ）
に示す負の接続時間の長い電流が流れたときは、零相変
流藩２の出力波形はそのインダクタンスにより第８図（
ｇ）に示すように正のレベルの出力が生じる。そして正
の閾値ＴＩＩＩＯを超えた波形の部分において波形成形
回路４の出力は第８図（ｈ）に示す矩形波を生じる。こ
の矩形波は積分回路５において積分されて第８図（＋）
に示す三角波となり、レベル判別回路６の正の閾値ＴＩ
ｌ１２を越えたとき、第８図（ｊ）に示す所定の時間幅
の矩形波出力を生じる。その結果この出力によって前記
地絡電流の場合と同様にサイリスタ７及び電磁装．置が
作動じて開閉部ｌが駆動される。
に示す負の接続時間の長い電流が流れたときは、零相変
流藩２の出力波形はそのインダクタンスにより第８図（
ｇ）に示すように正のレベルの出力が生じる。そして正
の閾値ＴＩＩＩＯを超えた波形の部分において波形成形
回路４の出力は第８図（ｈ）に示す矩形波を生じる。こ
の矩形波は積分回路５において積分されて第８図（＋）
に示す三角波となり、レベル判別回路６の正の閾値ＴＩ
ｌ１２を越えたとき、第８図（ｊ）に示す所定の時間幅
の矩形波出力を生じる。その結果この出力によって前記
地絡電流の場合と同様にサイリスタ７及び電磁装．置が
作動じて開閉部ｌが駆動される。
地絡検出装置は地絡が生じたときのみ作動するのが好ま
しく、サージやノイズなどにより不要な動作を生じない
ものでなければならない。
しく、サージやノイズなどにより不要な動作を生じない
ものでなければならない。
［課題を解決するための手段］
この発明の第１の発明の地絡検出装置は、電路の地絡電
流を零相変流器によって検出し、検出出力の正のレベル
が所定の正の閾値を越えたとき第１の出力端に矩形波出
力を発生し、またその出力の負のレベルが所定の負の閾
値を越えているとき第２の出力端に矩形波出力を発生す
る波形整形回路を備え、第１の出力端の出力を第１の積
分回路により積分し、また第２の出力端の出力を第２の
積分回路により積分し、第１の積分回路の出力レベルが
所定の閾値を越えているとき電路を流れる電流の周期の
２分の１を越える接続時間を有するパルス信号を出力す
る第１のパルス発生回路及び第２の積分回路の出力レベ
ルが所定の閾値を越えたとき電路を流れる電流の周期の
２分の１を越える持続時間を有するパルス信号を出力す
る第２のパルス発生回路を有し、第１のパルス発生器及
び第２のパルス発生回路の出力の論理積を得るアンドゲ
ートを備えている。
流を零相変流器によって検出し、検出出力の正のレベル
が所定の正の閾値を越えたとき第１の出力端に矩形波出
力を発生し、またその出力の負のレベルが所定の負の閾
値を越えているとき第２の出力端に矩形波出力を発生す
る波形整形回路を備え、第１の出力端の出力を第１の積
分回路により積分し、また第２の出力端の出力を第２の
積分回路により積分し、第１の積分回路の出力レベルが
所定の閾値を越えているとき電路を流れる電流の周期の
２分の１を越える接続時間を有するパルス信号を出力す
る第１のパルス発生回路及び第２の積分回路の出力レベ
ルが所定の閾値を越えたとき電路を流れる電流の周期の
２分の１を越える持続時間を有するパルス信号を出力す
る第２のパルス発生回路を有し、第１のパルス発生器及
び第２のパルス発生回路の出力の論理積を得るアンドゲ
ートを備えている。
またこの発明の第２の発明の地絡検出装置は、電路の地
絡電流を零相変流器によって検出し、検出出力の正のレ
ベルが所定の正の閾値を越えているとき第１の出力端に
矩形波出力を発生し、またその出力の負のレベルが所定
の負の閾値を越えたとき第２の出力端に矩形波出力を発
生する波形整形回路を備え、第１の出力端の出力を第１
の積分回路により積分し、また第２の出力端の出力を第
２の積分回路により積分し、第１の積分回路の出力レベ
ルが所定の閾値を越えたとき所定の持続時間を有するパ
ルス信号を出力する第１のバルス発生回路及び第２の積
分回路の出力レベルが所定の閾値を越えているとき所定
の持続時間のパルス信号を出力する第２のパルス発生回
路を備え、第ｌのパルス発生回路の出力パルスを電路を
流れる電流の周期の２分のｌを越える時間遅延回路によ
って遅延させ、第２のパルス発生回路及び遅延回路の出
力の論理積を得るゲートを備えている。
絡電流を零相変流器によって検出し、検出出力の正のレ
ベルが所定の正の閾値を越えているとき第１の出力端に
矩形波出力を発生し、またその出力の負のレベルが所定
の負の閾値を越えたとき第２の出力端に矩形波出力を発
生する波形整形回路を備え、第１の出力端の出力を第１
の積分回路により積分し、また第２の出力端の出力を第
２の積分回路により積分し、第１の積分回路の出力レベ
ルが所定の閾値を越えたとき所定の持続時間を有するパ
ルス信号を出力する第１のバルス発生回路及び第２の積
分回路の出力レベルが所定の閾値を越えているとき所定
の持続時間のパルス信号を出力する第２のパルス発生回
路を備え、第ｌのパルス発生回路の出力パルスを電路を
流れる電流の周期の２分のｌを越える時間遅延回路によ
って遅延させ、第２のパルス発生回路及び遅延回路の出
力の論理積を得るゲートを備えている。
［作用］
この発明においては、零相変流器の検出信号を正及び負
の成分に分離し、それぞれの戊分を積分した信号がそれ
ぞれの所定の閾値を越えたとき所定持続時間のそれぞれ
のパルス信号を発生させて両信号を同期させ両パルス信
号の論理積をとるので、両成分がともに所定の閾値を越
えかつ所定の時間差を有しているときのみ地籍検出装置
が作動する。
の成分に分離し、それぞれの戊分を積分した信号がそれ
ぞれの所定の閾値を越えたとき所定持続時間のそれぞれ
のパルス信号を発生させて両信号を同期させ両パルス信
号の論理積をとるので、両成分がともに所定の閾値を越
えかつ所定の時間差を有しているときのみ地籍検出装置
が作動する。
［実施例］
本発明の第１の発明の地絡検出装置のブロックダイヤグ
ラムを第１図にまたその動作を示す波形図を第２図（ａ
）〜第２図（ｒ）に示す。地絡により三相電路中に第２
図（ａ＞に示す波形の電流が流れると、電路Ｐに設けら
れた零相変流器２がその電流を検出し、第２図（ｂ）に
示す波形の検出信号が出力される。この検出信号は波形
整形回路９に入力される。波形整形回路９は入力信号の
レベルに対して正の閾値Ｔｉｌｌ及び負の閾値ＴＩ＋２
が設定されており、人力信号の正又は負のレベルがこれ
らの閾値を越えたとき、その閾値を越えている期間に等
しい時間幅のパルス出力を正又は負の端子に涸別に出力
するようになされている。波形整形回路９の正の端子の
出力波形を第２図（ｃ）に、負の端子の出力波形を第２
図（ｒ）に示す。
ラムを第１図にまたその動作を示す波形図を第２図（ａ
）〜第２図（ｒ）に示す。地絡により三相電路中に第２
図（ａ＞に示す波形の電流が流れると、電路Ｐに設けら
れた零相変流器２がその電流を検出し、第２図（ｂ）に
示す波形の検出信号が出力される。この検出信号は波形
整形回路９に入力される。波形整形回路９は入力信号の
レベルに対して正の閾値Ｔｉｌｌ及び負の閾値ＴＩ＋２
が設定されており、人力信号の正又は負のレベルがこれ
らの閾値を越えたとき、その閾値を越えている期間に等
しい時間幅のパルス出力を正又は負の端子に涸別に出力
するようになされている。波形整形回路９の正の端子の
出力波形を第２図（ｃ）に、負の端子の出力波形を第２
図（ｒ）に示す。
波形整形回路９の正の端子９ａ及び負の端子９ｂの出力
はそれぞれ積分回路５ａ及び５ｂに入力され積分される
。第２図（ｄ）に積分回路５ａの出力波形を、第２図（
ｇ）に積分回路５の出力波形を示す。
はそれぞれ積分回路５ａ及び５ｂに入力され積分される
。第２図（ｄ）に積分回路５ａの出力波形を、第２図（
ｇ）に積分回路５の出力波形を示す。
次に積分回路５ａ及び５ｂの出力はそれぞれパルス発生
回路１０ａ及びＩＱｂに入力される。パルス発生回路１
０ａ及び１０ｂは入力レベルに対してそれぞれ所定の閾
値ＴＨ３、Ｔ１１４が設定されており、各入力レベルが
それぞれの閾値を越えると出力を生じるようになされて
いる。パルス発生回路１０ａ及び１０ｂの出力の持続時
間は地絡検出装置を適用する電路の地絡電流の周朋の２
分の１よりも長い時間に設定される。その波形をそれぞ
れ第２図（ａ）及び第２図（ｈ）に示す。
回路１０ａ及びＩＱｂに入力される。パルス発生回路１
０ａ及び１０ｂは入力レベルに対してそれぞれ所定の閾
値ＴＨ３、Ｔ１１４が設定されており、各入力レベルが
それぞれの閾値を越えると出力を生じるようになされて
いる。パルス発生回路１０ａ及び１０ｂの出力の持続時
間は地絡検出装置を適用する電路の地絡電流の周朋の２
分の１よりも長い時間に設定される。その波形をそれぞ
れ第２図（ａ）及び第２図（ｈ）に示す。
これらの出力はアンド回路１２に入力されるが、第２図
（ｅ）及び（ｈ）に示すように時間ｔの期間中は両者と
も出力されているのでアンド回路１２は出力を生ずる。
（ｅ）及び（ｈ）に示すように時間ｔの期間中は両者と
も出力されているのでアンド回路１２は出力を生ずる。
この出力はサイリスタ７のゲートに印加され、サイリス
タ７をオンにする。その結果電磁装置８に図示を省略し
た電源から電力が与えられ図示を省略した機構を介して
遮断機開閉装置ｌを開離する。
タ７をオンにする。その結果電磁装置８に図示を省略し
た電源から電力が与えられ図示を省略した機構を介して
遮断機開閉装置ｌを開離する。
一方電路に例えば第２図（ｊ）に示すような雷サージ電
流が流れた場合には、零相変流器２は第２図（ｋ）に示
す波形の出力を生じる。この出力は波形整形回路９によ
り前記地絡電流の場合と同様に整形され、正の端子には
第２図（．１）、負の端子には第２図（ｏ＞に示す波形
の信号がそれぞれ出力される。
流が流れた場合には、零相変流器２は第２図（ｋ）に示
す波形の出力を生じる。この出力は波形整形回路９によ
り前記地絡電流の場合と同様に整形され、正の端子には
第２図（．１）、負の端子には第２図（ｏ＞に示す波形
の信号がそれぞれ出力される。
両信号はそれぞれの積分回路５ａ又は５ｂにより積分さ
れ、それぞれ第２図（ｍ）及び第２図（ｐ＞に示す波形
の出力が得られる。これらの出力はそれぞれのパルス発
生回路１０ａ， ＩＯｂに入力されるが、パルス発生回
路１０ａの入力レベルはその閾値ＴＩ＋３に達していな
いのでパルス発生回路１０ａは第２図（ｎ）に示すよう
に出力を生じない。一方パルス発生回路１０ｂは第２図
（ｑ）に示す出力を生じる。これらの出力力を生じず、
従ってサイリスタ７はオンにならない。
れ、それぞれ第２図（ｍ）及び第２図（ｐ＞に示す波形
の出力が得られる。これらの出力はそれぞれのパルス発
生回路１０ａ， ＩＯｂに入力されるが、パルス発生回
路１０ａの入力レベルはその閾値ＴＩ＋３に達していな
いのでパルス発生回路１０ａは第２図（ｎ）に示すよう
に出力を生じない。一方パルス発生回路１０ｂは第２図
（ｑ）に示す出力を生じる。これらの出力力を生じず、
従ってサイリスタ７はオンにならない。
すなわち第２図（ｊ）に示すような波形の雷サージ等に
よっては本発明の地絡検出装置は動作しない。
よっては本発明の地絡検出装置は動作しない。
第３図に波形整形回路４の実際の回路例を示す。
図において、トランジスタ１２−１． １２−２及び定
電流源１２−３によって一般的な差動増幅器を構威し、
両トランジスタ１２−１． １２−２のベース間に零相
変流器２の両端が接続されている。トランジスタ１２−
１． １２−２のそれぞれのコレクタはレベル判別回路
１３． １４のそれぞれの入力端子に接続されている。
電流源１２−３によって一般的な差動増幅器を構威し、
両トランジスタ１２−１． １２−２のベース間に零相
変流器２の両端が接続されている。トランジスタ１２−
１． １２−２のそれぞれのコレクタはレベル判別回路
１３． １４のそれぞれの入力端子に接続されている。
レベル判別回路１３．１４は例えば所定のエミッタバイ
アス重圧を与えた増幅回路等が用いられる。
アス重圧を与えた増幅回路等が用いられる。
第４図（ａ）は波形整形回路９の池の具体例を示す回路
図である。図において、零相変流器２の正のレベルの出
力は、トランジスタ２１−１． ２１−２及び２ｌ−３
．ダイオード２ｌ−４及び定電流ａ；ｉ２ｘ−ｓにより
構成される高利得のＪ曽幅２ｘ２１により均幅整形され
、トランジスタ２ｌ−２のコレクタから第２図（Ｃ）に
示す波形の出力が得られる。
図である。図において、零相変流器２の正のレベルの出
力は、トランジスタ２１−１． ２１−２及び２ｌ−３
．ダイオード２ｌ−４及び定電流ａ；ｉ２ｘ−ｓにより
構成される高利得のＪ曽幅２ｘ２１により均幅整形され
、トランジスタ２ｌ−２のコレクタから第２図（Ｃ）に
示す波形の出力が得られる。
また零相変流器の負のレベルの出力は、トランジスタ２
２−１． ２２−２，及び２２−３，ダイオード２２−
４及び定電流源２２−５により構或される高利得の増幅
器２２によって増幅整形され、トランジスタ２２−２の
コレクタから第２図Ｕ＞に示す波形の出力が得られる。
２−１． ２２−２，及び２２−３，ダイオード２２−
４及び定電流源２２−５により構或される高利得の増幅
器２２によって増幅整形され、トランジスタ２２−２の
コレクタから第２図Ｕ＞に示す波形の出力が得られる。
第４図に示す波形整形回路９においては、トランジスタ
２１−１のベースのバイアスを設定する抵抗２３及び２
４と入力オフセット電圧を利用した１戊抗２５により閾
値Ｔｌｌｌ及びＴＩ＋２が設定される。
２１−１のベースのバイアスを設定する抵抗２３及び２
４と入力オフセット電圧を利用した１戊抗２５により閾
値Ｔｌｌｌ及びＴＩ＋２が設定される。
本発明の第２の発明の地絡検出装置のブロックダイヤグ
ラムを第５図に、またその動作を示す波形図を第６図（
ａ）〜第６図（０に示す。図において、波形整形回路９
、積分回路５ａ及び５ｂ、及びアンド４ｇ ｌ２に関しては第１の発明と同等である。この発明にお
いては、パルス発生回路１０ａ及び１０ｂはその人力レ
ベルがそれぞれ閾値ＴＩ１３，ＴＨ４を越えたとき入力
レベルの大きさに無関係に電路の電流の周期の約４分の
１の持続時間の矩形波信号を出力する。この波形を第６
図（ｅ）及び第６図（＋）に示す。
ラムを第５図に、またその動作を示す波形図を第６図（
ａ）〜第６図（０に示す。図において、波形整形回路９
、積分回路５ａ及び５ｂ、及びアンド４ｇ ｌ２に関しては第１の発明と同等である。この発明にお
いては、パルス発生回路１０ａ及び１０ｂはその人力レ
ベルがそれぞれ閾値ＴＩ１３，ＴＨ４を越えたとき入力
レベルの大きさに無関係に電路の電流の周期の約４分の
１の持続時間の矩形波信号を出力する。この波形を第６
図（ｅ）及び第６図（＋）に示す。
次にパルス発生回路１０ａの出力は遅延回路ｌ１に入力
される。遅延回路１１において、第６図ｍに示すように
、パルス発生回路１０ａの出力（第６図（ｅ））は前記
電路の電流の周期の２分の１の時間遅延される。その結
果遅延回路１１の出力（第６図《ｆ〉）とパルス発生回
路１０ｂの出力（第６図（ｉ））のタイミングが一致し
、アンド回路１２に印加されてアンド出力が生じる。以
後の動作は第１の発明と同等である。
される。遅延回路１１において、第６図ｍに示すように
、パルス発生回路１０ａの出力（第６図（ｅ））は前記
電路の電流の周期の２分の１の時間遅延される。その結
果遅延回路１１の出力（第６図《ｆ〉）とパルス発生回
路１０ｂの出力（第６図（ｉ））のタイミングが一致し
、アンド回路１２に印加されてアンド出力が生じる。以
後の動作は第１の発明と同等である。
第２の発明の地絡検出装置において、第６図（ｋ）に示
す雷サージによるインパルスが入力されると、零相変流
器２は第６図（１〉に示す波形の出力を生じる。この出
力が波形或形回路９に入力されて、第６図（ｍ）及び第
６図（ｑ）に示す波形の出力が得られる。これらの出力
はそれぞれの積分回路Ｓａ， ５ｂにより積分されて第
６図（ｎ）及び第６図（ｒ）に示す波形の出力を生じる
。積分回路５ａ， ５ｂの出力はそれぞれのパルス発生
回路１０ａ，Ｊｏｂに入力され前記約４分の１周期の持
続時間の第６図（ｏ）及び第６図（ｓ）に示す波形の出
力を生じる。
す雷サージによるインパルスが入力されると、零相変流
器２は第６図（１〉に示す波形の出力を生じる。この出
力が波形或形回路９に入力されて、第６図（ｍ）及び第
６図（ｑ）に示す波形の出力が得られる。これらの出力
はそれぞれの積分回路Ｓａ， ５ｂにより積分されて第
６図（ｎ）及び第６図（ｒ）に示す波形の出力を生じる
。積分回路５ａ， ５ｂの出力はそれぞれのパルス発生
回路１０ａ，Ｊｏｂに入力され前記約４分の１周期の持
続時間の第６図（ｏ）及び第６図（ｓ）に示す波形の出
力を生じる。
次にパルス発生回路１０ａの出力は遅延回路ｌ１によっ
て約２分の１週期遅延される。遅延回路１１の出力波形
を第６図（ｐ）に示す。図から明らかなように遅延回路
ｌ１の出力（第６図（ｐ））とパルス発生回路Ｊｏｂの
出力（第６図（Ｓ））はタイミングが一致していないの
で、両出力がアンド回路ｌ２に印加されてもアンド出力
は生じない。以上説明の通りこの発明においても第６図
（ｋ）に示すような不規則なインパルス入力によっては
地絡検出装置は動作しない。
て約２分の１週期遅延される。遅延回路１１の出力波形
を第６図（ｐ）に示す。図から明らかなように遅延回路
ｌ１の出力（第６図（ｐ））とパルス発生回路Ｊｏｂの
出力（第６図（Ｓ））はタイミングが一致していないの
で、両出力がアンド回路ｌ２に印加されてもアンド出力
は生じない。以上説明の通りこの発明においても第６図
（ｋ）に示すような不規則なインパルス入力によっては
地絡検出装置は動作しない。
［発明の効果］
この発明の第１及び第２の発明においては、零相変流器
（２）によって検出された信号の正及び負の成分に基づ
く信号を所定の閾値を有する波形整形回路で個別に検出
し、両信号の積分された出力が所定のレベル以上でかつ
タイミングが一致する場合のみ地絡が生じたと判定する
ので、雷サージによるインパルスなど正負のレベルが著
しく先なる場合には地絡であると１′１１足せず遮断２
ｇを作動させない。
（２）によって検出された信号の正及び負の成分に基づ
く信号を所定の閾値を有する波形整形回路で個別に検出
し、両信号の積分された出力が所定のレベル以上でかつ
タイミングが一致する場合のみ地絡が生じたと判定する
ので、雷サージによるインパルスなど正負のレベルが著
しく先なる場合には地絡であると１′１１足せず遮断２
ｇを作動させない。
第１図は第１の発明のブロノクダイヤグラム、第２図（
ａ）〜第２図（ｒ）は第１の発明の動作を示す皐 波形図、第３図は波形整形回路の具体的な回路桝、０ 第４図は波形整形回路の他の具体的な回路例、第５図は
第２の発明のブロノクダイヤグラム、第６図（ａ）〜第
６図（１）は第２の発明の動作を示す波形図、第７図は
従来の地絡検出装置のブロノクダイヤグラム、第８図（
ａ）〜第８図（ｊ）は従来の地絡検出装置の動作を示す
波形図である。 図中、２は零相変流器、９は波形整形回路、５ａ及び５
ｂは積分回路、１０ａ及びＩＯｂはパルス発生回路、Ｉ
Ｉは遅延回路である。
ａ）〜第２図（ｒ）は第１の発明の動作を示す皐 波形図、第３図は波形整形回路の具体的な回路桝、０ 第４図は波形整形回路の他の具体的な回路例、第５図は
第２の発明のブロノクダイヤグラム、第６図（ａ）〜第
６図（１）は第２の発明の動作を示す波形図、第７図は
従来の地絡検出装置のブロノクダイヤグラム、第８図（
ａ）〜第８図（ｊ）は従来の地絡検出装置の動作を示す
波形図である。 図中、２は零相変流器、９は波形整形回路、５ａ及び５
ｂは積分回路、１０ａ及びＩＯｂはパルス発生回路、Ｉ
Ｉは遅延回路である。
Claims (2)
- （１）電路の地絡電流を検出する零相変流器、零相変流
器の出力が入力され、その出力の正のレベルが所定の正
の閾値を越えているとき、その越えている期間に対応す
る時間幅の矩形波出力を第１の出力端に出力し、またそ
の出力の負のレベルが所定の負の閾値を越えているとき
、その越えている期間に対応する時間幅の矩形波出力を
第２の出力端に出力する波形整形回路、 第１の出力端に接続されその矩形波出力を積分する第１
の積分回路、 第２の出力端に接続されその矩形波出力を積分する第２
の積分回路、 第１の積分回路の出力が入力され、その出力レベルが所
定の閾値を越えたとき電路を流れる電流の周期の２分の
１を越える持続時間を有するパルス信号を出力する第１
のパルス発生回路、 第２の積分回路の出力が入力され、その出力レベルが所
定の閾値を越えたとき電路を流れる電流の周期の２分の
１を越える持続時間を有するパルス信号を出力する第２
のパルス発生回路、及び第１のパルス発生回路器及び第
２のパルス発生回路の出力の論理積を得るアンドゲート
、 を備える地絡検出回路。 - （２）電路の地絡電流を検出する零相変流器、零相変流
器の出力が入力され、その出力の正のレベルが所定の正
の閾値を越えているとき、その越えている期間に対応す
る時間幅の矩形波出力を第１の出力端に出力し、またそ
の出力の負のレベルが所定の負の閾値を越えているとき
、その越えている期間に対応する時間幅の矩形波出力を
第２の出力端に出力する波形整形回路、 第１の出力端に接続されその矩形波出力を積分する第１
の積分回路、 第２の出力端に接続されその矩形波出力を積分する第２
の積分回路、 第１の積分回路の出力が入力され、その出力レベルが所
定の閾値を越えたとき所定の接続時間のパルス信号を出
力する第１のパルス発生回路、第２の積分回路の出力が
入力され、その出力レベルが所定の閾値を越えたとき所
定の持続時間のパルス信号を出力する第２のパルス発生
回路、第１のパルス発生回路の出力パルスを電路を流れ
る電流の周期の２分の１を越える時間遅延させる遅延回
路、及び 第２のパルス発生器及び遅延回路の出力の論理積を得る
アンドゲート、 を備える地絡検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18965989A JPH07108055B2 (ja) | 1989-07-21 | 1989-07-21 | 地絡検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18965989A JPH07108055B2 (ja) | 1989-07-21 | 1989-07-21 | 地絡検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0356025A true JPH0356025A (ja) | 1991-03-11 |
| JPH07108055B2 JPH07108055B2 (ja) | 1995-11-15 |
Family
ID=16245023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18965989A Expired - Lifetime JPH07108055B2 (ja) | 1989-07-21 | 1989-07-21 | 地絡検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07108055B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1446675A4 (en) * | 2001-10-24 | 2005-07-20 | Schweitzer Engineering Lab Inc | DETERMINE ELECTRICAL ERRORS IN UNDERGROUND POWER SUPPLY SYSTEMS WITH A THRESHOLD ELEMENT |
| JP2012200052A (ja) * | 2011-03-18 | 2012-10-18 | Panasonic Corp | 漏電判定装置 |
-
1989
- 1989-07-21 JP JP18965989A patent/JPH07108055B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1446675A4 (en) * | 2001-10-24 | 2005-07-20 | Schweitzer Engineering Lab Inc | DETERMINE ELECTRICAL ERRORS IN UNDERGROUND POWER SUPPLY SYSTEMS WITH A THRESHOLD ELEMENT |
| JP2012200052A (ja) * | 2011-03-18 | 2012-10-18 | Panasonic Corp | 漏電判定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07108055B2 (ja) | 1995-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4301330A (en) | Loudspeaker protection circuit | |
| JP4077531B2 (ja) | 交流回路の直列アーク故障検出装置 | |
| CN107329071B (zh) | 一种igbt驱动器的性能测试电路、测试装置及方法 | |
| GB1107913A (en) | Improvements in signal pulse discriminator | |
| JP4147965B2 (ja) | Ｍｏｓトランジスタによりｐｗｍ電圧制御する単相負荷の過電流検出回路 | |
| JPH07262903A (ja) | 漏電遮断器 | |
| JPH0356025A (ja) | 地絡検出装置 | |
| US11573250B2 (en) | Electric circuit arrangement and a method for a galvanically insulated, AC/DC sensitive differential-current measurement having high resolution | |
| CN101752831B (zh) | 电气开关装置及其漏电保护器 | |
| KR900015424A (ko) | 스위치 모드 전원회로 | |
| JP2004336860A (ja) | 過電流保護回路 | |
| JP3227228B2 (ja) | 地絡検出装置 | |
| JP2505604B2 (ja) | 地絡検出装置 | |
| JP2519538Y2 (ja) | 避雷器の動作回数表示装置 | |
| CN110690683A (zh) | 智能功率模块的过流保护电路及过流保护装置 | |
| JP2783333B2 (ja) | 地絡検出装置 | |
| JPH0736072U (ja) | ピークホールド回路 | |
| JPH03222624A (ja) | 地絡検出装置 | |
| US3549898A (en) | Pulse generator | |
| JPH06265582A (ja) | 電流検出回路 | |
| SU1427463A1 (ru) | Устройство дл защиты от замыканий на землю в сети с изолированной нейтралью | |
| JPS6315815B2 (ja) | ||
| KR950020838A (ko) | 누전차단기 | |
| JPH05335908A (ja) | ゼロクロス検出装置 | |
| KR960002524B1 (ko) | 소모전극식 아아크 용접장치에서 팁펄스 발생회로 |